JPS647387B2 - - Google Patents
Info
- Publication number
- JPS647387B2 JPS647387B2 JP58217548A JP21754883A JPS647387B2 JP S647387 B2 JPS647387 B2 JP S647387B2 JP 58217548 A JP58217548 A JP 58217548A JP 21754883 A JP21754883 A JP 21754883A JP S647387 B2 JPS647387 B2 JP S647387B2
- Authority
- JP
- Japan
- Prior art keywords
- blink
- memory
- data
- display
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002159 abnormal effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 description 26
- 230000004397 blinking Effects 0.000 description 11
- 239000003086 colorant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明はCRT等の表示装置に関し、特に異常
状態検出時に表示画面全体を点滅（ブリンク）表
示し得るように構成したものである。
状態検出時に表示画面全体を点滅（ブリンク）表
示し得るように構成したものである。
＜従来技術＞
一般にCRT表示装置には装置自身、中央処理
装置あるいは他の端末装置の異常状態（エラー）
発生をオペレータに知らせるためにメツセージ表
示とか他の種々の報知機能が設けられている。従
来のCRT表示装置では主にメツセージのブリン
ク表示とか色変化による表示を行なつているが、
状態表示が多種にわたると一部のキヤラクタのブ
リンクや色変化では十分に異常状態を報知するこ
とが出来ないといつた問題があつた。
装置あるいは他の端末装置の異常状態（エラー）
発生をオペレータに知らせるためにメツセージ表
示とか他の種々の報知機能が設けられている。従
来のCRT表示装置では主にメツセージのブリン
ク表示とか色変化による表示を行なつているが、
状態表示が多種にわたると一部のキヤラクタのブ
リンクや色変化では十分に異常状態を報知するこ
とが出来ないといつた問題があつた。
＜目的＞
本発明はかかる従来の問題点に鑑みて成された
もので、異常状態の検出時に表示画面全体を点滅
表示することにより、特にグラフイツクデイスプ
レイ装置における異常状態表示をたいへん見易く
した表示装置の提供を目的とする。
もので、異常状態の検出時に表示画面全体を点滅
表示することにより、特にグラフイツクデイスプ
レイ装置における異常状態表示をたいへん見易く
した表示装置の提供を目的とする。
＜実施例＞
以下図にもとづいて本発明を詳細に説明する。
第１図は本発明に係るカラー表示装置のブロツ
ク回路図である。
ク回路図である。
図において、１０の中央制御回路（CPU）は
予めプログラムデータを記憶しているプログラム
メモリ１１のプログラムに基づいて制御される。
予めプログラムデータを記憶しているプログラム
メモリ１１のプログラムに基づいて制御される。
１２は上記CPU１０によつて制御される各種
バツフア、フラツグ等が形成されるデータメモリ
であり、上記CPU１０及びプログラムメモリ１
１と共にデータバス２０に接続されている。
バツフア、フラツグ等が形成されるデータメモリ
であり、上記CPU１０及びプログラムメモリ１
１と共にデータバス２０に接続されている。
また、このデータバス２０にはグラフイツクデ
イスプレイコントロールユニツト（GDC）１３
と図形パターンのブリンクのための論理／テーブ
ル回路１５が接続されている。
イスプレイコントロールユニツト（GDC）１３
と図形パターンのブリンクのための論理／テーブ
ル回路１５が接続されている。
GDC１３はCPU１０の制御によつて供給され
る図形情報を図形ドツトパターンとしてデイスプ
レイメモリ１４に記憶するものであり、現在市販
され周知のものである。デイスプレイメモリ１４
はDM0〜DM3の４画面分のメモリ構成となつて
おり、CPU１０からの制御によつて各々独立的
にドツトパターンが記憶され、又上記GDC１３
によつてCRT１６のラスタ走査に同期して各々
同時にアクセスされ対応のドツトデータが読出さ
れるように成つている。
る図形情報を図形ドツトパターンとしてデイスプ
レイメモリ１４に記憶するものであり、現在市販
され周知のものである。デイスプレイメモリ１４
はDM0〜DM3の４画面分のメモリ構成となつて
おり、CPU１０からの制御によつて各々独立的
にドツトパターンが記憶され、又上記GDC１３
によつてCRT１６のラスタ走査に同期して各々
同時にアクセスされ対応のドツトデータが読出さ
れるように成つている。
CRT１６は例えば14インチの768ドツト×550
ドツトの表示画面で構成され、上記GDC１３か
らの水平同期信号（HSYNC）および垂直同期信
号（VSYNC）によつてラスタ走査される。な
お、データバス１０には図示していないがキーボ
ード装置、各種端末装置がインターフエースユニ
ツトを介して接続されている。
ドツトの表示画面で構成され、上記GDC１３か
らの水平同期信号（HSYNC）および垂直同期信
号（VSYNC）によつてラスタ走査される。な
お、データバス１０には図示していないがキーボ
ード装置、各種端末装置がインターフエースユニ
ツトを介して接続されている。
論理／テーブル回路１５ではCPU１０の制御
のもとにデータバス２０を介してテーブルに色情
報と図形ブリンク情報を各論理条件に応じて記憶
し、又論理回路では上記デイスプレイメモリの４
画面のラスタ走査に同期して読出されたドツトデ
ータの論理によつて対応のテーブルを選択して色
およびブリンクの有無が決定される。
のもとにデータバス２０を介してテーブルに色情
報と図形ブリンク情報を各論理条件に応じて記憶
し、又論理回路では上記デイスプレイメモリの４
画面のラスタ走査に同期して読出されたドツトデ
ータの論理によつて対応のテーブルを選択して色
およびブリンクの有無が決定される。
第２図はこの論理／テーブル回路１５の具体的
な回路例であり、この図により今少し詳細に説明
する。
な回路例であり、この図により今少し詳細に説明
する。
３４はテーブルメモリであり、ラツチ回路３３
からのアドレスデータによつてアクセスされる。
このアドレスデータによつてアクセスされる１つ
のロケーシヨンには３原色による色情報とブリン
ク情報が記憶されている。この例では４ビツトの
アドレスによつて16ロケーシヨン設けられてい
る。従つて、16色の表現が可能となり、同時に16
通りの図形パターン状態に応じてブリンクの有無
を指定することが出来る。また各ロケーシヨンの
データは上記ラツチ回路３３によつてアドレスさ
れ、かつCPU１０からの制御によつてデータバ
ス２０を介して記憶される。
からのアドレスデータによつてアクセスされる。
このアドレスデータによつてアクセスされる１つ
のロケーシヨンには３原色による色情報とブリン
ク情報が記憶されている。この例では４ビツトの
アドレスによつて16ロケーシヨン設けられてい
る。従つて、16色の表現が可能となり、同時に16
通りの図形パターン状態に応じてブリンクの有無
を指定することが出来る。また各ロケーシヨンの
データは上記ラツチ回路３３によつてアドレスさ
れ、かつCPU１０からの制御によつてデータバ
ス２０を介して記憶される。
このラツチ回路３３には第１図に示すデータメ
モリ１４の各画面メモリDMiから同時に読出さ
れる４ビツトのドツトデータがラツチ回路３０及
びセレクタ３２を介して供給され、またテーブル
メモリ３４に記憶するためのアドレスカウンタ３
１からのアドレスデータがセレクタ３２を介して
供給される。
モリ１４の各画面メモリDMiから同時に読出さ
れる４ビツトのドツトデータがラツチ回路３０及
びセレクタ３２を介して供給され、またテーブル
メモリ３４に記憶するためのアドレスカウンタ３
１からのアドレスデータがセレクタ３２を介して
供給される。
更にデイスプレイメモリ１４からのドツトデー
タによつてテーブルメモリ３４から読出される三
原色のドツトデータはラツチ回路３５に記憶さ
れ、同時に該メモリ３４から読出されるブリンク
データはゲート３７の一方に供給される。このゲ
ート３７の他端にはブリンクパルス発生器３６の
出力すなわちブリンク周期を決定する数百MSの
パルス信号が供給されており、上記ブリンクデー
タとの条件が満足されると上記ラツチ回路３５に
記憶したドツトデータをリセツトする。すなわ
ち、ブリンクパルス発生器３６のパルスによつて
ドツトデータがリセツトされ或いはリセツトされ
ず、これによつてデータブリンクが行なわれる。
また、テーブルメモリ３４からブリンク信号
“０”がある場合はゲート３７が常に閉成される
ためにブリンクされない。
タによつてテーブルメモリ３４から読出される三
原色のドツトデータはラツチ回路３５に記憶さ
れ、同時に該メモリ３４から読出されるブリンク
データはゲート３７の一方に供給される。このゲ
ート３７の他端にはブリンクパルス発生器３６の
出力すなわちブリンク周期を決定する数百MSの
パルス信号が供給されており、上記ブリンクデー
タとの条件が満足されると上記ラツチ回路３５に
記憶したドツトデータをリセツトする。すなわ
ち、ブリンクパルス発生器３６のパルスによつて
ドツトデータがリセツトされ或いはリセツトされ
ず、これによつてデータブリンクが行なわれる。
また、テーブルメモリ３４からブリンク信号
“０”がある場合はゲート３７が常に閉成される
ためにブリンクされない。
次に第３図にもとづいて論理／テーブル回路１
５とデータメモリ１４との関係について今少し詳
細に説明する。
５とデータメモリ１４との関係について今少し詳
細に説明する。
今、デイスプレイメモリDM0には三角形の図
形P1が記憶され、同DM1には三角形の図形P1（メ
モリDM0の図形P1と同一位置）と円図形P2が記
憶されているものとする。これらのデイスプレイ
メモリDM0，DM1にはCRT１６のラスタ走査に
同期して各々同一位置が順次読出されるが、図形
データの無いP3位置が読出されると“０”出力
となるために、ラツチ３３のb1，b2共に“０”と
なつてテーブルメモリ３４のt0ラインが指示さ
れ、そのデータが読出されてドツトの色およびブ
リンク（BB）が決定される。
形P1が記憶され、同DM1には三角形の図形P1（メ
モリDM0の図形P1と同一位置）と円図形P2が記
憶されているものとする。これらのデイスプレイ
メモリDM0，DM1にはCRT１６のラスタ走査に
同期して各々同一位置が順次読出されるが、図形
データの無いP3位置が読出されると“０”出力
となるために、ラツチ３３のb1，b2共に“０”と
なつてテーブルメモリ３４のt0ラインが指示さ
れ、そのデータが読出されてドツトの色およびブ
リンク（BB）が決定される。
又、P1位置が読出された時はb1，b2共に“１”
となりテーブルメモリ３４のt3が指示される。同
様に、P2位置が読出されるとb1＝０、b2＝１とな
りテーブルメモリt2が指示される。したがつて、
t3のブリンクビツトB3を“１”にすると図形P1が
ブリンク表示され、又ブリンクビツトB1，B2，
B3の全てに“１”を記憶しておけば図形全てが
ブリンクすることになる。
となりテーブルメモリ３４のt3が指示される。同
様に、P2位置が読出されるとb1＝０、b2＝１とな
りテーブルメモリt2が指示される。したがつて、
t3のブリンクビツトB3を“１”にすると図形P1が
ブリンク表示され、又ブリンクビツトB1，B2，
B3の全てに“１”を記憶しておけば図形全てが
ブリンクすることになる。
今、CPU１０にてエラージヤツジされるとエ
ラーコマンドを発生し、このエラーコマンドによ
つてテーブルメモリ３４のブリンクビツトBBの
B0以外に全て“１”を書込むと、上述したよう
に図形データがブリンクパルス発生器３６のパル
スによつてラツチ３５の表示ビツト周期的に消去
されるために、この場合は図形がブリンクするこ
とになる。また、特にデイスプレイメモリ全てに
“１”を書込みブリンクビツトBBのB3を“１”
にすることによつて表示画面全体が図形表示され
ることなくブリンクされるので、異常状態を容易
に判断することが出来る。
ラーコマンドを発生し、このエラーコマンドによ
つてテーブルメモリ３４のブリンクビツトBBの
B0以外に全て“１”を書込むと、上述したよう
に図形データがブリンクパルス発生器３６のパル
スによつてラツチ３５の表示ビツト周期的に消去
されるために、この場合は図形がブリンクするこ
とになる。また、特にデイスプレイメモリ全てに
“１”を書込みブリンクビツトBBのB3を“１”
にすることによつて表示画面全体が図形表示され
ることなくブリンクされるので、異常状態を容易
に判断することが出来る。
なお、上記の例はカラー表示装置のものである
が、単色の表示装置にも適用することが出来る。
が、単色の表示装置にも適用することが出来る。
＜効果＞
以上の様に本発明の表示装置は、異常状態が検
出されたとき表示画面全体を点滅駆動する手段を
設けたから、異常状態表示がたいへん見易くなり
見逃す虞れがない。
出されたとき表示画面全体を点滅駆動する手段を
設けたから、異常状態表示がたいへん見易くなり
見逃す虞れがない。
第１図は本発明に係る表示装置のブロツク回路
図、第２図は論理／テーブル回路の具体的な回路
例、第３図は論理／テーブル回路とデータメモリ
の関係を説明するための図である。 １０はCPU、１１はプログラムメモリ、１２
はデータメモリ、１３はグラフイツクデイスプレ
イコントロールユニツト、１４はデイスプレイメ
モリ、１５は論理／テーブル回路、３４はテーブ
ルメモリ、３５はラツチ、３６はブリンクパルス
発生器。
図、第２図は論理／テーブル回路の具体的な回路
例、第３図は論理／テーブル回路とデータメモリ
の関係を説明するための図である。 １０はCPU、１１はプログラムメモリ、１２
はデータメモリ、１３はグラフイツクデイスプレ
イコントロールユニツト、１４はデイスプレイメ
モリ、１５は論理／テーブル回路、３４はテーブ
ルメモリ、３５はラツチ、３６はブリンクパルス
発生器。
Claims (1)
- 【特許請求の範囲】 １ 図形パターンをカラー表示する表示装置にお
いて、 表示画面でカラー表示されるところの各色情報
と該各色情報に対応して、対応色情報をブリンク
させるか否かを示すブリンクデータとを記憶する
記憶手段と、 異常状態が検出された時に、この検出信号に応
答して前記記憶手段のブリンクデータを、前記各
色情報のすべてがブリンクするよう書き換える書
換手段とを備え、 異常状態検出時には前記書換手段によつて書き
換えられた前記記憶手段のブリンクデータに基づ
いて画面全体をブリンクさせることを特徴とする
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58217548A JPS60108884A (ja) | 1983-11-17 | 1983-11-17 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58217548A JPS60108884A (ja) | 1983-11-17 | 1983-11-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60108884A JPS60108884A (ja) | 1985-06-14 |
| JPS647387B2 true JPS647387B2 (ja) | 1989-02-08 |
Family
ID=16705979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58217548A Granted JPS60108884A (ja) | 1983-11-17 | 1983-11-17 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108884A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2600072B2 (ja) * | 1986-09-03 | 1997-04-16 | 工業技術院長 | 強調表示装置 |
| JP2524054B2 (ja) * | 1992-06-03 | 1996-08-14 | 国際電気株式会社 | 情報伝達表示システム及びそれにおける情報の更新表現方法 |
-
1983
- 1983-11-17 JP JP58217548A patent/JPS60108884A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60108884A (ja) | 1985-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4278973A (en) | Video display terminal with partitioned screen | |
| JPH0514312B2 (ja) | ||
| US4419661A (en) | Dual cathode-ray tube display system for text editing | |
| CA1065513A (en) | Electronic display system | |
| JPS647387B2 (ja) | ||
| JPS6073674A (ja) | デ−タ表示装置 | |
| JPS6052437B2 (ja) | 文字表示装置 | |
| JPS6326913B2 (ja) | ||
| JPS6338715B2 (ja) | ||
| SU1403092A1 (ru) | Устройство дл вывода графической информации | |
| JPH0230024B2 (ja) | Monitahyojihoshiki | |
| KR880000993B1 (ko) | 고정패턴용 롬 사용방법 | |
| JPH0379719B2 (ja) | ||
| JPS6228473B2 (ja) | ||
| JPH0225990A (ja) | 図形の高速描画方法 | |
| JPH05130504A (ja) | 画像表示制御装置 | |
| JPS6314376B2 (ja) | ||
| JPS63188228A (ja) | 表示装置 | |
| JPH0711780B2 (ja) | 図形表示装置 | |
| JPS5972517A (ja) | グラフイツクデイスプレイ装置を備えた数値制御装置 | |
| JPS6318219B2 (ja) | ||
| JPH0120750B2 (ja) | ||
| JPH0616225B2 (ja) | 表示回路 | |
| JPS5816187B2 (ja) | デイスプレイ装置における文字拡大方式 | |
| JPS59151186A (ja) | 文字表示装置 |