JPS647674B2 - - Google Patents
Info
- Publication number
- JPS647674B2 JPS647674B2 JP12127679A JP12127679A JPS647674B2 JP S647674 B2 JPS647674 B2 JP S647674B2 JP 12127679 A JP12127679 A JP 12127679A JP 12127679 A JP12127679 A JP 12127679A JP S647674 B2 JPS647674 B2 JP S647674B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- row
- lead
- column electrodes
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 42
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 239000011521 glass Substances 0.000 claims description 22
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- 210000002858 crystal cell Anatomy 0.000 description 6
- 210000004027 cell Anatomy 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明はたとえば直交する帯状電極、いわゆる
マトリツクス電極構造を持つマトリツクス型液晶
表示装置の様な高密度情報表示装置に関し、特に
本発明はセルの端子接続構造に係るものである。 マトリツクス型液晶表示装置の駆動、例えば線
順次走査方式は第１図のように構成される。即ち
主記憶装置１は文字、記号、図形、模様等を記憶
しており、この記憶データは文字信号変換器２に
より表示パターンに変換し、表示画面の一行毎に
列駆動回路３の中のバツフアメモリに記憶させた
後、その出力を列電極Y1，Y2，…Yoにそれぞれ
供給する。一方列電極と交差した行電極X1，X2，
…，Xnが行駆動回路４によつて順次駆動され、
上記バツフアメモリに記憶された情報が１行毎に
表示される。図中５は列駆動回路、行駆動回路の
動作を制御する制御装置であり、６はマトリツク
ス型電極を持つ液晶表示装置である。 このマトリツクス型液晶表示装置は、行数が多
い程表示密度が高くなり、表示精度が向上するが
行数が多くなれば、一行に信号が印加される時間
即ちデユーテイが小さくなり、またクロストーク
（十字効果）等の問題が発生してくる。特に表示
素子として液晶を用いた場合には、液晶の特性と
しての閾値が急峻でない、レスポンスが遅い、と
言つた理由から充分なコントラストが得られなく
なる。これら問題を解決するために次のような
様々な方策が考案されている。 閾値のより明瞭な特性を持つ液晶材料の開
発。 マトリツクスアドレス方式をより最適化する
ことによつて駆動マージン（α＝Von／Voff）を大 きくする。 電極構造の工夫をして見かけ上の分解能を高
める。例えば第２図ａに示すように、列電極を
上側Y1，Y2，…，Yoと下側Y′1，Y′2，…，
Y′oに分け、行電極X1，X2，…，Xnを上側列
電極と下側列電極に共通にする。又は第２図ｂ
のように１つの行電極Xjに対して隣接する列
電極YiとYjをくし歯状にして交互に入り込ま
せる。 上記，の方法は液晶セルの構造を変える必
要はないが、飛躍的に駆動可能なライン数を増や
すことは期待できない。の方法は液晶セルの構
造が複雑になる反面、駆動可能ライン数を確実に
２倍、３倍、４倍…と増加することができる。 本発明は電極構成による複雑な電極の引出しを
改良して、構造簡単にして且つ実装も容易にする
ものである。 第２図ａに示す電極構造を作りうるマトリツク
ス型液晶セルの構造として２種類考えられる。そ
の一つは同一セル内で列電極を上下に分割する構
造（上下分割マトリツクス方式）、他の一つは２
組の液晶セルを重ね合わせ２層構造にする構造
（２層マトリツクス方式）がある。本発明は後者
の２層マトリツクス方式に関するものである。２
層マトリツクス方式についてもう少し詳しく説明
すると、第３図に示すように、表示面側より第１
の透明基板１１と、第２の透明基板１２と、第３
の基板１３を順次重ねて構成され、第１の基板１
１に列電極１４ａ，１４ｂ，…が設けられ、第２
の基板１２の第１の基板１１と対向する面の上半
分に行電極１５ａ，１５ｂ，…が設けられる。こ
の第２の基板１２には第３の基板と対向する面の
下半分に行電極１６ａ，１６ｂ，…が設けられ、
第３の基板に列電極１７ａ，１７ｂ…が設けられ
る。 この２層マトリツクス方式は、他の方式に比べ
てデユーテイを確実に２倍にすることができると
いう長所がある。しかし、 (a) セルが２層になるため視差が生じるので、こ
れを防止するため３枚の基板のうち、中央に位
置する基板はできるだけ薄くしなければならな
い。基板としてガラス板が使用されるのが普通
であるが、薄いガラス板は製造工程の取扱い中
に破損する危険性が多分にある。 (b) このように薄いガラス板の行電極から駆動回
路との接続のために電極引出しをすることは非
常に困難でガラス板が破損する恐れがある。 (c) 各電極の電極引出しをガラス板の両端から交
互にする場合には、８ケ所から電極引出しをす
る必要があり、電極引出し位置が重なつたりし
て電極引出しの構造が複雑になる。 等の実装上の問題が生じる。 本発明はこのような問題を解決する多層液晶表
示装置の端子処理構造を提供することを目的とす
るものである。 第４図は本発明で用いる２層マトリツクス方式
の一実施例の平面図及びＡ―Ｂ線断面図、Ｃ―Ｄ
線断面図を示す。 ３枚の透明ガラス基板２１，２２，２３よりな
り、表示部（シール部３０を含む）の大きさを縦
ａ、横ｂ、電極引き出し部の幅をｃとする場合、
３枚のガラス基板は次の表１の寸法に定められ
る。（但し、ｃは全て同一にする必要はない。）
マトリツクス電極構造を持つマトリツクス型液晶
表示装置の様な高密度情報表示装置に関し、特に
本発明はセルの端子接続構造に係るものである。 マトリツクス型液晶表示装置の駆動、例えば線
順次走査方式は第１図のように構成される。即ち
主記憶装置１は文字、記号、図形、模様等を記憶
しており、この記憶データは文字信号変換器２に
より表示パターンに変換し、表示画面の一行毎に
列駆動回路３の中のバツフアメモリに記憶させた
後、その出力を列電極Y1，Y2，…Yoにそれぞれ
供給する。一方列電極と交差した行電極X1，X2，
…，Xnが行駆動回路４によつて順次駆動され、
上記バツフアメモリに記憶された情報が１行毎に
表示される。図中５は列駆動回路、行駆動回路の
動作を制御する制御装置であり、６はマトリツク
ス型電極を持つ液晶表示装置である。 このマトリツクス型液晶表示装置は、行数が多
い程表示密度が高くなり、表示精度が向上するが
行数が多くなれば、一行に信号が印加される時間
即ちデユーテイが小さくなり、またクロストーク
（十字効果）等の問題が発生してくる。特に表示
素子として液晶を用いた場合には、液晶の特性と
しての閾値が急峻でない、レスポンスが遅い、と
言つた理由から充分なコントラストが得られなく
なる。これら問題を解決するために次のような
様々な方策が考案されている。 閾値のより明瞭な特性を持つ液晶材料の開
発。 マトリツクスアドレス方式をより最適化する
ことによつて駆動マージン（α＝Von／Voff）を大 きくする。 電極構造の工夫をして見かけ上の分解能を高
める。例えば第２図ａに示すように、列電極を
上側Y1，Y2，…，Yoと下側Y′1，Y′2，…，
Y′oに分け、行電極X1，X2，…，Xnを上側列
電極と下側列電極に共通にする。又は第２図ｂ
のように１つの行電極Xjに対して隣接する列
電極YiとYjをくし歯状にして交互に入り込ま
せる。 上記，の方法は液晶セルの構造を変える必
要はないが、飛躍的に駆動可能なライン数を増や
すことは期待できない。の方法は液晶セルの構
造が複雑になる反面、駆動可能ライン数を確実に
２倍、３倍、４倍…と増加することができる。 本発明は電極構成による複雑な電極の引出しを
改良して、構造簡単にして且つ実装も容易にする
ものである。 第２図ａに示す電極構造を作りうるマトリツク
ス型液晶セルの構造として２種類考えられる。そ
の一つは同一セル内で列電極を上下に分割する構
造（上下分割マトリツクス方式）、他の一つは２
組の液晶セルを重ね合わせ２層構造にする構造
（２層マトリツクス方式）がある。本発明は後者
の２層マトリツクス方式に関するものである。２
層マトリツクス方式についてもう少し詳しく説明
すると、第３図に示すように、表示面側より第１
の透明基板１１と、第２の透明基板１２と、第３
の基板１３を順次重ねて構成され、第１の基板１
１に列電極１４ａ，１４ｂ，…が設けられ、第２
の基板１２の第１の基板１１と対向する面の上半
分に行電極１５ａ，１５ｂ，…が設けられる。こ
の第２の基板１２には第３の基板と対向する面の
下半分に行電極１６ａ，１６ｂ，…が設けられ、
第３の基板に列電極１７ａ，１７ｂ…が設けられ
る。 この２層マトリツクス方式は、他の方式に比べ
てデユーテイを確実に２倍にすることができると
いう長所がある。しかし、 (a) セルが２層になるため視差が生じるので、こ
れを防止するため３枚の基板のうち、中央に位
置する基板はできるだけ薄くしなければならな
い。基板としてガラス板が使用されるのが普通
であるが、薄いガラス板は製造工程の取扱い中
に破損する危険性が多分にある。 (b) このように薄いガラス板の行電極から駆動回
路との接続のために電極引出しをすることは非
常に困難でガラス板が破損する恐れがある。 (c) 各電極の電極引出しをガラス板の両端から交
互にする場合には、８ケ所から電極引出しをす
る必要があり、電極引出し位置が重なつたりし
て電極引出しの構造が複雑になる。 等の実装上の問題が生じる。 本発明はこのような問題を解決する多層液晶表
示装置の端子処理構造を提供することを目的とす
るものである。 第４図は本発明で用いる２層マトリツクス方式
の一実施例の平面図及びＡ―Ｂ線断面図、Ｃ―Ｄ
線断面図を示す。 ３枚の透明ガラス基板２１，２２，２３よりな
り、表示部（シール部３０を含む）の大きさを縦
ａ、横ｂ、電極引き出し部の幅をｃとする場合、
３枚のガラス基板は次の表１の寸法に定められ
る。（但し、ｃは全て同一にする必要はない。）
【表】
そしてガラス基板２１には下半分のみ行電極２
４ａ，２４ｂ，…が設けられる。ガラス基板２２
の表示面側には列電極２５ａ，２５ｂ，…が設け
られ、反対側には上半分のみ行電極２６ａ，２６
ｂ，…が設けられる。基板２３には列電極２７
ａ，２７ｂ，…が設けられる。上記電極２４の電
極引き出し部２８，２８は基板２１の両横部下半
分に形成される。電極２５の電極引き出し部２
９，２９は基板２２の表示面側の両縦部に形成さ
れ、電極２６の電極引き出し部３１，３１は基板
２２の両横部上半分に形成される。電極２７の電
極引き出し部３２，３２は基板２３の両縦部に形
成される。 上記基板２１と２２の間に第１の液晶セルを構
成すべく液晶３３が充填され、基板２２と２３の
間に第２の液晶セルを構成すべく液晶３４が充填
される。 以上の構成により本発明で用いる液晶表示装置
は平面的には第２図ａに示す電極構造を持ち、断
面的には第３図に示す２層マトリツクス表示セル
が完成する。 このように本発明で用いる液晶表示装置は要す
るに縦（又は横）幅が順次大きく、且つ横（又は
縦）幅が順次小さい基板を順番に重ね合わせたの
で、中央の薄いガラス基板は両側の厚い基板に挾
まれ、且つ薄いガラス基板２２の電極引き出し部
２９は後方の基板２３に接し、また電極引き出し
部３１は前方の基板２１に接して支持されてお
り、第５図に示すようにシール部３０を電極引き
出し部３１の下まで延ばすことによつて基板２２
は、基板２１，２３と同等の強度が得られる。従
つて基板２２の電極引き出し部２９と３１にフレ
キシブルシート或いは電極ビンによつて電極を引
き出してもガラスが破損することはない。また８
ケ所に及ぶ電極引き出し部は重なることはない。
このように多層型液晶表示素子は、同一のマルチ
プレツクスの度数に比べて、表示絵素を増加させ
ることができる反面、端子部分に段差が生じ接続
時のコンタクト等の問題点が残されていた。 本発明は、係る点に関してなされたものであ
り、表示素子の端子部の形状に対応さて、回路側
基板（ガラスエポキシ板又はセラミツク板）の形
状を相補的構造とすることにより、効果良く端子
接続が行なえる技術についての提案である。 以下本発明の１実施例について図面とともに詳
説する。 第６図は、本発明の１実施例を示すツイステツ
ドネマテイツク液晶表示モードを利用した多層型
液晶表示素子を用いたもので、４５，３５は偏光
フイルタであり、３６は反射板である。なお反射
板は、直接回路基板３７上に形成してもよい。回
路基板は、多層型プリント基板で材質としては、
高分解能配線機能があるセラミツク板が適してい
る。３８は、回路基板の液晶表示素子端子に対応
させて設置したコンタクトパツドでAu等の導電
性の良好な材料であれば何れでもよい。３９は、
スルホール配線であり、パツド３８の信号を他面
の駆動素子（IC類）４１へ接続するためのもの
である。なお４０は、配線であり、４７はワイヤ
ーボンデイングを示し、４８は保護シール材料で
ある。４２は、エラステツクコネクターであり、
例えば米コメリツクス社1705型、沖電線Ｈグレー
ド、信越ポリマーポリマーAF型、東レエラステ
イツクコネクター等の異方性導電ゴムシートであ
る。 ４３は、エラステイツクコネクター４２中に形
成された導体部分を示している。４４は、表示素
子部と回路部を固定するためのバンドである。 第７図は、第６図をＡ方向から観測したもので
あり、３８″，３８は、パツドであるが半田付
けが可能な材料であればよく、必ずしもAuでな
くてもよく、Ni，Cu等であつてもよい。４９は、
パツドとフレキシブルシート５０を接続するハン
ダであり、フレキシブルシート５０にはり合わさ
れた導体５１で液晶素子と接続される。３８″と
３８が同一面でないために、相互に電気的又は
機械的に影響を及ぼすことはない。またこのこと
は、第６図において、互いの接続面間距離が同一
となるため、３８と３８′に用いる導電性エラス
テイツクコネクターを同一種類のものを使用でき
るという特長も有している。 以上の様に、回路基板３７側の端子処理部３
８，３８′，３８″，３８にガラス基板２１，２
２，２３の端部で順次形成される電極引き出し部
の段差に対応した相補的な段差を形成することに
より、多層型液晶表示素子の端子処理を、有効か
つ確実に行なうことができ、また表示装置全体を
小型化することが可能となる。さらに回路基板と
液晶表示セル相互の電気的接続は各接続部位間で
同一の接続部材を利用することができ、接続部材
に折り曲げ等特殊な成形加工を施す必要もない。
４ａ，２４ｂ，…が設けられる。ガラス基板２２
の表示面側には列電極２５ａ，２５ｂ，…が設け
られ、反対側には上半分のみ行電極２６ａ，２６
ｂ，…が設けられる。基板２３には列電極２７
ａ，２７ｂ，…が設けられる。上記電極２４の電
極引き出し部２８，２８は基板２１の両横部下半
分に形成される。電極２５の電極引き出し部２
９，２９は基板２２の表示面側の両縦部に形成さ
れ、電極２６の電極引き出し部３１，３１は基板
２２の両横部上半分に形成される。電極２７の電
極引き出し部３２，３２は基板２３の両縦部に形
成される。 上記基板２１と２２の間に第１の液晶セルを構
成すべく液晶３３が充填され、基板２２と２３の
間に第２の液晶セルを構成すべく液晶３４が充填
される。 以上の構成により本発明で用いる液晶表示装置
は平面的には第２図ａに示す電極構造を持ち、断
面的には第３図に示す２層マトリツクス表示セル
が完成する。 このように本発明で用いる液晶表示装置は要す
るに縦（又は横）幅が順次大きく、且つ横（又は
縦）幅が順次小さい基板を順番に重ね合わせたの
で、中央の薄いガラス基板は両側の厚い基板に挾
まれ、且つ薄いガラス基板２２の電極引き出し部
２９は後方の基板２３に接し、また電極引き出し
部３１は前方の基板２１に接して支持されてお
り、第５図に示すようにシール部３０を電極引き
出し部３１の下まで延ばすことによつて基板２２
は、基板２１，２３と同等の強度が得られる。従
つて基板２２の電極引き出し部２９と３１にフレ
キシブルシート或いは電極ビンによつて電極を引
き出してもガラスが破損することはない。また８
ケ所に及ぶ電極引き出し部は重なることはない。
このように多層型液晶表示素子は、同一のマルチ
プレツクスの度数に比べて、表示絵素を増加させ
ることができる反面、端子部分に段差が生じ接続
時のコンタクト等の問題点が残されていた。 本発明は、係る点に関してなされたものであ
り、表示素子の端子部の形状に対応さて、回路側
基板（ガラスエポキシ板又はセラミツク板）の形
状を相補的構造とすることにより、効果良く端子
接続が行なえる技術についての提案である。 以下本発明の１実施例について図面とともに詳
説する。 第６図は、本発明の１実施例を示すツイステツ
ドネマテイツク液晶表示モードを利用した多層型
液晶表示素子を用いたもので、４５，３５は偏光
フイルタであり、３６は反射板である。なお反射
板は、直接回路基板３７上に形成してもよい。回
路基板は、多層型プリント基板で材質としては、
高分解能配線機能があるセラミツク板が適してい
る。３８は、回路基板の液晶表示素子端子に対応
させて設置したコンタクトパツドでAu等の導電
性の良好な材料であれば何れでもよい。３９は、
スルホール配線であり、パツド３８の信号を他面
の駆動素子（IC類）４１へ接続するためのもの
である。なお４０は、配線であり、４７はワイヤ
ーボンデイングを示し、４８は保護シール材料で
ある。４２は、エラステツクコネクターであり、
例えば米コメリツクス社1705型、沖電線Ｈグレー
ド、信越ポリマーポリマーAF型、東レエラステ
イツクコネクター等の異方性導電ゴムシートであ
る。 ４３は、エラステイツクコネクター４２中に形
成された導体部分を示している。４４は、表示素
子部と回路部を固定するためのバンドである。 第７図は、第６図をＡ方向から観測したもので
あり、３８″，３８は、パツドであるが半田付
けが可能な材料であればよく、必ずしもAuでな
くてもよく、Ni，Cu等であつてもよい。４９は、
パツドとフレキシブルシート５０を接続するハン
ダであり、フレキシブルシート５０にはり合わさ
れた導体５１で液晶素子と接続される。３８″と
３８が同一面でないために、相互に電気的又は
機械的に影響を及ぼすことはない。またこのこと
は、第６図において、互いの接続面間距離が同一
となるため、３８と３８′に用いる導電性エラス
テイツクコネクターを同一種類のものを使用でき
るという特長も有している。 以上の様に、回路基板３７側の端子処理部３
８，３８′，３８″，３８にガラス基板２１，２
２，２３の端部で順次形成される電極引き出し部
の段差に対応した相補的な段差を形成することに
より、多層型液晶表示素子の端子処理を、有効か
つ確実に行なうことができ、また表示装置全体を
小型化することが可能となる。さらに回路基板と
液晶表示セル相互の電気的接続は各接続部位間で
同一の接続部材を利用することができ、接続部材
に折り曲げ等特殊な成形加工を施す必要もない。
第１図は従来のマトリツクス型液晶表示装置の
基本的構成を示すブロツク図である。第２図ａ，
ｂはマトリツクス電極の改良された構成を示す構
成図である。第３図は２層構造マトリツクス型液
晶表示装置の構成を示す構成斜視図である。第４
図ａ，ｂ，ｃは本発明の１実施例に係る２層マト
リツクス方式の平面図、Ａ―Ｂ断面図、Ｃ―Ｄ断
面図である。第５図は第４図に於けるシール部の
構成を示す要部断面図である。第６図は本発明の
１実施例を示す多層液晶表示装置の要部断面図で
ある。第７図は第６図のＡ方向より観た要部断面
図である。 ３８……コンパクトパツド、３９……スルホー
ル配線、４１……駆動素子、４２……エラステイ
ツクコネクター、４３……バンド。
基本的構成を示すブロツク図である。第２図ａ，
ｂはマトリツクス電極の改良された構成を示す構
成図である。第３図は２層構造マトリツクス型液
晶表示装置の構成を示す構成斜視図である。第４
図ａ，ｂ，ｃは本発明の１実施例に係る２層マト
リツクス方式の平面図、Ａ―Ｂ断面図、Ｃ―Ｄ断
面図である。第５図は第４図に於けるシール部の
構成を示す要部断面図である。第６図は本発明の
１実施例を示す多層液晶表示装置の要部断面図で
ある。第７図は第６図のＡ方向より観た要部断面
図である。 ３８……コンパクトパツド、３９……スルホー
ル配線、４１……駆動素子、４２……エラステイ
ツクコネクター、４３……バンド。
Claims (1)
- １ 縦幅が順次大きくかつ横幅が順次小さくなる
ように複数のガラス基板が重畳されてその間隙位
置に液晶層が充填され、前記ガラス基板には縦方
向下面に前記液晶層へ電圧を印加する行及び列電
極の一方が配列されかつ縦方向端部付近で外部接
続用引出端子が順次ガラス基板毎に外方へ露呈さ
れるとともに横方向上面に前記行及び列電極の他
方が配列されかつ横方向端部付近で外部接続用引
出端子が順次ガラス基板毎に外方へ露呈されて成
る多層液晶表示装置の端子構造において、前記行
及び列電極に対する給電用回路基板が前記ガラス
基板に重畳して配設されかつ前記行及び列電極双
方で形成される各ガラス基板毎の前記引出端子相
互間の段差に対応する段差が相補的に形成され、
前記各ガラス基板の下面端部付近に位置する前記
引出端子と対面して電気的接続される給電用パツ
ド面が前記回路基板の段差毎に形成されて前記引
出端子と順次略々等間隔に配置されかつ前記各ガ
ラス基板の上面端部付近に位置する前記引出端子
と電気的接続される給電用パツド面が前記回路基
板の段差毎に形成されて前記引出端子の対応する
各々と略々同一レベルで電気的接続がなされる高
さに配置されていることを特徴とする多層液晶表
示装置の端子構造。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12127679A JPS5643680A (en) | 1979-09-19 | 1979-09-19 | Terminal treatment of multilayer liquid crystal display unit |
| DE3035268A DE3035268C2 (de) | 1979-09-19 | 1980-09-18 | Mehrschicht-Flüssigkristall-Anzeigetafel |
| US06/188,562 US4431270A (en) | 1979-09-19 | 1980-09-18 | Electrode terminal assembly on a multi-layer type liquid crystal panel |
| GB8030273A GB2062928B (en) | 1979-09-19 | 1980-09-18 | Electrode terminal assembly on a multilayer type liquid crystal panel |
| US06/547,373 US4549174A (en) | 1979-09-19 | 1983-10-31 | Electrode terminal assembly on a multi-layer type liquid crystal panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12127679A JPS5643680A (en) | 1979-09-19 | 1979-09-19 | Terminal treatment of multilayer liquid crystal display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5643680A JPS5643680A (en) | 1981-04-22 |
| JPS647674B2 true JPS647674B2 (ja) | 1989-02-09 |
Family
ID=14807240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12127679A Granted JPS5643680A (en) | 1979-09-19 | 1979-09-19 | Terminal treatment of multilayer liquid crystal display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5643680A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50108564A (ja) * | 1974-02-04 | 1975-08-27 | ||
| JPS53107297A (en) * | 1977-03-01 | 1978-09-19 | Seiko Epson Corp | Display device |
| JPS53127550U (ja) * | 1977-03-17 | 1978-10-11 |
-
1979
- 1979-09-19 JP JP12127679A patent/JPS5643680A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5643680A (en) | 1981-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431270A (en) | Electrode terminal assembly on a multi-layer type liquid crystal panel | |
| CN110286535B (zh) | 显示模组、显示模组的制造方法及显示装置 | |
| CN113327516A (zh) | 显示面板及显示装置 | |
| KR20120054683A (ko) | 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치 | |
| JPH1055887A (ja) | マトリクス表示装置 | |
| JP4013476B2 (ja) | 液晶表示装置 | |
| US5621554A (en) | Liquid crystal display device having interconnecting lines between column electrodes and method of driving the display device | |
| JPH0145048B2 (ja) | ||
| JPS647674B2 (ja) | ||
| JPS5912483A (ja) | マトリツクス表示装置の端子処理方式 | |
| JPH07325315A (ja) | 表示装置 | |
| US20220317529A1 (en) | Display device | |
| JPH01152425A (ja) | 外部取り出し端子構造 | |
| JP4658287B2 (ja) | 液晶パネル | |
| JP2595484B2 (ja) | 液晶パネルとその駆動用集積回路との接続構造 | |
| JPH0443327A (ja) | 液晶表示装置 | |
| JPH04127127A (ja) | マトリクス型表示パネル及びその断線修復方法 | |
| JPH11297759A (ja) | 半導体チップの実装構造および液晶表示装置 | |
| JPS5872984A (ja) | 液晶表示装置 | |
| JP3185265B2 (ja) | 液晶表示装置 | |
| CN119339679A (zh) | 显示装置与显示器驱动电路装置 | |
| JPH0614158B2 (ja) | 液 晶 表 示 素 子 | |
| JPH0521240U (ja) | 液晶表示装置 | |
| JPS5922087A (ja) | マトリツクス型表示装置の端子接続方法 | |
| JPS6023982Y2 (ja) | 混成集積回路 |