JPS64813B2 - - Google Patents

Info

Publication number
JPS64813B2
JPS64813B2 JP58241307A JP24130783A JPS64813B2 JP S64813 B2 JPS64813 B2 JP S64813B2 JP 58241307 A JP58241307 A JP 58241307A JP 24130783 A JP24130783 A JP 24130783A JP S64813 B2 JPS64813 B2 JP S64813B2
Authority
JP
Japan
Prior art keywords
cap
concave portion
cavity
opening
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58241307A
Other languages
English (en)
Other versions
JPS60133741A (ja
Inventor
Hisashi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58241307A priority Critical patent/JPS60133741A/ja
Priority to KR1019840007975A priority patent/KR900001275B1/ko
Priority to EP84402616A priority patent/EP0154757B1/en
Priority to DE8484402616T priority patent/DE3471828D1/de
Priority to US06/683,735 priority patent/US4604495A/en
Publication of JPS60133741A publication Critical patent/JPS60133741A/ja
Publication of JPS64813B2 publication Critical patent/JPS64813B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 (イ) 発明の技術分野 本発明は、セラミツクタイプの半導体パツケー
ジのキヤツプの形状及びその製造方法に係るもの
である。
(ロ) 従来技術と問題点 従来のセラミツクタイプの半導体パツケージの
１つに、第１図の断面図に示すように、本体がセ
ラミツクで形成されそのキヤビイテイ１４内に半
導体ペレツト１２を収容し、その開口部の周囲に
設けたシールフレーム１６を介しキヤツプ１８を
溶接して封止するものがある。
このようなパツケージ１０において、キヤツプ
１８にキヤビイテイ１４の開口部と同形状の凹形
状部２０を設け、その凹形状部２０を開口部には
め込むようにしてその位置合せ等を容易にするく
ふうがなされている。このようなキヤツプは、コ
バールや42アロイ等の平板を第３図断面図に示す
ように、ダイ２２とポンチ２４の間で加圧して凹
形状部２０を形成することで提供される。
このような凹形状部を有するキヤツプ１８にて
問題になるのは、単なる機械的な圧力でもつて平
板に凹形状部を形成するため、第３図の断面図に
示すように機械的に引延ばされた部分２１に集中
する残留ストレスのため、キヤツプ全体がそつて
しまうことである。このようなそりが生じると、
封止の時の溶接がうまく行かず、封止の信頼性が
著しくそこなわれてしまうという問題が生じてし
まう。
(ハ) 発明の目的 本発明の目的は、上記したようにキヤツプにそ
りが生じないようにして封止の信頼性を高めるこ
とにある。
(ニ) 発明の構成 本発明の半導体装置は、半導体ペレツトと、該
ペレツトを収容し開口部を有するキヤビイテイ
と、該開口部とほぼ同形状の凹形状部を有し該凹
形状部が該開口部内に挿入されて該キヤビイテイ
を封止するキヤツプとを具備し、該キヤツプの凹
形状部の底面部がさらに凹形状部のへこみ方向へ
多角形状に窪んでいることを特徴とする。
また本発明の半導体装置の製造方法は凹部を有
するダイと、底面が多角形状に突出している柱状
のポンチとの間で平板をプレスし、凹形状部を有
し底面部が凹形状部のへこみ方向へ多角形状に窪
んだキヤツプを成形する工程と、半導体ペレツト
を収容したパツケージのキヤビイテイの開口部に
該キヤツプの凹形状部を挿入して該キヤビイテイ
を封止する工程とを有することを特徴とする。
(ホ) 発明の実施例 第４図は本発明に係るキヤツプの成形工程の一
実施例を示す断面図で、第５図は本発明に係るキ
ヤツプの一実施例の平面図である。
本実施例では、加圧装置のポンチ３０がキヤツ
プの凹形状部と同じ形の断面を有する柱状をな
し、その底面が図に示すように多角形状に突出し
ている。つまり図中３１の如く、中央に向かつて
突き出す形状でその断面が多角形状をしているの
である。
このような形のポンチ３０を、凹部を有するダ
イ２２上に設定したフープ材である平板に押しつ
け、キヤツプ１８にポンチ３０の突出部３１と同
形状の窪みを設けるようにする。この窪みの深さ
は図中Δであり本実施例では１〜5μmである。な
お２３はダイ２２の一部２２′を下から押し上げ
る工程があることを示している。
第５図は上記の如く成形して得られたキヤツプ
１８の平面図で、図中Ａ−A′の断面図が第４図
に示されているのである。これから明らかなよう
に本実施例のキヤツプ１８は凹形状部２０を有
し、その底面部は多角形状の窪みを有する。窪み
は凹形状部２０の底面部の中央部分が最も深く、
角部３３〜３６により漸次浅くなつている。この
ような形状にすれば、第３図にて示したような部
分２１に残留ストレスが集中するという従来の問
題点がなくなる。すなわち、窪みの角部３２〜３
７等が上記の残留ストレスを吸収し、その結果ス
トレスが底面の角部に分散して全体としてのそり
がなくなるのである。
本実施例のキヤツプは、フープ材と称する連続
する平板に次々にポンチにより窪みをもつ凹部を
形成した後ばらばらに切断して形成される。材料
は鉄とニツケル、コバルトよりなる合金コバール
か又は鉄とニツケルよりなる42アロイ等が最適で
ある。第１図に示したシールフレーム１６はコバ
ール等が使用され、キヤツプ１８の溶接前に、そ
の表面は金メツキされる。キヤツプ１８は多角形
状の窪みを有する凹部２０をキヤビイテイの開口
部に挿入し、キヤツプ周辺に電極を押接して電流
を流すことで溶接するようにする。
(ヘ) 発明の効果 以上説明した様に本発明のキヤツプは凹形状部
の底面に多角形状の窪みを有するよう成形される
故、プレス工程後のそりをなくすことができ、キ
ヤツプの封止の信頼性を高めることができる。
【図面の簡単な説明】
第１図は、本発明に係る半導体装置の概略断面
図、第２図は従来の製法を示す断面図、第３図は
従来のキヤツプの断面図、第４図は本発明の一実
施例の製法を示す断面図、第５図は同キヤツプの
平面図である。 図中、１０は半導体パツケージ、１２は半導体
ペレツト、１４はキヤビイテイ、１８はキヤツ
プ、２０は凹形状部、３３，３４，３５，３６は
窪みの角部、３０はポンチ、３１は突出部であ
る。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体ペレツトと、該ペレツトを収容し開口
    部を有するキヤビイテイと、該開口部とほぼ同形
    状の凹形状部を有し該凹形状部が該開口部内に挿
    入されて該キヤビイテイを封止するキヤツプとを
    具備し、該キヤツプの凹形状部の底面部がさらに
    凹形状部のへこみ方向へ多角形状に窪んでいるこ
    とを特徴とする半導体装置。 ２ 凹部を有するダイと、底面が多角形状に突出
    している柱状のポンチとの間で平板をプレスし、
    凹形状部を有し底面部が凹形状部のへこみ方向へ
    多角形状に窪んだキヤツプを成形する工程と、半
    導体ペレツトを収容したパツケージのキヤビイテ
    イの開口部に該キヤツプの凹形状部を挿入して該
    キヤビイテイを封止する工程とを有することを特
    徴とする半導体装置の製造方法。
JP58241307A 1983-12-21 1983-12-21 半導体装置及びその製造方法 Granted JPS60133741A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58241307A JPS60133741A (ja) 1983-12-21 1983-12-21 半導体装置及びその製造方法
KR1019840007975A KR900001275B1 (ko) 1983-12-21 1984-12-14 세라믹형 반도체 패케이지와 그의 제조방법
EP84402616A EP0154757B1 (en) 1983-12-21 1984-12-17 Cap for semiconductor device
DE8484402616T DE3471828D1 (en) 1983-12-21 1984-12-17 Cap for semiconductor device
US06/683,735 US4604495A (en) 1983-12-21 1984-12-19 Semiconductor device and process for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58241307A JPS60133741A (ja) 1983-12-21 1983-12-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS60133741A JPS60133741A (ja) 1985-07-16
JPS64813B2 true JPS64813B2 (ja) 1989-01-09

Family

ID=17072331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58241307A Granted JPS60133741A (ja) 1983-12-21 1983-12-21 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US4604495A (ja)
EP (1) EP0154757B1 (ja)
JP (1) JPS60133741A (ja)
KR (1) KR900001275B1 (ja)
DE (1) DE3471828D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2621173B1 (fr) * 1987-09-29 1989-12-08 Bull Sa Boitier pour circuit integre de haute densite
JPH0793393B2 (ja) * 1988-02-22 1995-10-09 株式会社東芝 半導体装置の金属製シェル
JP2734364B2 (ja) * 1993-12-30 1998-03-30 日本電気株式会社 半導体装置
US5389578A (en) * 1994-01-04 1995-02-14 Texas Instruments Incorporated Optical coupler
AU692250B2 (en) * 1994-04-19 1998-06-04 Commonwealth Scientific And Industrial Research Organisation Complex viscosity and complex modulus measurement device and method
JP2001170721A (ja) * 1999-10-08 2001-06-26 Shinko Electric Ind Co Ltd 凹部を具備する板状体及びその製造方法ならびに凹部形成用プレス金型
US7342298B1 (en) * 2004-03-09 2008-03-11 Xilinx, Inc. Metal lid with improved adhesion to package substrate
WO2017006830A1 (ja) * 2015-07-07 2017-01-12 日新製鋼株式会社 突起部成形装置、突起部成形方法及び成形品
JP7020806B2 (ja) * 2017-06-21 2022-02-16 トヨタ自動車株式会社 金属部材の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
CA1042116A (en) * 1973-12-03 1978-11-07 John F. Krumme Heat recoverable cap
JPS5724554A (en) * 1980-07-22 1982-02-09 Nec Corp Semiconductor device
JPS5856357A (ja) * 1981-09-30 1983-04-04 Fujitsu Ltd 半導体装置用パツケ−ジ

Also Published As

Publication number Publication date
KR900001275B1 (ko) 1990-03-05
EP0154757A1 (en) 1985-09-18
JPS60133741A (ja) 1985-07-16
DE3471828D1 (en) 1988-07-07
EP0154757B1 (en) 1988-06-01
KR850005151A (ko) 1985-08-21
US4604495A (en) 1986-08-05

Similar Documents

Publication Publication Date Title
US3391426A (en) Molding apparatus
JPS64813B2 (ja)
US3539675A (en) Method for encapsulating semiconductor devices
JPS61234536A (ja) 樹脂封止金型
JP3259377B2 (ja) 半導体装置
JPS5895852A (ja) リ−ドフレ−ムおよびその製造方法
JPH0145228B2 (ja)
JPS58110048A (ja) 樹脂封止用金型
JPS6294312A (ja) モ−ルド金型
JP3056159B2 (ja) 半導体パッケージの気密封止方法及びそれを適用した抵抗溶接装置
JPH10313017A (ja) 半導体封止成形装置及び方法
JPH06216178A (ja) 樹脂封止半導体装置用モールド金型
JPH0364035A (ja) 半導体装置製造装置
JPS60206141A (ja) 樹脂封止金型
JPH0631456A (ja) 電子部品の製造方法
JPH0358452A (ja) 樹脂封止型半導体装置
JPS60111432A (ja) 半導体装置用樹脂封止金型
JP2572841Y2 (ja) 半導体装置の製造に用いる樹脂封止用金型
JPH06163615A (ja) 半導体装置の製造方法
JPS59101842A (ja) 樹脂封止用金型
JPH04171751A (ja) 半導体装置のリードフレーム
JPH01214050A (ja) 半導体装置の金属製シェル
JPH0139417Y2 (ja)
JPH04339612A (ja) 樹脂成形体の成形方法
JPS635539A (ja) 半導体装置の樹脂封止装置