JPS648334B2 - - Google Patents
Info
- Publication number
- JPS648334B2 JPS648334B2 JP54144360A JP14436079A JPS648334B2 JP S648334 B2 JPS648334 B2 JP S648334B2 JP 54144360 A JP54144360 A JP 54144360A JP 14436079 A JP14436079 A JP 14436079A JP S648334 B2 JPS648334 B2 JP S648334B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- liquid crystal
- display
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 32
- 239000004973 liquid crystal related substance Substances 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000002952 polymeric resin Substances 0.000 claims description 4
- 229920003002 synthetic resin Polymers 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 40
- 229920001721 polyimide Polymers 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000149 argon plasma sintering Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、個々にアドレスできる電極アレイを
具備する半導体基板を用いた液晶表示素子に関す
る。
具備する半導体基板を用いた液晶表示素子に関す
る。
(従来の技術)
液晶表示素子は、近年、ツイステド・ネマチツ
ク形表示素子を中心として、注目され、電卓、時
計あるいは計測器等の表示部分に用いられてい
る。最近、新しいタイプの液晶表示素子として、
個々にアドレスできる電極アレイを具備する半導
体基板を有する液晶表示素子が注目されている。
ク形表示素子を中心として、注目され、電卓、時
計あるいは計測器等の表示部分に用いられてい
る。最近、新しいタイプの液晶表示素子として、
個々にアドレスできる電極アレイを具備する半導
体基板を有する液晶表示素子が注目されている。
第1図に、個々にアドレスできる電極アレイを
具備する半導体基板を用いた液晶表示素子の一例
を示す。半導体基板を用いた液晶表示素子は、通
常入力信号を制御するMOSトランジスター11
と、入力信号を蓄積するMOSコンデンサー12、
表示電極13を有する半導体基板14と、対向す
る側に透明電極15を有する透明基板16を対向
させ、両基板間にスペーサ17を介在して形成し
た間隙に液晶18を挾持し、対向する両電極1
3,15間に電気信号を加えることにより、外部
から照射される光を散乱あるいは変調し、情報を
表示するものである。
具備する半導体基板を用いた液晶表示素子の一例
を示す。半導体基板を用いた液晶表示素子は、通
常入力信号を制御するMOSトランジスター11
と、入力信号を蓄積するMOSコンデンサー12、
表示電極13を有する半導体基板14と、対向す
る側に透明電極15を有する透明基板16を対向
させ、両基板間にスペーサ17を介在して形成し
た間隙に液晶18を挾持し、対向する両電極1
3,15間に電気信号を加えることにより、外部
から照射される光を散乱あるいは変調し、情報を
表示するものである。
しかしながら、伝統的なMOSIC製造プロセス
で必然的に生じる表面の凹凸のために、入射光の
乱反射を防ぐことはできない。n形ネマチツク液
晶を用いた動的散乱モードあるいは、コレステリ
ツク相液晶を用いた緩和時間の比較的長い蓄積形
液晶表示の様に、液晶の光散乱を利用した表示方
法では、上記IC表面の凹凸による光散乱がある
ため、両基板間の印加電圧のON・OFFによる光
散乱のコントラスト比が十分とれなかつた。これ
を解決するために特開昭53−72647号公報に示さ
れる様な表面平滑化絶縁物を用いる方法が考案さ
れている。この公報に記述されている実施例によ
れば、表示電極はコンデンサーのひとつの電極を
兼ね、該光反射電極の下の絶縁膜を平滑なガラス
あるいは、ポリイミド平滑層に置き換えてコンデ
ンサーの絶縁膜とすることにより、表示電極表面
を滑かにして入射光の乱反射を防ぎ、コントラス
トの向上を計つている。しかし、平滑なガラスを
絶縁層に用いた場合には、表示電極形成後に通常
行なわれるシンター熱処理により、表示電極に
は、ヒロツクと呼ばれる小さな突起が多数形成さ
れる。その結果、表示電極は、入射光を乱反射
し、液晶表示素子のコントラストを低下させる問
題点がある。
で必然的に生じる表面の凹凸のために、入射光の
乱反射を防ぐことはできない。n形ネマチツク液
晶を用いた動的散乱モードあるいは、コレステリ
ツク相液晶を用いた緩和時間の比較的長い蓄積形
液晶表示の様に、液晶の光散乱を利用した表示方
法では、上記IC表面の凹凸による光散乱がある
ため、両基板間の印加電圧のON・OFFによる光
散乱のコントラスト比が十分とれなかつた。これ
を解決するために特開昭53−72647号公報に示さ
れる様な表面平滑化絶縁物を用いる方法が考案さ
れている。この公報に記述されている実施例によ
れば、表示電極はコンデンサーのひとつの電極を
兼ね、該光反射電極の下の絶縁膜を平滑なガラス
あるいは、ポリイミド平滑層に置き換えてコンデ
ンサーの絶縁膜とすることにより、表示電極表面
を滑かにして入射光の乱反射を防ぎ、コントラス
トの向上を計つている。しかし、平滑なガラスを
絶縁層に用いた場合には、表示電極形成後に通常
行なわれるシンター熱処理により、表示電極に
は、ヒロツクと呼ばれる小さな突起が多数形成さ
れる。その結果、表示電極は、入射光を乱反射
し、液晶表示素子のコントラストを低下させる問
題点がある。
また、ポリイミドを絶縁層として用いる場合に
は、ピンホールの無い膜にするためにポリイミド
膜厚を十分厚くせねばならず、コンデンサー容量
が小さいものになつてしまう。その結果、コンデ
ンサーに蓄積しうる電荷量は少なく、液晶及びト
ランジスタを通じて流れるリーク電流のため信号
電圧を長時間維持できず、液晶に印加される実効
電圧が低くなり、十分な光散乱を起こせずコント
ラストが低下し、また液晶の応答速度も遅くなつ
てしまう。
は、ピンホールの無い膜にするためにポリイミド
膜厚を十分厚くせねばならず、コンデンサー容量
が小さいものになつてしまう。その結果、コンデ
ンサーに蓄積しうる電荷量は少なく、液晶及びト
ランジスタを通じて流れるリーク電流のため信号
電圧を長時間維持できず、液晶に印加される実効
電圧が低くなり、十分な光散乱を起こせずコント
ラストが低下し、また液晶の応答速度も遅くなつ
てしまう。
第2図は例えば特開昭55−32026号公報に記載
されているものと同様の構造を有する液晶表示素
子の一例を示す図である。
されているものと同様の構造を有する液晶表示素
子の一例を示す図である。
同図において、MOS FET25に隣接してい
る信号電荷蓄積コンデンサーの両電極21,21
の間の絶縁膜23は、ピンホールの無い様に注意
深く作られたシリコンの熱酸化膜であり、厚さは
1000Åである。該絶縁膜23としてポリイミド樹
脂を用いる場合、ピンホールのない絶縁膜にする
ためには、1μm厚程度にする必要がある。該絶
縁膜を1000Åのシリコン熱酸化膜に置き換えたこ
とにより、コンデンサー容量は1桁大きくでき
た。また、コンデンサーの一方の電極22と表示
電極24の間には、ポリイミド樹脂絶縁層26を
2μmの厚さで配置し、更に、スルーホール27
を設け、コンデンサー電極22と表示電極24の
電気的導通をとつてある。ポリイミド膜が1μm
未満の厚さのときには、下地の凹凸が十分ならさ
れていないが、1μm以上の厚さでは、かなりな
めらかとなり2μm厚程度では、十分なめらかな
表面になる。
る信号電荷蓄積コンデンサーの両電極21,21
の間の絶縁膜23は、ピンホールの無い様に注意
深く作られたシリコンの熱酸化膜であり、厚さは
1000Åである。該絶縁膜23としてポリイミド樹
脂を用いる場合、ピンホールのない絶縁膜にする
ためには、1μm厚程度にする必要がある。該絶
縁膜を1000Åのシリコン熱酸化膜に置き換えたこ
とにより、コンデンサー容量は1桁大きくでき
た。また、コンデンサーの一方の電極22と表示
電極24の間には、ポリイミド樹脂絶縁層26を
2μmの厚さで配置し、更に、スルーホール27
を設け、コンデンサー電極22と表示電極24の
電気的導通をとつてある。ポリイミド膜が1μm
未満の厚さのときには、下地の凹凸が十分ならさ
れていないが、1μm以上の厚さでは、かなりな
めらかとなり2μm厚程度では、十分なめらかな
表面になる。
上記ポリイミド樹脂絶縁層上に、Alを2μm蒸
着した結果、極めてなめらかな鏡面状のAl表面
を得た。上記条件で作成した半導体基板と、透明
電極導電膜を有する透明基板を用いて、液晶表示
素子を作成し、表示実験を行なつた結果、電気光
学的応答時間が50msと速く、またコントラスト
も20:1という実用に供しうる表示性能を持つこ
とがわかつた。なおコンデンサー電極と表示電極
と表示電極との電気的接触は図示したような、中
央部のみでなく、対向した位置であればいずれで
も良い。
着した結果、極めてなめらかな鏡面状のAl表面
を得た。上記条件で作成した半導体基板と、透明
電極導電膜を有する透明基板を用いて、液晶表示
素子を作成し、表示実験を行なつた結果、電気光
学的応答時間が50msと速く、またコントラスト
も20:1という実用に供しうる表示性能を持つこ
とがわかつた。なおコンデンサー電極と表示電極
と表示電極との電気的接触は図示したような、中
央部のみでなく、対向した位置であればいずれで
も良い。
この例によれば、表示電極とコンデンサー電極
を分離配置することにより、上記両電極間の絶縁
膜膜厚を十分に厚くできるため、欠陥のない絶縁
膜を作ることができ、また高分子樹脂層も膜厚を
厚くできるため、下地の凹凸を満たし、十分に平
滑な面を作ることができる。更にまた、コンデン
サーの両電極間の絶縁膜層としては、高分子樹脂
よりもち密な、従つてより薄くてもピンホールの
ない、例えばシリコンの熱酸化膜を使えるため、
コンデンサーの容量も十分に大きくすることがで
きる。従つてコンデンサーに蓄え得る電荷量が十
分大きいためリーク電荷量は問題とならず、液晶
を駆動する実効電圧も大きくなり、コントラスト
や応答時間が向上する。従つて、表示品位の良
い。個々にアドレスできる電極アレイを具備する
半導体基板を有する液晶表示素子を製作すること
ができる。
を分離配置することにより、上記両電極間の絶縁
膜膜厚を十分に厚くできるため、欠陥のない絶縁
膜を作ることができ、また高分子樹脂層も膜厚を
厚くできるため、下地の凹凸を満たし、十分に平
滑な面を作ることができる。更にまた、コンデン
サーの両電極間の絶縁膜層としては、高分子樹脂
よりもち密な、従つてより薄くてもピンホールの
ない、例えばシリコンの熱酸化膜を使えるため、
コンデンサーの容量も十分に大きくすることがで
きる。従つてコンデンサーに蓄え得る電荷量が十
分大きいためリーク電荷量は問題とならず、液晶
を駆動する実効電圧も大きくなり、コントラスト
や応答時間が向上する。従つて、表示品位の良
い。個々にアドレスできる電極アレイを具備する
半導体基板を有する液晶表示素子を製作すること
ができる。
(発明が解決しようとする課題)
しかしながら、この例においては、対向基板の
表面を平滑化する絶縁物層が単個の層であるた
め、1個の絶縁物層に発生したピンホールが、表
示電極と基板との間の不所望な短絡の直接の原因
となる。そして、この例では、上述のピンホール
の発生が減少するように上述の絶縁物層をなるべ
く厚くする必要があり、これは個々の画素が単位
面積当たりに蓄積できる電荷容量の低下につなが
り、表示の高精細化を妨げる要因になることがあ
る。
表面を平滑化する絶縁物層が単個の層であるた
め、1個の絶縁物層に発生したピンホールが、表
示電極と基板との間の不所望な短絡の直接の原因
となる。そして、この例では、上述のピンホール
の発生が減少するように上述の絶縁物層をなるべ
く厚くする必要があり、これは個々の画素が単位
面積当たりに蓄積できる電荷容量の低下につなが
り、表示の高精細化を妨げる要因になることがあ
る。
本発明は、上記従来技術の欠点に鑑みなされた
ものである。
ものである。
[発明の構成]
(課題を解決するための手段)
本発明は、透明電極を有する基板と、入力信号
を制御するMOS形トランジスタと入力信号を蓄
積するコンデンサを持つ集積回路を有する対向基
板と、メルト処理を施した層及び高分子樹脂層を
順次積層した複数個の層からなり且つ対向基板の
表面を平滑化する絶縁物層と、この絶縁物層上に
形成され且つ絶縁物層の一部に設けられたスルー
ホールを介してコンデンサと電気的導通をとつて
なる表示電極と、透明電極を有する基板と対向基
板との間に挾持された液晶とを備えてなる。
を制御するMOS形トランジスタと入力信号を蓄
積するコンデンサを持つ集積回路を有する対向基
板と、メルト処理を施した層及び高分子樹脂層を
順次積層した複数個の層からなり且つ対向基板の
表面を平滑化する絶縁物層と、この絶縁物層上に
形成され且つ絶縁物層の一部に設けられたスルー
ホールを介してコンデンサと電気的導通をとつて
なる表示電極と、透明電極を有する基板と対向基
板との間に挾持された液晶とを備えてなる。
(作用)
本発明は第2図に示した例と比較して、対向基
板の表面を平滑化する絶縁物層がメルト処理を施
した層及び高分子樹脂層を順次積層した複数個の
層から構成されるため、絶縁物層のうち1個の層
にピンホールが発生しても、他の層全部の同じ位
置に相当する部分にピンホールが存在しなけれ
ば、表示電極が対向基板上の関係のない部分と電
気的に接続されることはない。そして、複数個の
層の同じ位置に相当する部分にピンホールが発生
することは非常に少なく、本発明により良好な表
示特性をする液晶表示素子が得られる。
板の表面を平滑化する絶縁物層がメルト処理を施
した層及び高分子樹脂層を順次積層した複数個の
層から構成されるため、絶縁物層のうち1個の層
にピンホールが発生しても、他の層全部の同じ位
置に相当する部分にピンホールが存在しなけれ
ば、表示電極が対向基板上の関係のない部分と電
気的に接続されることはない。そして、複数個の
層の同じ位置に相当する部分にピンホールが発生
することは非常に少なく、本発明により良好な表
示特性をする液晶表示素子が得られる。
(実施例)
以下図面を参照しながら本発明の実施例を具体
的に説明する。
的に説明する。
第3図は、本発明の一実施例を示す図である。
MOS FET35に隣接している信号電荷蓄積用
コンデンサー34の両電極31,32間の絶縁膜
33は、1000Åのシリコン熱酸化膜であり、該コ
ンデンサーの一方の電極32の上には、メルト処
理を施し、表面をなめらかにしたPSG層37と
更にその上にポリイミド層38を設けてある。表
示電極39とコンデンサー電極32とは、スルー
ホール36により、電気的導通が取れている。
MOS FET35に隣接している信号電荷蓄積用
コンデンサー34の両電極31,32間の絶縁膜
33は、1000Åのシリコン熱酸化膜であり、該コ
ンデンサーの一方の電極32の上には、メルト処
理を施し、表面をなめらかにしたPSG層37と
更にその上にポリイミド層38を設けてある。表
示電極39とコンデンサー電極32とは、スルー
ホール36により、電気的導通が取れている。
この実施例では、対向基板の表面を平滑化する
絶縁物層がPSG層37及びポリイミド層38を
順次積層した2個の層から構成されるため、絶縁
物層のうちPSG層37にピンホールが発生して
も、ポリイミド層38の同じ位置に相当する部分
にピンホールが存在しなければ、表示電極39が
対向基板上の関係のない部分と電気的に接続され
ることはない。そして、2個の層の同じ位置に相
当する部分にピンホールが発生することは非常に
少なく、メルト処理を施したPSG層37の表面
が、極めてなめらかなことは、良く知られてい
る。また、ポリイミド樹脂層の下に、このメルト
処理PSG層を設けることにより、ポリイミド樹
脂層の表面はメルト処理PSG層を設けない場合
より一層なめらかになり、上に蒸着したAlの表
示電極39の表面は極めて滑らかな鏡面状とな
る。この半導体基板と、透明電極を有する透明基
板を用いて液晶表示素子を作製し、表示実験を行
なつたところ、コントラストは25:1と極めて良
好な結果を得た。
絶縁物層がPSG層37及びポリイミド層38を
順次積層した2個の層から構成されるため、絶縁
物層のうちPSG層37にピンホールが発生して
も、ポリイミド層38の同じ位置に相当する部分
にピンホールが存在しなければ、表示電極39が
対向基板上の関係のない部分と電気的に接続され
ることはない。そして、2個の層の同じ位置に相
当する部分にピンホールが発生することは非常に
少なく、メルト処理を施したPSG層37の表面
が、極めてなめらかなことは、良く知られてい
る。また、ポリイミド樹脂層の下に、このメルト
処理PSG層を設けることにより、ポリイミド樹
脂層の表面はメルト処理PSG層を設けない場合
より一層なめらかになり、上に蒸着したAlの表
示電極39の表面は極めて滑らかな鏡面状とな
る。この半導体基板と、透明電極を有する透明基
板を用いて液晶表示素子を作製し、表示実験を行
なつたところ、コントラストは25:1と極めて良
好な結果を得た。
[発明の効果]
以上説明したように、本発明によれば、滑らか
な表示電極を持つ半導体基板が得られ、従つて、
応答速度が速く、コントラスト比が大きく、信頼
性の高い、個々にアドレスできる電極アレイを具
備する半導体基板を用いた液晶表示素子をつくる
ことができる。
な表示電極を持つ半導体基板が得られ、従つて、
応答速度が速く、コントラスト比が大きく、信頼
性の高い、個々にアドレスできる電極アレイを具
備する半導体基板を用いた液晶表示素子をつくる
ことができる。
第1図と第2図は、半導体基板を用いた液晶表
示素子の説明図、第3図は、本発明による一実施
例を示す図である。 31……一方のコンデンサー電極、32……他
方のコンデンサー電極、33……コンデンサ両電
極間の絶縁物、35……MOS FET、36……
スルーホール、37……メルト処理を施した
PSG層、38……ポリイミド層、39……表示
電極。
示素子の説明図、第3図は、本発明による一実施
例を示す図である。 31……一方のコンデンサー電極、32……他
方のコンデンサー電極、33……コンデンサ両電
極間の絶縁物、35……MOS FET、36……
スルーホール、37……メルト処理を施した
PSG層、38……ポリイミド層、39……表示
電極。
Claims (1)
- 1 透明電極を有する基板と、入力信号を制御す
るMOS形トランジスタと入力信号を蓄積するコ
ンデンサを持つ集積回路を有する対向基板と、メ
ルト処理を施した層及び高分子樹脂層を順次積層
した複数個の層からなり且つ前記対向基板の表面
を平滑化する絶縁物層と、この絶縁物層上に形成
され且つ前記絶縁物層の一部に設けられたスル
ー・ホールを介して前記コンデンサとの電気的導
通をとつてなる表示電極と、前記透明電極を有す
る基板と前記対向基板との間に挾持された液晶と
を備えたことを特徴とする液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14436079A JPS5667884A (en) | 1979-11-09 | 1979-11-09 | Liquid crystal display element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14436079A JPS5667884A (en) | 1979-11-09 | 1979-11-09 | Liquid crystal display element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5667884A JPS5667884A (en) | 1981-06-08 |
| JPS648334B2 true JPS648334B2 (ja) | 1989-02-13 |
Family
ID=15360284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14436079A Granted JPS5667884A (en) | 1979-11-09 | 1979-11-09 | Liquid crystal display element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5667884A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842448B2 (ja) * | 1978-08-25 | 1983-09-20 | セイコーエプソン株式会社 | 液晶表示パネル |
-
1979
- 1979-11-09 JP JP14436079A patent/JPS5667884A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5667884A (en) | 1981-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162901A (en) | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| CN100529922C (zh) | 液晶显示器 | |
| US4413883A (en) | Displays controlled by MIM switches of small capacitance | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR950001052B1 (ko) | 액티브 매트릭스형 액정 화상 표시장치 및 그 제조방법 | |
| TW200539317A (en) | Transflective liquid crystal display | |
| US4828370A (en) | Switching element with nonlinear resistive, nonstoichiometric material | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| CA1241726A (en) | Large scale high resolution liquid crystal display and method for production thereof | |
| JPS648334B2 (ja) | ||
| JPH0580651B2 (ja) | ||
| JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| EP1042703A2 (en) | Display device | |
| JP3216640B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH01288828A (ja) | 薄膜トランジスタ | |
| JPS6112271B2 (ja) | ||
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH10177176A (ja) | 反射型液晶表示装置 | |
| JPS6236687A (ja) | 表示装置 | |
| JPH04269724A (ja) | 電気光学装置 | |
| JP2533953B2 (ja) | アクティブマトリクス基板 | |
| JP3214791B2 (ja) | 非線形素子の製造方法 | |
| JPS5942584A (ja) | マトリツクス型液晶表示装置 |