KR20170077280A - 캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판 - Google Patents

캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판 Download PDF

Info

Publication number
KR20170077280A
KR20170077280A KR1020177017436A KR20177017436A KR20170077280A KR 20170077280 A KR20170077280 A KR 20170077280A KR 1020177017436 A KR1020177017436 A KR 1020177017436A KR 20177017436 A KR20177017436 A KR 20177017436A KR 20170077280 A KR20170077280 A KR 20170077280A
Authority
KR
South Korea
Prior art keywords
layer
total amount
carrier
copper foil
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020177017436A
Other languages
English (en)
Other versions
KR102030911B1 (ko
Inventor
데루마사 모리야마
도모타 나가우라
히데타 아라이
아츠시 미키
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170077280A publication Critical patent/KR20170077280A/ko
Application granted granted Critical
Publication of KR102030911B1 publication Critical patent/KR102030911B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

동박 또는 구리 합금박 상에, 조화 (트리트) 처리를 실시함으로써 형성된 조화 처리층, 이 조화 처리층 상에 형성된 Ni-Co 층으로 이루어지는 내열층, 및 이 내열층 상에 형성된 Zn, Ni, Cr 을 함유하는 내후층 및 방청층으로 이루어지는 복수의 표면 처리층을 갖고, 상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.35 이하이고, 상기 표면 처리층 중의 전체 Ni 량이 1600 ㎍/d㎡ 이하인 것을 특징으로 하는 표면 처리층이 부착된 동박. 동박의 표면에 조화 처리를 형성한 후, 그 위에 내열층·방청층을 형성 후, 실란 커플링 처리가 실시된 인쇄 회로용 동박을 사용한 구리 피복 적층판에 있어서, 파인 패턴 인쇄 회로 형성 후에, 기판을 산 처리나 화학 에칭을 실시하였을 때에, 동박 회로와 기판 수지의 계면으로의 산의 스며듦에 의한 밀착성 저하의 억제를 향상시킬 수 있고, 내산성 밀착 강도 우수하고, 또한 알칼리 에칭성이 우수한 캐리어 부착 동박을 제공한다.

Description

캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판{COPPER FOIL PROVIDED WITH CARRIER, AND COPPER-CLAD LAMINATE USING SAID COPPER FOIL PROVIDED WITH CARRIER}
본 발명은 캐리어 부착 동박에 관한 것이다. 보다 상세하게는, 본 발명은 프린트 배선판이나 실드재의 재료로서 사용되는 캐리어 부착 동박에 관한 것이다.
구리 및 구리 합금박 (이하, 동박이라 칭한다) 은, 전기·전자 관련 산업의 발전에 크게 기여하고 있고, 특히 인쇄 회로재로서 불가결한 존재가 되어 있다. 인쇄 회로용 동박은 일반적으로, 합성 수지 보드, 폴리이미드 필름 등의 기재에 접착제를 개재하여, 또는 접착제를 사용하지 않고 고온 고압하에서 적층 접착하여, 또는, 폴리이미드 전구체를 도포·건조·경화하거나 하여 구리 피복 적층판을 제조하고, 그 후 목적으로 하는 회로를 형성하기 위해서, 레지스트 도포 및 노광 공정을 거쳐 필요한 회로를 인쇄한 후, 불필요부를 제거하는 에칭 처리가 실시된다.
최종적으로, 필요한 소자가 납땜되어, 일렉트로닉스 디바이스용의 여러 가지 인쇄 회로판을 형성한다. 인쇄 회로판용 동박은, 수지 기재와 접착되는 면 (조화면 (粗化面)) 과 비접착면 (광택면) 으로 상이한데, 각각 많은 방법이 제창되어 있다.
예를 들어, 동박에 형성되는 조화면에 대한 요구로는, 주로, 1) 보존시에 있어서의 산화 변색이 없을 것, 2) 기재와의 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분할 것, 3) 기재와의 적층, 에칭 후에 생기는, 이른바 적층 오점이 없을 것 등을 들 수 있다.
동박의 조화 처리는, 동박과 기재의 접착성을 결정하는 것으로서 큰 역할을 담당하고 있다. 이 조화 처리로는, 당초 구리를 전착하는 구리 조화 처리가 채용되어 있었지만, 그 후 다양한 기술이 제창되어, 내열 박리 강도, 내염산성 및 내산화성의 개선을 목적으로 하여 구리-니켈 조화 처리가 하나의 대표적 처리 방법으로서 정착하게 되었다.
본건 출원인은, 구리-니켈 조화 처리를 제창하고 (특허문헌 1 참조), 성과를 내어 왔다. 구리-니켈 처리 표면은 흑색을 나타내고, 특히 플렉시블 기판용 압연 처리박에서는, 이 구리-니켈 처리의 흑색이 상품으로서의 심볼로서 인정되기에 이르렀다.
그러나, 구리-니켈 조화 처리는, 내열 박리 강도 및 내산화성 그리고 내염산성이 우수한 반면, 최근 파인 패턴용 처리로서 중요해져 온 알칼리 에칭액에 의한 에칭이 곤란하여, 150 ㎛ 피치 회로폭 이하의 파인 패턴 형성시에 처리층이 에칭 나머지가 되어 버린다.
그래서, 파인 패턴용 처리로서, 본건 출원인은, 먼저 Cu-Co 처리 (특허문헌 2 및 특허문헌 3 참조) 및 Cu-Co-Ni 처리 (특허문헌 4 참조) 를 개발하였다.
이들 조화 처리는, 에칭성, 알칼리 에칭성 및 내염산성에 대해서는 양호하였지만, 아크릴계 접착제를 사용했을 때의 내열 박리 강도가 저하되는 것이 다시 판명되었고, 또 내산화성도 소기 (所期) 만큼 충분하지 않고 그리고 색조도 흑색까지는 도달하지 않아, 갈색 내지 짙은 갈색이었다.
이러한 요망에 따라, 본 출원인은, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성함으로써, 인쇄 회로용 동박으로서 상기 서술한 많은 일반적 특성을 구비하는 것은 물론, 특히 Cu-Ni 처리와 필적하는 상기 서술한 제특성을 구비하고, 게다가 아크릴계 접착제를 사용했을 때의 내열 박리 강도를 저하시키지 않고, 내산화성이 우수하고 그리고 표면 색조도 흑색인 동박 처리 방법을 개발하는 것에 성공하였다 (특허문헌 5 참조).
또한, 전자 기기의 발전이 진행되는 가운데 동박 회로 기판의 내열 박리성 향상의 요구가 엄격해졌기 때문에, 본 출원인은, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 추가로 아연-니켈 합금 도금층을 형성하는, 내열성이 우수한 인쇄용 동박 처리 방법을 개발하는 것에 성공하였다 (특허문헌 6 참조). 이것은 매우 유효한 발명이며, 오늘날 동박 회로 재료의 주요 제품의 하나로 되어 있다.
그 후, 전자 기기의 발전에 의해 반도체 디바이스의 소형화, 고집적화가 더욱 진행되어, FPC 의 다층 기판 기술이 급속히 진전되었다. 이 FPC 다층 기판의 제조 공정에 있어서는, 구리 피복 적층판으로 파인 패턴 회로 형성 후에, 레지스트 필름 압착 공정이나 금속 도금 공정에 있어서의 동박 회로 기판을 청정화하기 위한 전처리로서, 황산과 과산화수소를 함유하는 에칭액이나, 황산 수용액을 사용한 용액 등에 의한 복수 회의 표면 에칭 처리가 사용되게 되었다.
그런데 상기 FPC 다층판 제조 공정에 있어서의 표면 에칭 처리에 있어서, 특허문헌 6 에 참조되는 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 추가로 아연-니켈 합금 도금층을 형성하는 인쇄용 동박을 사용한 구리 피복 적층판의 파인 패턴 회로에 있어서, 동박 회로와 기판 수지의 계면을 표면 에칭액이 침식하여, 동박 회로와 기판 수지의 밀착성이 저하되어 버려, FPC 특성으로서 전기 회로 불량을 발생시킨다는 문제가 발생했기 때문에, 이것을 해결하는 것이 요구되고 있다.
본 출원인은, 하기 특허문헌 7 에, 동박의 표면에, 구리-코발트-니켈 합금 도금에 의한 조화 처리층, 이 조화 처리층 상에 형성한 코발트-니켈 합금 도금층 및 이 코발트-니켈 합금 도금층 상에, 아연-니켈 합금 도금층을 형성한 인쇄 회로용 동박에 있어서, 아연-니켈 합금 도금층의 총량, 니켈량, 니켈의 비율을 기정 (旣定) 한 기술을 제안하였다.
이 기술은 유효하지만, Ni 는 아연-니켈 합금층뿐만 아니라, 조화 처리층, 내열층, 내후층 모두에 함유시키는 것이 가능하기 때문에, 표면 에칭에 있어서의 회로 침식 방지, 및 일반적인 FPC 특성에 매우 우수한 효과를 발휘할 수 있는 인쇄 회로용 동박을 얻기 위해서는, 조화 처리층, 내열층, 및 내후층 모두의 전체 Ni 량을 더욱 검토할 필요가 있는 것을 알았다.
또한 Zn 은 아연-니켈 합금층뿐만 아니라, 내후층, 방청층 모두에 함유시키는 것이 가능하기 때문에, 내후층, 방청층 모두의 전체 Zn 량에 대해, 나아가서는 상기 전체 Ni 량과의 비율에 대해 검토할 필요가 있는 것을 알았다.
프린트 배선판은 동박에 절연 기판을 접착시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 동박면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 최근 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되고, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.
파인 피치화에 대응하여, 최근에는 두께 9 ㎛ 이하, 나아가서는 두께 5 ㎛ 이하의 동박이 요구되고 있지만, 이와 같은 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조시에 깨지거나, 주름이 발생하거나 하기 쉽기 때문에, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 구리층을 전착시킨 캐리어 부착 동박이 등장하고 있다. 극박 구리층의 표면을 절연 기판에 첩합 (貼合) 하여 열 압착 후에, 캐리어를 박리층을 개재하여 박리한다는 것이 캐리어 부착 동박의 일반적인 사용 방법이다.
여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 구리층의 면에 대해서는, 주로, 극박 구리층과 수지 기재의 박리 강도가 충분한 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되고 있는 것이 요구된다.
극박 구리층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로, 표면의 프로파일 (요철, 거칠기) 을 크게 한 극박 구리층 상에 다량의 조화 입자를 부착시키는 방법이 대표적이다.
그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에, 이와 같은 프로파일 (요철, 거칠기) 이 큰 극박 구리층을 사용하면, 회로 에칭시에 불필요한 구리 입자가 남아 버려, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.
이 때문에, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로는, 극박 구리층의 표면에 조화 처리를 실시하지 않은 캐리어 부착 동박을 사용하는 것이 시도되고 있다. 이와 같은 조화 처리를 실시하지 않은 극박 구리층과 수지의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 거칠기) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면 저하되는 경향이 있다. (특허문헌 8)
그 때문에, 캐리어 부착 동박에 대해 추가적인 개선이 요구되고 있다.
일본 공개특허공보 소52-145769호 일본 특허공보 소63-2158호 일본 공개특허공보 평2-292895호 일본 공개특허공보 평2-292894호 일본 특허공보 평6-54831호 일본 특허공보 평9-87889호 WO2009/041292호 WO2004/005588호
본 발명은 캐리어 부착 동박 및 구리 피복 적층판에 관한 것이며, 특히 동박의 표면에 조화 처리를 형성한 후, 그 위에 내열층·내후층·방청층을 형성 후, 실란 커플링 처리가 실시된 캐리어 부착 동박을 사용한 구리 피복 적층판에 있어서, 파인 패턴 인쇄 회로 형성 후에, 기판을 산 처리나 화학 에칭을 실시하였을 때에, 동박 회로와 기판 수지의 계면으로의 산의 「스며듦」 에 의한 밀착성 저하의 억제를 향상시킬 수 있고, 내산성 밀착 강도 우수하고, 또한 알칼리 에칭성이 우수한 캐리어 부착 동박에 관한 것이다.
전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되어, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 엄격히 요구되고 있다. 본원 발명은 이들 요구에 부응하는 기술을 제공하는 것을 과제로 한다.
이상으로부터, 본원은 다음의 발명을 제공한다.
1) 동박 또는 구리 합금박 상에, 조화 (트리트) 처리를 실시함으로써 형성된 조화 처리층, 이 조화 처리층 상에 형성된 Ni-Co 층으로 이루어지는 내열층, 및 이 내열층 상에 형성된 Zn, Ni, Cr 을 함유하는 내후층 및 방청층을 갖는 표면 처리층을 갖고, 상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.35 이하이고, 상기 표면 처리층 중의 전체 Ni 량이 1600 ㎍/d㎡ 이하인 것을 특징으로 하는 캐리어 부착 동박.
2) 상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.23 이하이고, 상기 표면 처리층 중의 전체 Ni 량이 1150 ㎍/d㎡ 이하인 것을 특징으로 하는, 1) 에 기재된 캐리어 부착 동박.
3) 상기 표면 처리층 중의 전체 Ni 량이 350 ∼ 1350 ㎍/d㎡ 인 것을 특징으로 하는 1) 또는 2) 에 기재된 캐리어 부착 동박.
4) 상기 표면 처리층 중의 전체 Ni 량이 450 ∼ 1100 ㎍/d㎡ 인 것을 특징으로 하는 상기 1) ∼ 3) 중 어느 한 항에 기재된 캐리어 부착 동박.
5) 상기 표면 처리층 중의 전체 Co 량이 770 ∼ 3200 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.4 이하인 것을 특징으로 하는 1) ∼ 4) 중 어느 한 항에 기재된 캐리어 부착 동박.
6) 상기 표면 처리층 중의 전체 Co 량이 770 ∼ 2500 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 가 3.0 이하인 것을 특징으로 하는 상기 1) ∼ 5) 중 어느 한 항에 기재된 캐리어 부착 동박.
7) 상기 표면 처리층 중의 전체 Cr 량이 50 ∼ 120 ㎍/d㎡ 인 것을 특징으로 하는 상기 1) ∼ 6) 중 어느 한 항에 기재된 캐리어 부착 동박.
또, 본원은 다음의 발명을 제공한다.
8) 상기 조화 처리층의 Ni 가 50 ∼ 550 ㎍/d㎡ 인 것을 특징으로 하는 상기 1) ∼ 7) 중 어느 한 항에 기재된 캐리어 부착 동박.
9) 상기 조화 처리층이 Co, Cu, Ni 의 원소로 이루어지는 조화 처리층인 것을 특징으로 하는 상기 1) ∼ 8) 중 어느 하나에 기재된 캐리어 부착 동박.
10) 상기 조화 처리층이 평균 입자경 0.05 ∼ 0.60 ㎛ 의 미세 입자로 이루어지는 것을 특징으로 하는 1) ∼ 9) 중 어느 한 항에 기재된 캐리어 부착 동박.
11) 상기 조화 처리층이 평균 입자경 0.05 ∼ 0.60 ㎛ 의 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 입자로 이루어지는 것을 특징으로 하는 상기 1) ∼ 10) 중 어느 한 항에 기재된 캐리어 부착 동박.
12) 상기 조화 처리층이, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 2 차 입자층으로 이루어지는 것을 특징으로 하는 1) ∼ 11) 중 어느 한 항에 기재된 캐리어 부착 동박.
13) 상기 조화 처리층이, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층으로 이루어지는 것을 특징으로 하는 상기 1) ∼ 12) 중 어느 한 항에 기재된 캐리어 부착 동박.
14) 상기 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층으로 이루어지는 인쇄 회로용 동박.
15) 상기 표면 처리층 상에 수지층을 구비하는 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박.
16) 상기 14) 기재의 인쇄 회로용 동박을 수지 기판에 적층 접착한 구리 피복 적층판.
17) 상기 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판.
18) 상기 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 회로판.
19) 상기 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판.
20) 상기 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정
을 포함하는 프린트 배선판의 제조 방법.
21) 상기 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰하도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법.
22) 상기 수지층 상에 회로를 형성하는 공정이,
상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측으로부터 첩합하고, 상기 수지층에 첩합한 캐리어 부착 동박을 사용하여 상기 회로를 형성하는 공정인, 21) 에 기재된 프린트 배선판의 제조 방법.
23) 상기 수지층 상에 첩합하는 캐리어 부착 동박이 1) ∼ 13) 중 어느 한 항에 기재된 캐리어 부착 동박인, 22) 에 기재된 프린트 배선판의 제조 방법.
24) 상기 수지층 상에 회로를 형성하는 공정이 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시되는, 21) ∼ 23) 중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
25) 캐리어를 박리하기 전에, 캐리어 부착 동박의 캐리어측 표면에 기판을 형성하는 공정을 추가로 포함하는 21) ∼ 24) 중 어느 한 항에 기재된 프린트 배선판의 제조 방법.
본 발명은 인쇄 회로용 동박 및 구리 피복 적층판용의 캐리어 부착 동박에 관한 것이며, 특히 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층의 표면에 조화 처리를 형성한 후, 그 위에 내열층·내후층·방청층을 형성 후, 실란 커플링 처리가 실시된 캐리어 부착 동박의 극박 구리층을 사용한 구리 피복 적층판에 있어서, 파인 패턴 인쇄 회로 형성 후에, 기판을 산 처리나 화학 에칭을 실시하였을 때에, 동박 회로와 기판 수지의 계면으로의 산의 「스며듦」 에 의한 밀착성 저하의 억제를 향상시킬 수 있고, 내산성 밀착 강도 우수하고, 또한 알칼리 에칭성이 우수한 캐리어 부착 동박에 관한 것이다.
전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되어, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 엄격히 요구되고 있다. 본원 발명은 이들 요구에 부응하는 우수한 기술이다.
도 1 은, 과산화수소와 황산 용액을 사용하여 표면 에칭했을 경우의, 동박 회로 주변으로부터, 에칭액이 침식했을 경우의 모습 나타내는 설명도이다.
도 2 는, 파인 패턴 인쇄 회로 형성 후에, 기판을 표면 에칭 (과산화수소와 황산의 용액에 의한) 했을 경우의, 동박 회로와 기판 수지의 계면으로의 에칭액의 「스며듦」 을 관찰한 결과를 나타내는 도면 (사진) 이다. 위의 도면 (사진) 이 「스며듦」 이 없는 경우, 아래의 도면 (사진) 이 「스며듦」 이 있는 경우이다.
도 3 은, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (A) 을, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭하고 (B), 회로용 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성하는 (C) 것을 설명하는 설명도이다.
도 4 는, 회로 도금을 덮도록 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시키고 (D), 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리하고 (E), 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성하는 (F) 것을 설명하는 설명도이다.
도 5 는, 블라인드 비아에 구리를 매립하여 비아 필을 형성하고 (G), 비아 필 상에 회로 도금을 형성하고 (H), 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리하는 (I) 것을 설명하는 설명도이다.
도 6 은, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하고, 수지층 내의 회로 도금의 표면을 노출시키고 (J), 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 범프 상에 구리 필러를 형성하여 (K), 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조하는 것을 설명하는 설명도이다.
본원 발명은, FPC 다층 기판의 제조 공정에 있어서의 전처리 공정에 있어서의, 표면 에칭시에 발생하는 회로 침식을 방지하는 것이 주된 목적이다.
본원 발명의 캐리어 부착 동박은, 동박 또는 구리 합금박 상에, 조화 (트리트) 처리를 실시함으로써 형성된 조화 처리층, 이 조화 처리층 상에 형성된 Ni-Co 층으로 이루어지는 내열층, 및 이 내열층 상에 형성된 Zn, Ni, Cr 을 함유하는 내후층 및 방청층으로 이루어지는 복수의 표면 처리층을 갖는다. 그리고, 상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.35 이하로 한다.
이것이, 표면 에칭시에 발생하는 「스며듦」 을 효과적으로 방지할 수 있는 주된 조건이다. Zn 은, 동박의 표면 처리층 중에서 내후층, 방청층의 구성 성분이고, Ni 는 조화 처리층, 내열층, 내후층의 구성 성분이며, Zn 과 Ni 는 동박의 표면 처리층의 구성 성분으로는 중요한 성분이다.
그러나, Zn 은 내후성에 효과가 있는 성분이지만, 파인 패턴 회로 형성 공정에서의 내약품 특성에는 바람직하지 않은 성분이고, 회로 형성의 에칭에 있어서 「스며듦」 이 일어나기 쉬워진다.
한편, Ni 는 「스며듦」 에는 효과가 있는 성분이지만, 지나치게 많으면 알칼리 에칭성을 저하시켜, 인쇄 회로용으로는 부적합해진다.
그래서, Zn 과 Ni 의 밸런스가 중요해지는 것을 알아낸 것이 본 발명이다. 즉, 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.35 이하이다. 바람직한 실시의 양태에 있어서, 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 은 0.02 이상 0.23 이하로 할 수 있고, 더욱 바람직하게는 0.04 이상 0.23 이하로 할 수 있다.
0.02 미만인 경우에는, Zn 이 지나치게 적은 케이스와 Ni 가 지나치게 많은 케이스가 있으며, Zn 이 지나치게 적은 케이스에서는 내후성이 나빠지고, Ni 가 지나치게 많은 케이스에서는 에칭성이 문제가 되어, 어느 케이스도 바람직하지 않다. 한편, 0.35 를 넘는 경우에는 내산성이 악화되기 쉬워지므로, 에칭시에 「스며듦」 이 일어나기 쉬워져, 바람직하지 않다.
또한, 상기 전체 Zn 량의 정의로는, 「동박 상의 조화 처리층, 내열층, 내후층, 방청층 중에 함유되는 Zn 의 총량」 이다. 조화 처리층, 내열층에 Zn 이 함유되어 있지 않은 경우에는, 전체 Zn 량은 내후층, 방청층의 2 층에 함유되는 Zn 량의 합계가 된다. 또한, 중간층에 Zn 이 함유되는 경우에는, 캐리어로부터 극박 구리층을 박리한다. 그 후에, 수지 등으로 조화 처리층측의 극박 구리층의 표면을 마스킹한 후, 극박 구리층의 중간층측의 표면을 산세하고, 극박 구리층의 중간층측의 표면에 함유되는 Zn 을 제거한다. 그 후에, 상기 극박 구리층에 대해 Zn 량을 측정하면 된다. 또한, 극박 구리층의 중간층측의 표면의 산세는, 질산:물 = 1:2 (체적) 의 비율로 혼합한 질산 수용액으로 실시하면 된다.
동일하게, 전체 Ni 량의 정의로는, 「동박 (캐리어 부착 동박의 극박 구리층) 상의 조화 처리층, 내열층, 내후층, 방청층 중에 함유되는 Ni 량」 이다. 방청층에 Ni 가 함유되어 있지 않은 경우에는, 전체 Ni 량은 조화 처리층, 내열층, 내후층의 Ni 량의 합계가 된다. 또한, 중간층에 Ni 가 함유되는 경우에는, 캐리어로부터 극박 구리층을 박리한다. 그 후에, 수지 등으로 조화 처리층측의 극박 구리층의 표면을 마스킹한 후, 극박 구리층의 중간층측의 표면을 산세하고, 극박 구리층의 중간층측의 표면에 함유되는 Ni 를 제거한다. 그 후에, 상기 극박 구리층에 대해 Ni 량을 측정하면 된다. 또한, 극박 구리층의 중간층측의 표면의 산세는, 질산:물 = 1:2 (체적) 의 비율로 혼합한 질산 수용액으로 실시하면 된다.
또한, 조화 처리 단계의 Ni 부착량의 정의는, 「동박 (캐리어 부착 동박의 극박 구리층) 상의 조화 처리층 중에 함유되는 Ni 량」 이다. 조화 처리 단계의 Ni 부착량은 각 실시예, 각 비교예와 동일한 조건으로 캐리어 부착 동박을 제조한 후, 각 실시예, 각 비교예와 동일한 조건으로 조화 처리층만을 형성한 후, 샘플을 채취하고, 전체 Ni 량과 마찬가지로 Ni 부착량의 측정을 실시함으로써 측정하였다.
동일하게, 전체 Co 량의 정의로는, 「동박 (캐리어 부착 동박의 극박 구리층) 상의 조화 처리층, 내열층, 내후층, 방청층 중에 함유되는 Co 량」 이다. 방청층에 Co 가 함유되어 있지 않은 경우에는, 전체 Co 량은 조화 처리층, 내열층, 내후층의 Co 량의 합계가 된다. 또한, 중간층에 Co 가 함유되는 경우에는, 캐리어로부터 극박 구리층을 박리한다. 그 후에, 수지 등으로 조화 처리층측의 극박 구리층의 표면을 마스킹한 후, 극박 구리층의 중간층측의 표면을 산세하고, 극박 구리층의 중간층측의 표면에 함유되는 Co 를 제거한다. 그 후에, 상기 극박 구리층에 대해 Co 량을 측정하면 된다. 또한, 극박 구리층의 중간층측의 표면의 산세는, 질산:물 = 1:2 (체적) 의 비율로 혼합한 질산 수용액으로 실시하면 된다.
동일하게, 전체 Cr 량의 정의로는, 「동박 (캐리어 부착 동박의 극박 구리층) 상의 조화 처리층, 내열층, 내후층, 방청층 중에 함유되는 Cr 량」 이다. 통상적으로 내열층, 내후층에 Cr 이 함유되어 있지 않은 경우에는, 전체 Cr 량은 조화 처리층, 방청층의 Cr 량의 합계가 된다. 또한, 중간층에 Cr 이 함유되는 경우에는, 캐리어로부터 극박 구리층을 박리한다. 그 후에, 수지 등으로 조화 처리층측의 극박 구리층의 표면을 마스킹한 후, 극박 구리층의 중간층측의 표면을 산세하고, 극박 구리층의 중간층측의 표면에 함유되는 Cr 을 제거한다. 그 후에, 상기 극박 구리층에 대해 Cr 량을 측정하면 된다. 또한, 극박 구리층의 중간층측의 표면의 산세는, 질산:물 = 1:2 (체적) 의 비율로 혼합한 질산 수용액으로 실시하면 된다.
본 발명에 있어서는, 전술한 전체 Ni 량, 전체 Co 량은 샘플을 질산:물 = 1:2 (체적) 의 비율로 혼합한 질산 수용액으로 용해하여 원자 흡광 분석에 의해 측정하고, 전술한 전체 Cr 량 및 전체 Zn 량은 샘플을 염산:물 = 1:4 (체적) 의 비율로 혼합한 염산 수용액으로 자비 용해하여, 원자 흡광법에 의해 정량 분석을 실시함으로써 측정한다. 또한, 조화 처리 단계의 Ni 부착량, 전체 Ni 량, 전체 Co 량, 전체 Cr 량 및 전체 Zn 량은, 각각 샘플의 단위 면적 (d㎡) 당, Ni, Co, Cr, Zn 의 부착 질량 (㎍) 으로 표시한다.
상기 「스며듦」 이란, 도 1 에 나타내지만, 과산화수소와 황산의 용액을 사용하여 표면 에칭한 경우, 혹은 염화제2구리 용액, 염화제2철 용액 등으로 이루어지는 에칭액을 사용하여 회로 형성의 에칭한 경우에, 동박과 수지의 계면에 에칭액이 스며드는 현상을 말한다.
도 1 의 좌측은, 수지층과 표면 처리층이 부착된 동박의 회로면이 밀착하고 있는 모습 (▼ 부) 을 나타내는 개념도이다. 도 1 의 우측은, 회로의 양 가장자리에 스며듦이 발생하여, 약간 밀착이 적어져 있는 모습 (▼ 부) 을 나타내는 개념도이다.
또, 도 2 에, 파인 패턴 인쇄 회로 형성 후에, 기판을 소프트 에칭 (과산화수소와 황산의 용액에 의한다) 한 경우의, 동박 회로와 기판 수지의 계면으로의 산의 「스며듦」 을 관찰한 결과를 나타내는 도면 (사진) 을 나타낸다. 위의 도면 (사진) 이, 직선상의 회로의 가장자리부에 스며듦이 없는 경우, 아래의 도면 (사진) 이, 「스며듦」 이 있는 경우이다. 직선상의 회로의 가장자리부에 흐트러짐이 발생되어 있는 것을 관찰할 수 있다.
Ni 는, 상기 서술한 바와 같이 표면 처리층의 조화 처리층, 내열층, 내후층, 방청층 중에 함유되는 성분이며, 극박 구리층의 표면 처리층에 있어서 매우 중요한 성분이다. 그리고 본 발명이 해결하고자 하는 과제인 「스며듦」 에 효과가 있는 성분이다.
따라서, 본원 발명의 캐리어 부착 동박은, 상기 표면 처리층 중의 전체 Ni 량은 1600 ㎍/d㎡ 이하이고, 바람직하게는 1150 ㎍/d㎡ 이하이다. 또, 상기 표면 처리층 중의 전체 Ni 량은 350 ∼ 1350 ㎍/d㎡ 로 하는 것이 바람직하고, 450 ∼ 1100 ㎍/d㎡ 로 하는 것이 보다 바람직하다.
또, 조화 처리층에 함유되는 Ni 는, 표면 처리한 동박의 표면이 검게 보일 필요가 있기 때문에, Ni 를 50 ㎍/d㎡ 이상 포함시킬 필요가 있는 경우가 있다.
또한 Ni 는 내열층, 내후층에도 함유되기 때문에, 전체 Ni 량으로서 350 ㎍/d㎡ 이상이 필요한 경우가 있고, 나아가서는 450 ㎍/d㎡ 이상이 필요한 경우가 있다. 단, 전체 Ni 량이 1350 ㎍/d㎡ 혹은 1100 ㎍/d㎡ 를 초과하면, 알칼리 에칭성의 저하나, 회로 에칭시에 조화 입자가 기판 수지 표면에 잔존하는 문제가 발생하는 경우가 있으므로, Ni 량은 1350 ㎍/d㎡ 이하가 바람직한 경우가 있고, 1100 ㎍/d㎡ 이하가 보다 바람직한 경우가 있다고 말할 수 있다.
또한, Co 는, 동박의 표면 처리층에 사용되는 성분으로서, 내열성에 기여하는 것으로 중요한 성분으로, 사용되는 양도 다른 성분보다 많다. 그러나, 「스며듦」 에 대해서는 바람직하지 않은 성분이다. 그래서, 본원 발명의 표면 처리층이 부착된 동박은, 상기 표면 처리층 중의 전체 Co 량을 770 ∼ 3200 ㎍/d㎡ 로 하는 것이 바람직한 경우가 있다. 적합한 실시의 양태에 있어서, 상기 표면 처리층 중의 전체 Co 량을 770 ∼ 2500 ㎍/d㎡ 로 할 수 있고, 보다 바람직하게는 940 ∼ 2500 ㎍/d㎡ 로 할 수 있다.
한편, 770 ㎍/d㎡ 미만으로는 충분한 내열성이 얻어지지 않는 경우가 있고, 3200 ㎍/d㎡ 를 초과하면 현저하게 「스며듦」 이 발생하는 경우가 있고, 2500 ㎍/d㎡ 를 초과하면 「스며듦」 이 발생하는 경우가 있으므로, 상기 수치 범위로 한다. 또, 내열성을 높이기 위해서 상기 표면 처리층 중의 전체 Co 량을 940 ㎍/d㎡ 이상으로 하는 것이 특히 바람직하다. 또, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.0 이하인 것이 바람직하다. 전체 Co 량이 상기 범위이더라도, 다른 주성분인 전체 Zn 량과 전체 Ni 량의 합계에 대해, 전체 Co 량이 많은 경우에는 「스며듦」 이 악화되는 경향이 되는 경우가 있기 때문이다.
또, 본원 발명의 표면 처리층이 부착된 동박은, 상기 표면 처리층 중의 전체 Cr 량을 50 ∼ 120 ㎍/d㎡ 로 하는 것이 바람직하다. 이 범위의 전체 Cr 량은, 마찬가지로 스며듦 양을 억제하는 효과가 있다.
또, 본원 발명의 표면 처리층이 부착된 동박의 조화 처리층의 Ni 는 50 ∼ 550 ㎍/d㎡ 가 유효하다.
또, 상기 조화 처리층에 대해서는, Co, Cu, Ni 의 원소로 이루어지는 조화 처리층이 유효하다. 상기 조화 처리층을, 평균 입자경 0.05 ∼ 0.60 ㎛ 의 미세 입자로 하는 것이 바람직하고, 평균 입자경 0.05 ∼ 0.60 ㎛ 의 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 입자의 집합체로 할 수도 있다. 상기 평균 입자경 0.05 ∼ 0.60 ㎛ 의 미세 입자는 구리를 함유하는 합금 도금의 탄 도금 (조화 도금 처리) 에 의해 형성할 수 있다.
상기 조화 처리층에 대해서는, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 2 차 입자층으로 하는 것이 바람직하다. 또, 상기 조화 처리층에 대해서는, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층으로 할 수 있다. 상기 1 차 입자층은 구리 도금이 탄 도금 (조화 도금 처리) 인 것이 바람직하다. 또, 상기 2 차 입자층은 구리를 함유하는 합금 도금의 탄 도금 (조화 도금 처리) 에 의해 형성할 수 있다.
조화 처리층, Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층을 형성하는 조건으로는, 다음의 전해 도금의 조건을 이용하여 형성할 수 있다.
(조화 처리의 조건)
평균 입자경 0.05 ∼ 0.60 ㎛ 의 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 조화 입자 집합체의 조화 처리를 실시하는 경우
액 조성: Cu 10 ∼ 20 g/리터, Co 1 ∼ 10 g/리터, Ni 1 ∼ 15 g/리터
pH:1 ∼ 4
온도:30 ∼ 50 ℃
전류 밀도 (Dk):20 ∼ 50 A/d㎡
시간:1 ∼ 5 초
평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층으로 이루어지는 조화 처리를 실시하는 경우
(A) Cu 의 1 차 입자층 형성
액 조성:Cu 10 ∼ 20 g/리터, 황산 50 ∼ 100 g/리터
pH:1 ∼ 3
온도:25 ∼ 50 ℃
전류 밀도 (Dk):1 ∼ 60 A/d㎡
시간:1 ∼ 5 초
(B) Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 형성
액 조성:Cu 10 ∼ 20 g/리터, Co 1 ∼ 15 g/리터, Ni 1 ∼ 15 g/리터
pH:1 ∼ 3
온도:30 ∼ 50 ℃
전류 밀도 (Dk):10 ∼ 50 A/d㎡
시간:1 ∼ 5 초
또, 상기 1 차 입자 형성 전에, 동박과 1 차 입자 사이에 금속층 도금을 실시해도 된다. 금속 도금층으로는 구리 도금층, 구리 합금 도금층이 대표적으로 생각된다. 구리 도금층을 실시하는 경우에는, 황산구리와 황산을 주성분으로 하는 황산구리 수용액만을 사용하는 경우나, 황산, 메르캅토기를 갖는 유기 황 화합물, 폴리에틸렌글리콜 등의 계면 활성제, 또한 염화물 이온을 조합한 황산구리 수용액을 사용하여, 전기 도금에 의해 구리 도금층을 형성하는 방법을 들 수 있다.
(내열층을 형성하는 조건)
액 조성:Co 1 ∼ 20 g/리터, Ni 1 ∼ 20 g/리터
pH:1 ∼ 4
온도:30 ∼ 60 ℃
전류 밀도 (Dk):1 ∼ 20 A/d㎡
시간:1 ∼ 5 초
(내후층 및 방청층을 형성하는 조건 1)
액 조성:Ni 1 ∼ 30 g/리터, Zn 1 ∼ 30 g/리터
pH:2 ∼ 5
온도:30 ∼ 50 ℃
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:1 ∼ 5 초
(내후층 및 방청층을 형성하는 조건 2)
액 조성:K2Cr2O7:1 ∼ 10 g/리터, Zn:0 ∼ 10 g/리터
pH:2 ∼ 5
온도:30 ∼ 50 ℃
전류 밀도 (Dk):0.01 ∼ 5 A/d㎡
시간:0.01 ∼ 5 초
도금 전류 밀도를 0 A/d㎡ 로 하여 침지 크로메이트 처리를 실시할 수 있다.
(실란 커플링 처리)
방청층 상의 적어도 조화면에 실란 커플링제를 도포하는 실란 커플링 처리가 실시된다.
이 실란 커플링제로는, 올레핀계 실란, 에폭시계 실란, 아크릴계 실란, 아미노계 실란, 메르캅토계 실란을 들 수 있지만, 이들을 적절히 선택하여 사용할 수 있다.
또, 실란 커플링 처리에 사용되는 실란 커플링제에는 공지된 실란 커플링제를 사용해도 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 사용해도 된다. 또, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.
상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한, 이와 같은 실란 커플링제는 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용하여 형성한 것인 것이 바람직하다.
여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥스옥시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.
실란 커플링 처리층은, 규소 원자 환산으로, 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위에서 형성되어 있는 것이 바람직하다. 전술한 범위의 경우, 기재 수지와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.
도포 방법은 실란 커플링제 용액의 스프레이 분사, 코터 도포, 침지, 흘려보내기 등 어느 것이어도 된다. 이들에 대해서는, 이미 공지된 기술이므로 (예를 들어, 일본 특허공보 소60-15654호 참조), 상세한 내용은 생략한다.
(캐리어)
본 발명의 캐리어 부착 동박의 캐리어에는 동박, 알루미늄박, 알루미늄 합금박 또는 철 합금, 스테인리스, 니켈, 니켈 합금 등의 박을 사용할 수 있다. 또한, 캐리어 상으로의 중간층의 적층하기 쉬움을 고려하면, 캐리어는 동박인 것이 바람직하다. 캐리어에 사용되는 동박은 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다.
일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조된다. 또, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복하여 제조된다. 동박의 재료로는 터프 피치 구리 (JIS H3100 C1100) 나 무산소 구리 (JIS H3100 C1020) 와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.
본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면, 생산 코스트가 높아지기 때문에, 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.
(중간층)
캐리어 상에는 중간층을 형성한다. 캐리어와 중간층 사이에 다른 층을 형성해도 된다. 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 또는 이들의 합금, 또는 이들의 수화물, 또는 이들의 산화물, 혹은 유기물 중 어느 1 종 이상을 포함하는 층으로 형성하는 것이 바람직하다. 중간층은 복수의 층이어도 된다.
예를 들어, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소 군에서 선택된 1 종 이상의 원소로 이루어지는 합금층, 그 다음에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 의 원소 군에서 선택된 1 종 이상의 원소의 수화물 또는 산화물로 이루어지는 층으로 구성 된다.
또, 예를 들어 중간층은 Ni 및 Cr 의 2 층으로 구성되는 것이 가능하다. Ni 층은 동박 캐리어와의 계면에, Cr 층은 극박 구리층과의 계면에 각각 접하도록 하여 적층한다. 중간층의 Cr 의 부착량을 10 ∼ 100 ㎍/d㎡, Ni 의 부착량을 1000 ∼ 40000 ㎍/d㎡ 로 설정할 수 있다. 또한, 상기 중간층은 Zn 을 포함해도 된다.
(스트라이크 도금)
중간층 상에는 극박 구리층을 형성한다. 그 전에 극박 구리층의 핀홀을 저감시키기 위해서 구리-인 합금에 의한 스트라이크 도금을 실시해도 된다. 스트라이크 도금에는 피롤린산구리 도금액 등을 들 수 있다.
(극박 구리층)
중간층 상에는 극박 구리층을 형성한다. 중간층과 극박 구리층 사이에는 다른 층을 형성해도 된다. 본 발명의 캐리어 부착 동박의 극박 구리층은, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있으며, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다.
극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇으며, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.1 ∼ 12 ㎛ 이고, 보다 전형적으로는 0.5 ∼ 12 ㎛ 이며, 더욱 전형적으로는 2 ∼ 5 ㎛ 이다.
(캐리어 부착 동박)
이와 같이 하여, 캐리어와, 캐리어 상에 중간층이 적층되고, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박이 제조된다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하고, 최종적으로 프린트 배선판을 제조할 수 있다.
본 발명에 관련된 캐리어 부착 동박의 경우, 박리 지점은 주로 캐리어와 중간층의 계면 또는 중간층과 극박 구리층의 계면이다. 또, 중간층이 복수 층으로 이루어지는 경우에는, 당해 복수 층의 계면에서 박리하는 경우가 있다.
(수지층)
또, 본 발명의 캐리어 부착 동박은, 표면 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.
또한, 상기 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층을 형성하는 순번은 서로 한정되지 않고, 극박 구리층 상, 혹은, 조화 처리층 상에, 어떤 순서로 이들 층을 형성해도 된다.
상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없고, 그 절연 수지층을 중첩하여 보관할 수 있으며, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.
또 상기 수지층은 열 경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399호, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용하여 형성해도 된다.
또, 상기 수지층은, 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르술폰 (폴리에테르설폰이라고도 한다), 폴리에테르술폰 (폴리에테르설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열 경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 카르복실산의 무수물, 다가 카르복실산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1 종 이상을 포함하는 수지를 바람직한 것으로서 들 수 있다.
또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 사용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화 (취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 취소화 비스페놀 A 형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A 형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.
상기 인 함유 에폭시 수지로서, 공지된 인을 함유하는 에폭시 수지를 사용할 수 있다. 또, 상기 인 함유 에폭시 수지는 예를 들어, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.
이 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지는, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드에 나프토퀴논이나 하이드로퀴논을 반응시켜, 이하의 화학식 1 (HCA-NQ) 또는 화학식 2 (HCA-HQ) 에 나타내는 화합물로 한 후에, 그 OH 기의 부분에 에폭시 수지를 반응시켜 인 함유 에폭시 수지로 한 것이다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
상기 서술한 화합물을 원료로 하여 얻어진 인 함유 에폭시 수지는, 이하에 나타내는 화학식 3 ∼ 화학식 5 중 어느 것에 나타내는 구조식을 구비하는 화합물의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다. 반경화 상태에서의 수지 품질의 안정성이 우수하고, 동시에 난연성 효과가 높기 때문이다.
[화학식 3]
Figure pat00003
[화학식 4]
Figure pat00004
[화학식 5]
Figure pat00005
또, 상기 브롬화 (취소화) 에폭시 수지로서, 공지된 브롬화 (취소화) 되어 있는 에폭시 수지를 사용할 수 있다. 예를 들어, 상기 브롬화 (취소화) 에폭시 수지는 분자 내에 2 이상의 에폭시기를 구비하는 테트라브로모비스페놀 A 로부터의 유도체로서 얻어지는 화학식 6 에 나타내는 구조식을 구비하는 취소화 에폭시 수지, 이하에 나타내는 화학식 7 에 나타내는 구조식을 구비하는 취소화 에폭시 수지의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다.
[화학식 6]
Figure pat00006
[화학식 7]
Figure pat00007
상기 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는, 공지된 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물을 사용할 수 있다. 예를 들어 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는, 4,4'-디페닐메탄비스말레이미드, 폴리페닐메탄말레이미드, m-페닐렌비스말레이미드, 비스페놀 A 디페닐에테르비스말레이미드, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드, 4-메틸-1,3-페닐렌비스말레이미드, 4,4'-디페닐에테르비스말레이미드, 4,4'-디페닐술폰비스말레이미드, 1,3-비스(3-말레이미드페녹시)벤젠, 1,3-비스(4-말레이미드페녹시)벤젠 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등의 사용이 가능하다. 또, 상기 말레이미드계 수지는, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지여도 되고, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지와 폴리아민 또는 방향족 폴리아민을 중합시킨 중합 부가물이어도 된다.
상기 폴리아민 또는 방향족 폴리아민으로는, 공지된 폴리아민 또는 방향족 폴리아민을 사용할 수 있다. 예를 들어, 폴리아민 또는 방향족 폴리아민으로서, m-페닐렌디아민, p-페닐렌디아민, 4,4'-디아미노디시클로헥실메탄, 1,4-디아미노시클로헥산, 2,6-디아미노피리딘, 4,4'-디아미노디페닐메탄, 2,2-비스(4-아미노페닐)프로판, 4,4'-디아미노디페닐에테르, 4,4'-디아미노-3-메틸디페닐에테르, 4,4'-디아미노디페닐술파이드, 4,4'-디아미노벤조페논, 4,4'-디아미노디페닐술폰, 비스(4-아미노페닐)페닐아민, m-자일렌디아민, p-자일렌디아민, 1,3-비스[4-아미노페녹시]벤젠, 3-메틸-4,4'-디아미노디페닐메탄, 3,3'-디에틸-4,4'-디아미노디페닐메탄, 3,3'-디클로로-4,4'-디아미노디페닐메탄, 2,2',5,5'-테트라클로로-4,4'-디아미노디페닐메탄, 2,2-비스(3-메틸-4-아미노페닐)프로판, 2,2-비스(3-에틸-4-아미노페닐)프로판, 2,2-비스(2,3-디클로로-4-아미노페닐)프로판, 비스(2,3-디메틸-4-아미노페닐)페닐에탄, 에틸렌디아민 및 헥사메틸렌디아민, 2,2-비스(4-(4-아미노페녹시)페닐)프로판 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등을 사용할 수 있다. 또, 공지된 폴리아민 및/또는 방향족 폴리아민 또는 전술한 폴리아민 또는 방향족 폴리아민을 1 종 또는 2 종 이상 사용할 수 있다.
상기 페녹시 수지로는 공지된 페녹시 수지를 사용할 수 있다. 또, 상기 페녹시 수지로서, 비스페놀과 2 가의 에폭시 수지의 반응에 의해 합성되는 것을 사용할 수 있다. 에폭시 수지로는, 공지된 에폭시 수지 및/또는 전술한 에폭시 수지를 사용할 수 있다.
상기 비스페놀로는, 공지된 비스페놀을 사용할 수 있고, 또 비스페놀 A, 비스페놀 F, 비스페놀 S, 테트라브로모비스페놀 A, 4,4'-디하이드록시비페닐, HCA (9,10-Dihydro-9-Oxa-10-Phosphaphenanthrene-10-Oxide) 와 하이드로퀴논, 나프토퀴논 등의 퀴논류의 부가물로서 얻어지는 비스페놀 등을 사용할 수 있다.
상기 가교 가능한 관능기를 갖는 선상 폴리머로는, 공지된 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다. 예를 들어, 상기 가교 가능한 관능기를 갖는 선상 폴리머는 수산기, 카르복실기 등의 에폭시 수지의 경화 반응에 기여하는 관능기를 구비하는 것이 바람직하다. 그리고, 이 가교 가능한 관능기를 갖는 선상 폴리머는, 비점이 50 ℃ ∼ 200 ℃ 온도인 유기 용제에 가용인 것이 바람직하다. 여기서 말하는 관능기를 갖는 선상 폴리머를 구체적으로 예시하면, 폴리비닐아세탈 수지, 페녹시 수지, 폴리에테르술폰 수지, 폴리아미드이미드 수지 등이다.
상기 수지층은 가교제를 포함해도 된다. 가교제로는, 공지된 가교제를 사용할 수 있다. 가교제로서, 예를 들어 우레탄계 수지를 사용할 수 있다.
상기 고무성 수지는 공지된 고무성 수지를 사용할 수 있다. 예를 들어 상기 고무성 수지란, 천연 고무 및 합성 고무를 포함하는 개념으로서 기재하고 있으며, 후자의 합성 고무에는, 스티렌-부타디엔 고무, 부타디엔 고무, 부틸 고무, 에틸렌-프로필렌 고무, 아크릴로니트릴부타디엔 고무, 아크릴 고무 (아크릴산에스테르 공중합체), 폴리부타디엔 고무, 이소프렌 고무 등이 있다. 또한, 형성하는 수지층의 내열성을 확보할 때에는, 니트릴 고무, 클로로프렌 고무, 실리콘 고무, 우레탄 고무 등의 내열성을 구비한 합성 고무를 선택 사용하는 것도 유용하다. 이들 고무성 수지에 관해서는, 방향족 폴리아미드 수지 또는 폴리아미드이미드 수지와 반응하여 공중합체를 제조하도록 하기 위해서, 양 말단에 각종 관능기를 구비하는 것인 것이 바람직하다. 특히, CTBN (카르복실기 말단 부타디엔니트릴) 을 사용하는 것이 유용하다. 또, 아크릴로니트릴부타디엔 고무 중에서도, 카르복실 변성체이면, 에폭시 수지와 가교 구조를 취하여, 경화 후의 수지층의 플렉시빌리티를 향상시킬 수 있다. 카르복실 변성체로는, 카르복실기 말단 니트릴부타디엔 고무 (CTBN), 카르복실기 말단 부타디엔 고무 (CTB), 카르복시 변성 니트릴부타디엔 고무 (C-NBR) 를 사용할 수 있다.
상기 폴리아미드이미드 수지로는 공지된 폴리이미드아미드 수지를 사용할 수 있다. 또, 상기 폴리이미드아미드 수지로는, 예를 들어, 트리멜리트산 무수물, 벤조페논테트라카르복실산 무수물 및 비톨릴렌디이소시아네이트를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 수지나, 트리멜리트산 무수물, 디페닐메탄디이소시아네이트 및 카르복실기 말단 아크릴로니트릴-부타디엔 고무를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 것을 사용할 수 있다.
상기 고무 변성 폴리아미드이미드 수지로서, 공지된 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지는, 폴리아미드이미드 수지와 고무성 수지를 반응시켜 얻어지는 것이다. 폴리아미드이미드 수지와 고무성 수지를 반응시켜 사용하는 것은, 폴리아미드이미드 수지 그 자체의 유연성을 향상시킬 목적으로 실시한다. 즉, 폴리아미드이미드 수지와 고무성 수지를 반응시켜, 폴리아미드이미드 수지의 산 성분 (시클로헥산디카르복실산 등) 의 일부를 고무 성분으로 치환하는 것이다. 폴리아미드이미드 수지에는 공지된 폴리아미드이미드 수지를 사용할 수 있다. 또, 고무성 수지에는 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지를 중합시킬 때에, 폴리아미드이미드 수지와 고무성 수지의 용해에 사용하는 용제에는, 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 니트로메탄, 니트로에탄, 테트라하이드로푸란, 시클로헥사논, 메틸에틸케톤, 아세토니트릴, γ-부티로락톤 등을, 1 종 또는 2 종 이상을 혼합하여 사용하는 것이 바람직하다.
상기 포스파젠계 수지로서, 공지된 포스파젠계 수지를 사용할 수 있다. 포스파젠계 수지는, 인 및 질소를 구성 원소로 하는 이중 결합을 갖는 포스파젠을 포함하는 수지이다. 포스파젠계 수지는, 분자 중의 질소와 인의 상승 효과에 의해 난연 성능을 비약적으로 향상시킬 수 있다. 또, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드 유도체와 달리, 수지 중에서 안정적으로 존재하여, 마이그레이션의 발생을 방지하는 효과가 얻어진다.
상기 불소 수지로서, 공지된 불소 수지를 사용할 수 있다. 또, 불소 수지로서, 예를 들어 PTFE (폴리테트라플루오로에틸렌 (4불화)), PFA (테트라플루오로에틸렌·퍼플루오로알킬비닐에테르 공중합체), FEP (테트라플루오로에틸렌·헥사 플루오로프로필렌 공중합체 (4.6불화)), ETFE (테트라플루오로에틸렌·에틸렌 공중합체), PVDF (폴리비닐리덴플루오라이드 (2불화)), PCTFE (폴리클로로트리플루오로에틸렌 (3불화)), 폴리알릴술폰, 방향족 폴리술파이드 및 방향족 폴리에테르 중에서 선택되는 어느 적어도 1 종의 열가소성 수지와 불소 수지로 이루어지는 불소 수지 등을 사용해도 된다.
또, 상기 수지층은 수지 경화제를 포함해도 된다. 수지 경화제로는 공지된 수지 경화제를 사용할 수 있다. 예를 들어 수지 경화제로는, 디시안디아미드, 이미다졸류, 방향족 아민 등의 아민류, 비스페놀 A, 브롬화 비스페놀 A 등의 페놀류, 페놀 노볼락 수지 및 크레졸 노볼락 수지 등의 노볼락류, 무수 프탈산 등의 산 무수물, 비페닐형 페놀 수지, 페놀아르알킬형 페놀 수지 등을 사용할 수 있다. 또, 상기 수지층은 전술한 수지 경화제의 1 종 또는 2 종 이상을 포함해도 된다. 이들 경화제는 에폭시 수지에 특히 유효하다.
상기 비페닐형 페놀 수지의 구체예를 화학식 8 에 나타낸다.
[화학식 8]
Figure pat00008
또, 상기 페놀 아르알킬형 페놀 수지의 구체예를 화학식 9 에 나타낸다.
[화학식 9]
Figure pat00009
이미다졸류로는, 공지된 것을 사용할 수 있으며, 예를 들어, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등을 들 수 있고, 이들을 단독 혹은 혼합하여 사용할 수 있다.
또, 그 중에서도, 이하의 화학식 10 에 나타내는 구조식을 구비하는 이미다졸류를 사용하는 것이 바람직하다. 이 화학식 10 에 나타내는 구조식의 이미다졸류를 사용함으로써, 반경화 상태의 수지층의 내흡습성을 현저하게 향상시킬 수 있어, 장기 보존 안정성이 우수하다. 이미다졸류는, 에폭시 수지의 경화시에 촉매적인 작용을 실시하는 것이며, 경화 반응의 초기 단계에 있어서, 에폭시 수지의 자기 중합 반응을 일으키는 반응 개시제로서 기여하기 때문이다.
[화학식 10]
Figure pat00010
상기 아민류의 수지 경화제로는, 공지된 아민류를 사용할 수 있다. 또, 상기 아민류의 수지 경화제로는 예를 들어 전술한 폴리아민이나 방향족 폴리아민을 사용할 수 있으며, 또, 방향족 폴리아민, 폴리아미드류 및 이들을 에폭시 수지나 다가 카르복실산과 중합 혹은 축합시켜 얻어지는 아민 어덕트체의 군에서 선택된 1 종 또는 2 종 이상을 사용해도 된다. 또, 상기 아민류의 수지 경화제로는, 4,4'-디아미노디페닐렌술폰, 3,3'-디아미노디페닐렌술폰, 4,4-디아미노디페닐, 2,2-비스[4-(4-아미노페녹시)페닐]프로판 또는 비스[4-(4-아미노페녹시)페닐]술폰 중 어느 1 종 이상을 사용하는 것이 바람직하다.
상기 수지층은 경화 촉진제를 포함해도 된다. 경화 촉진제로는 공지된 경화 촉진제를 사용할 수 있다. 예를 들어, 경화 촉진제로는, 3 급 아민, 이미다졸, 우레아계 경화 촉진제 등을 사용할 수 있다.
상기 수지층은 반응 촉매를 포함해도 된다. 반응 촉매로는 공지된 반응 촉매를 사용할 수 있다. 예를 들어 반응 촉매로서 미분쇄 실리카, 3산화안티몬 등을 사용할 수 있다.
상기 다가 카르복실산의 무수물은 에폭시 수지의 경화제로서 기여하는 성분인 것이 바람직하다. 또, 상기 다가 카르복실산의 무수물은, 무수 프탈산, 무수 말레산, 무수 트리멜리트산, 무수 피로멜리트산, 테트라하이드록시 무수 프탈산, 헥사하이드록시 무수 프탈산, 메틸헥사하이드록시 무수 프탈산, 나딘산, 메틸나딘산인 것이 바람직하다.
상기 열가소성 수지는 에폭시 수지와 중합 가능한 알코올성 수산기 이외의 관능기를 갖는 열가소성 수지여도 된다.
상기 폴리비닐아세탈 수지는 산기 및 수산기 이외의 에폭시 수지 또는 말레이미드 화합물과 중합 가능한 관능기를 가져도 된다. 또, 상기 폴리비닐아세탈 수지는 그 분자 내에 카르복실기, 아미노기 또는 불포화 이중 결합을 도입한 것이어도 된다.
상기 방향족 폴리아미드 수지 폴리머로는, 방향족 폴리아미드 수지와 고무성 수지를 반응시켜 얻어지는 것을 들 수 있다. 여기서, 방향족 폴리아미드 수지란, 방향족 디아민과 디카르복실산의 축중합에 의해 합성되는 것이다. 이 때의 방향족 디아민에는, 4,4'-디아미노디페닐메탄, 3,3'-디아미노디페닐술폰, m-자일렌디아민, 3,3'-옥시디아닐린 등을 사용한다. 그리고, 디카르복실산에는, 프탈산, 이소프탈산, 테레프탈산, 푸마르산 등을 사용한다.
상기 방향족 폴리아미드 수지와 반응시키는 상기 고무성 수지란, 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다.
이 방향족 폴리아미드 수지 폴리머는, 구리 피복 적층판에 가공한 후의 동박을 에칭 가공할 때에, 에칭액에 의해 언더 에칭에 의한 손상을 받지 않는 것을 목적으로 사용한 것이다.
또, 상기 수지층은 동박측 (즉 캐리어 부착 동박의 극박 구리층측) 으로부터 순서로 경화 수지층 (「경화 수지층」 이란, 경화가 끝난 수지층을 의미하는 것으로 한다) 과 반경화 수지층을 순차 형성한 수지층이어도 된다. 상기 경화 수지층은, 열팽창 계수가 0 ppm/℃ ∼ 25 ppm/℃ 인 폴리이미드 수지, 폴리아미드이미드 수지, 이들의 복합 수지 중 어느 것의 수지 성분으로 구성되어도 된다.
또, 상기 경화 수지층 상에, 경화한 후의 열팽창 계수가 0 ppm/℃ ∼ 50 ppm/℃ 인 반경화 수지층을 형성해도 된다. 또, 상기 경화 수지층과 상기 반경화 수지층이 경화한 후의 수지층 전체의 열팽창 계수가 40 ppm/℃ 이하여도 된다. 상기 경화 수지층은, 유리 전이 온도가 300 ℃ 이상이어도 된다. 또, 상기 반경화 수지층은, 말레이미드계 수지 또는 방향족 말레이미드 수지를 사용하여 형성한 것이어도 된다. 상기 반경화 수지층을 형성하기 위한 수지 조성물은, 말레이미드계 수지, 에폭시 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 포함하는 것이 바람직하다. 에폭시 수지는 공지된 에폭시 수지 또는 본 명세서에 기재된 에폭시 수지를 사용할 수 있다. 또, 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머로는, 공지된 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머 또는 전술한 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다.
또, 입체 성형 프린트 배선판 제조 용도에 적합한, 수지층을 갖는 캐리어 부착 동박을 제공하는 경우, 상기 경화 수지층은 경화한 가요성을 갖는 고분자 폴리머층인 것이 바람직하다. 상기 고분자 폴리머층은, 땜납 실장 공정에 견딜 수 있도록 150 ℃ 이상의 유리 전이 온도를 갖는 수지로 이루어지는 것이 적합하다. 상기 고분자 폴리머층은, 폴리아미드 수지, 폴리에테르술폰 수지, 아라미드 수지, 페녹시 수지, 폴리이미드 수지, 폴리비닐아세탈 수지, 폴리아미드이미드 수지 중 어느 1 종 또는 2 종 이상의 혼합 수지로 이루어지는 것이 바람직하다. 또, 상기 고분자 폴리머층의 두께는 3 ㎛ ∼ 10 ㎛ 인 것이 바람직하다.
또, 상기 고분자 폴리머층은, 에폭시 수지, 말레이미드계 수지, 페놀 수지, 우레탄 수지 중 어느 1 종 또는 2 종 이상을 포함하는 것이 바람직하다. 또, 상기 반경화 수지층은 두께가 10 ㎛ ∼ 50 ㎛ 인 에폭시 수지 조성물로 구성되어 있는 것이 바람직하다.
또, 상기 에폭시 수지 조성물은 이하의 A 성분 ∼ E 성분의 각 성분을 포함하는 것인 것이 바람직하다.
A 성분:에폭시 당량이 200 이하이고, 실온에서 액상의 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상으로 이루어지는 에폭시 수지.
B 성분:고내열성 에폭시 수지.
C 성분:인 함유 에폭시계 수지, 포스파젠계 수지 중 어느 1 종 또는 이들을 혼합한 수지인 인 함유 난연성 수지.
D 성분:비점이 50 ℃ ∼ 200 ℃ 의 범위에 있는 용제에 가용인 성질을 구비하는 액상 고무 성분으로 변성한 고무 변성 폴리아미드이미드 수지.
E 성분:수지 경화제.
B 성분은, 소위 유리 전이점 Tg 가 높은 「고내열성 에폭시 수지」 이다. 여기서 말하는 「고내열성 에폭시 수지」 는, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지 등의 다관능 에폭시 수지인 것이 바람직하다.
C 성분의 인 함유 에폭시 수지로서, 전술한 인 함유 에폭시 수지를 사용할 수 있다. 또, C 성분의 포스파젠계 수지로서, 전술한 포스파젠계 수지를 사용할 수 있다.
D 성분의 고무 변성 폴리아미드이미드 수지로서, 전술한 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. E 성분의 수지 경화제로서, 전술한 수지 경화제를 사용할 수 있다.
이상에 나타낸 수지 조성물에 용제를 첨가하여 수지 바니시로서 사용하고, 프린트 배선판의 접착층으로서 열 경화성 수지층을 형성한다. 당해 수지 바니시는, 상기 서술한 수지 조성물에 용제를 첨가하여, 수지 고형분량이 30 wt% ∼ 70 wt% 인 범위로 조제하고, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 의 범위에 있는 반경화 수지막의 형성이 가능하다. 용제에는, 공지된 용제 또는 전술한 용제를 사용할 수 있다.
상기 수지층은 동박측으로부터 순서로 제 1 열 경화성 수지층과, 당해 제 1 열 경화성 수지층의 표면에 위치하는 제 2 열 경화성 수지층을 갖는 수지층으로서, 제 1 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하지 않는 수지 성분으로 형성된 것이며, 제 2 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하고 세정 제거 가능한 수지를 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층은, 폴리이미드 수지, 폴리에테르술폰, 폴리페닐렌옥사이드 중 어느 1 종 또는 2 종 이상을 혼합한 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 2 열 경화성 수지층은, 에폭시 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층의 두께 t1 (㎛) 는, 캐리어 부착 동박의 조화면 조도를 Rz (㎛) 로 하고, 제 2 열 경화성 수지층의 두께를 t2 (㎛) 로 했을 때, t1 은 Rz < t1 < t2 의 조건을 만족하는 두께인 것이 바람직하다.
상기 수지층은 골격재에 수지를 함침시킨 프리프레그여도 된다. 상기 골격재에 함침시킨 수지는 열 경화성 수지인 것이 바람직하다. 상기 프리프레그는 공지된 프리프레그 또는 프린트 배선판 제조에 사용하는 프리프레그여도 된다.
상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유를 포함해도 된다. 상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유의 부직포 혹은 직포인 것이 바람직하다. 또, 상기 전체 방향족 폴리에스테르 섬유는 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유인 것이 바람직하다. 상기 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유란, 소위 액정 폴리머라고 칭해지는 수지를 사용하여 제조되는 섬유이며, 당해 액정 폴리머는 2-하이드록실-6-나프토산 및 p-하이드록시벤조산의 중합체를 주성분으로 하는 것이다. 이 전체 방향족 폴리에스테르 섬유는, 저유전율, 낮은 유전 정접을 갖기 때문에, 전기적 절연층의 구성재로서 우수한 성능을 가지며, 유리 섬유 및 아라미드 섬유와 마찬가지로 사용하는 것이 가능한 것이다.
또한, 상기 부직포 및 직포를 구성하는 섬유는, 그 표면의 수지와의 젖음성을 향상시키기 위해서, 실란 커플링제 처리를 실시하는 것이 바람직하다. 이 때의 실란 커플링제는, 사용 목적에 따라 공지된 아미노계, 에폭시계 등의 실란 커플링제 또는 전술한 실란 커플링제를 사용할 수 있다.
또, 상기 프리프레그는 공칭 두께가 70 ㎛ 이하인 아라미드 섬유 또는 유리 섬유를 사용한 부직포, 혹은, 공칭 두께가 30 ㎛ 이하인 유리 크로스로 이루어지는 골격재에 열 경화성 수지를 함침시킨 프리프레그여도 된다.
(수지층이 유전체 (유전체 필러) 를 포함하는 경우)
상기 수지층은 유전체 (유전체 필러) 를 포함해도 된다.
상기 어느 것의 수지층 또는 수지 조성물에 유전체 (유전체 필러) 를 포함시키는 경우에는, 캐패시터층을 형성하는 용도에 사용하여, 캐패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체 (유전체 필러) 에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3 (통칭 PZT), PbLaTiO3·PbLaZrO (통칭 PLZT), SrBi2Ta2O9 (통칭 SBT) 등의 페브로스카이트 구조를 갖는 복합 산화물의 유전체 분말을 사용한다.
유전체 (유전체 필러) 는 분상 (粉狀) 이어도 된다. 유전체 (유전체 필러) 가 분상인 경우, 이 유전체 (유전체 필러) 의 분체 특성은, 먼저 입경이 0.01 ㎛ ∼ 3.0 ㎛, 바람직하게는 0.02 ㎛ ∼ 2.0 ㎛ 의 범위인 것일 필요가 있다. 여기서 말하는 입경은, 분립끼리가 어느 일정한 2 차 응집 상태를 형성하고 있기 때문에, 레이저 회절 산란식 입도 분포 측정법이나 BET 법 등의 측정값으로부터 평균 입경을 추측하는 간접 측정에서는 정밀도가 떨어지는 것이 되기 때문에 사용할 수 없고, 유전체 (유전체 필러) 를 주사형 전자 현미경 (SEM) 으로 직접 관찰하여, 그 SEM 이미지를 화상 해석하여 얻어지는 평균 입경을 말하는 것이다. 본건 명세서에서는 이 때의 입경을 DIA 라고 표시하고 있다. 또한, 본건 명세서에 있어서의 주사형 전자 현미경 (SEM) 을 사용하여 관찰되는 유전체 (유전체 필러) 의 분체의 화상 해석은, 아사히 엔지니어링 주식회사 제조의 IP-1000PC 를 사용하여, 원도 (圓度) 임계값 10, 겹침도 20 으로 하여 원형 입자 해석을 실시하고, 평균 입경 DIA 를 구한 것이다.
상기 서술한 실시형태에 의해, 당해 내층 코어재의 내층 회로 표면과 유전체를 포함하는 수지층의 밀착성을 향상시키고, 낮은 유전 정접을 구비하는 캐패시터 회로층을 형성하기 위한 유전체를 포함하는 수지층을 갖는 캐리어 부착 동박을 제공할 수 있다.
전술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해하여 수지액 (수지 바니시) 으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을 용제를 사용하여 용해하고, 수지 고형분 3 wt% ∼ 70 wt%, 바람직하게는, 3 wt% ∼ 60 wt%, 바람직하게는 10 wt% ∼ 40 wt%, 보다 바람직하게는 25 wt% ∼ 40 wt% 의 수지액으로 해도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 사용하여 용해하는 것이, 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 비점이 50 ℃ ∼ 200 ℃ 의 범위인 용제를 사용하는 것이 바람직하다.
또, 상기 수지층은 MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 의 범위에 있는 반경화 수지막인 것이 바람직하다.
본건 명세서에 있어서, 레진 플로우란, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여, 수지 두께를 55 ㎛ 로 한 수지 부착 동박으로부터 가로세로 10 ㎝ 시료를 4 매 샘플링하고, 이 4 매의 시료를 겹친 상태 (적층체) 로 프레스 온도 171 ℃, 프레스압 14 kgf/㎠, 프레스 시간 10 분의 조건으로 접합하고, 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1 에 기초하여 산출한 값이다.
Figure pat00011
상기 수지층을 구비한 캐리어 부착 동박 (수지가 부착된 캐리어 부착 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출하는 것은 그 극박 구리층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.
이 수지가 부착된 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.
또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 코스트가 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.
수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키는 일 없이 이 수지가 부착된 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해지는 경우가 있다.
또한, 수지층을 갖는 캐리어 부착 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 위해서 바람직하다.
또, 수지층이 유전체를 포함하는 경우에는, 수지층의 두께는 0.1 ∼ 50 ㎛ 인 것이 바람직하고, 0.5 ㎛ ∼ 25 ㎛ 인 것이 바람직하며, 1.0 ㎛ ∼ 15 ㎛ 인 것이 보다 바람직하다.
또, 상기 경화 수지층, 반경화 수지층과의 총 수지 층두께는 0.1 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 5 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 10 ㎛ ∼ 120 ㎛ 인 것이 바람직하며, 10 ㎛ ∼ 60 ㎛ 의 것이 보다 바람직하다. 그리고, 경화 수지층의 두께는 2 ㎛ ∼ 30 ㎛ 인 것이 바람직하고, 3 ㎛ ∼ 30 ㎛ 인 것이 바람직하며, 5 ∼ 20 ㎛ 인 것이 보다 바람직하다. 또, 반경화 수지층의 두께는 3 ㎛ ∼ 55 ㎛ 인 것이 바람직하고, 7 ㎛ ∼ 55 ㎛ 인 것이 바람직하며, 15 ∼ 115 ㎛ 인 것이 보다 바람직하다. 총 수지층 두께가 120 ㎛ 를 초과하면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 5 ㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지기는 하지만, 내층의 회로간에 있어서의 절연층인 수지층이 지나치게 얇아져, 내층의 회로간의 절연성을 불안정하게 하는 경향이 발생하는 경우가 있기 때문이다. 또, 경화 수지층 두께가 2 ㎛ 미만이면, 동박 조화면의 표면 조도를 고려할 필요가 발생하는 경우가 있다. 반대로 경화 수지층 두께가 20 ㎛ 를 초과하면, 경화가 끝난 수지층에 의한 효과는 특별히 향상되는 일이 없어지는 경우가 있어, 총 절연층 두께는 두꺼워진다.
또한, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛ 로 하는 경우에는, 수지층과 캐리어 부착 동박의 밀착성을 향상시키기 위해서, 극박 구리층 상에 내열층 및/또는 방청층 및/또는 크로메이트 처리층 및/또는 실란 커플링 처리층을 형성한 후에, 당해 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층 상에 수지층을 형성하는 것이 바람직하다.
또한, 전술한 수지층의 두께는, 임의의 10 점에 있어서 단면 관찰에 의해 측정한 두께의 평균값을 말한다.
또한, 이 수지가 부착된 캐리어 부착 동박의 또 하나의 제품 형태로는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는, 수지 부착 동박의 형태로 제조하는 것도 가능하다.
이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미 애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 하는 것도 가능하다.
본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 표면에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정,
을 포함한다.
모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,
을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비어홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매 핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비어홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매 핵을 부여하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출한 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정,
을 포함한다.
본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는,
본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
스루홀 또는/및 블라인드 비아를 형성하는 공정 및 그 후의 디스미어 공정은 실시하지 않아도 된다.
여기서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 이용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 실시할 수 있다.
먼저, 도 3-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (1 층째) 을 준비한다.
다음으로, 도 3-B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭한다.
다음으로, 도 3-C 에 나타내는 바와 같이, 회로용 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.
다음으로, 도 4-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.
다음으로, 도 4-E 에 나타내는 바와 같이, 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 4-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.
다음으로, 도 5-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하고 비아 필을 형성한다.
다음으로, 도 5-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 3-B 및 도 3-C 와 같이 하여 회로 도금을 형성한다.
다음으로, 도 5-I 에 나타내는 바와 같이, 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 6-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하고, 수지층 내의 회로 도금의 표면을 노출시킨다.
다음으로, 도 6-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 땜납 등에 의해 범프를 형성하고, 당해 범프 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조한다.
상기 다른 캐리어 부착 동박 (2 층째) 은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 5-H 에 나타내는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.
또, 상기 1 층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 캐리어측 표면에 기판을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 동박은 지지되고, 주름이 들어가기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판에는, 상기 1 층째에 사용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판을 사용할 수 있다. 예를 들어 상기 기판으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.
캐리어측 표면에 기판을 형성하는 타이밍에 대해서는 특별히 제한은 없지만, 캐리어를 박리하기 전에 형성하는 것이 필요하다. 특히, 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정 전에 형성하는 것이 바람직하고, 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정 전에 형성하는 것이 보다 바람직하다.
본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다. 본 발명에 있어서 「극박 구리층 표면의 색차」 란, 극박 구리층의 표면의 색차, 또는, 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링층의 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다.
(1) 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 가 45 이상이다.
여기서, 색차 ΔL, Δa, Δb 는, 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하여, JIS Z8730 에 기초하는 L*a*b 표색계를 이용하여 나타내는 종합 지표이며, ΔL:흑백, Δa:적록, Δb:황청으로서 나타낸다. 또, ΔE*ab 는 이들 색차를 이용하여 하기 수학식 2 로 나타낸다.
Figure pat00012
상기 서술한 색차는, 극박 구리층 형성시의 전류 밀도를 높게 하고, 도금액 중의 구리 농도를 낮게 하고, 도금액의 선 유속을 높게 함으로써 조정할 수 있다.
또 상기 서술한 색차는, 극박 구리층의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 포함하는 전계액을 사용하여, 종래보다 전류 밀도를 높게 (예를 들어 40 ∼ 60 A/d㎡) 하고, 처리 시간을 짧게 (예를 들어 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 구리층의 표면에 조화 처리층을 형성하지 않는 경우에는, Ni 의 농도를 기타 원소의 2 배 이상으로 한 도금욕을 사용하여, 극박 구리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 (예를 들어 Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/d㎡) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.
극박 구리층 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 가 45 이상이면, 예를 들어, 캐리어 부착 동박의 극박 구리층 표면에 회로를 형성할 때에, 극박 구리층과 회로의 콘트라스트가 선명해지고, 그 결과, 시인성이 양호해져 회로의 위치 맞춤을 양호한 정밀도로 실시할 수 있다. 극박 구리층 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 는, 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 더욱 보다 바람직하게는 60 이상이다.
극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 층의 표면의 색차가 상기와 같이 제어되어 있는 경우에는, 회로 도금과의 콘트라스트가 선명해져, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 예를 들어 도 3-C 에 나타내는 바와 같은 제조 공정에 있어서, 회로 도금을 양호한 정밀도로 소정의 위치에 형성하는 것이 가능해진다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 6-J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 따라 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 6-J 및 도 6-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.
또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.
실시예
다음으로, 실시예 (및 비교예) 에 대하여 설명한다. 또한, 이 실시예에 대해서는, 본원 발명의 이해를 용이하게 하기 위해서 작성하는 것이고, 본원 발명은, 이하의 실시예에 제한되는 것은 아니고, 본원 명세서에 기재되는 전체로부터 기술 사상이 파악되어야 할 것인 것은 용이하게 이해할 수 있을 것이다.
캐리어로서, 두께 35 ㎛ 의 장척 (長尺) 의 전해 동박 (JX 닛코 닛세키 금속사 제조 JTC) 을 준비하였다. 이 동박의 샤이니면에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎛/d㎡ 부착량의 Ni 층을 형성하였다.
·Ni 층
황산니켈:250 ∼ 300 g/ℓ
염화니켈:35 ∼ 45 g/ℓ
아세트산니켈:10 ∼ 20 g/ℓ
시트르산3나트륨:15 ∼ 30 g/ℓ
광택제:사카린, 부틴디올 등
데실황산나트륨:30 ∼ 100 ppm
pH:4 ∼ 6
욕 온도:50 ∼ 70 ℃
전류 밀도:3 ∼ 15 A/d㎡
수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성:중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH:3 ∼ 4
액 온도:50 ∼ 60 ℃
전류 밀도:0.1 ∼ 2.6 A/d㎡
쿨롬량:0.5 ∼ 30 As/d㎡
계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 2 ∼ 10 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.
·극박 구리층
구리 농도:30 ∼ 120 g/ℓ
H2SO4 농도:20 ∼ 120 g/ℓ
전해액 온도:20 ∼ 80 ℃
전류 밀도:10 ∼ 100 A/d㎡
실시예 (및 비교예) 에 대해서는 35 ㎛ 의 전해 동박을 캐리어로서 사용했지만, 본원 발명에 관해서는 동박의 두께, 종류는 공지된 동박 및 구리 합금박의 두께, 공지된 동박 및 구리 합금박 모두에 적용 가능하다. 또한, 상기 공지된 동박 및 구리 합금박은 전해 동박이어도 되고, 압연 동박이어도 된다.
(실시예 1-실시예 5, 8, 9,12 의 공통 사항)
전술한 캐리어 부착 동박의 극박 구리층의 표면에 하기에 나타내는 조건으로 조화 처리를 실시하였다.
(A) Cu 의 1 차 입자층 형성
액 조성:Cu 15 g/리터, 황산 75 g/리터
pH:1 ∼ 3
온도:35 ℃
전류 밀도 (Dk):40 ∼ 60 A/d㎡
시간:0.05 ∼ 3 초
(B) Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 형성
액 조성:Cu 15 g/리터, Co 8 g/리터, Ni 8 g/리터
pH:1 ∼ 3
온도:40 ℃
전류 밀도 (Dk):20 ∼ 40 A/d㎡
시간:0.05 ∼ 3 초
상기 조화 처리에 있어서, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하였다.
조화 입자 사이즈 (입자경) 는 표면 처리된 동박의 조화 입자를 전자 현미경 (SEM (주사형 전자 현미경)) 의 30000 배의 배율로 관찰을 실시하고, 조화 입자 사이즈 (입자경) 를 평가하였다. 또한, 본원에서는 주사형 전자 현미경 사진의 입자 상에 직선을 그었을 경우에, 입자를 가로지르는 직선의 길이가 가장 긴 부분의 입자의 길이를 그 입자의 입자경으로 하였다. 그리고, 관찰 시야 내의 측정한 각 입자의 입자경의 산술 평균의 값을 산출하고, 당해 산술 평균의 값을 평균 입자경으로 하였다.
조화 처리 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다. 이 결과를 하기 표 1 에 나타낸다.
(실시예 1 의 조건)
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 2 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
액 조성:Co 1 ∼ 8 g/리터, Ni 10 ∼ 20 g/리터
pH:2 ∼ 3
온도:40 ∼ 60 ℃
전류 밀도 (Dk):8 ∼ 10 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
액 조성:Ni 15 ∼ 30 g/리터, Zn 1 ∼ 10 g/리터
pH:2 ∼ 4
온도:30 ∼ 50 ℃
전류 밀도 (Dk):0.5 ∼ 1.5 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
액 조성:K2Cr2O7:1 ∼ 10 g/리터, Zn:0 ∼ 5 g/리터
pH:2 ∼ 4
온도:40 ∼ 50 ℃
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량 (전체 Ni 량) 은 전체로, 1093 ㎍/d㎡ 가 되도록 도금 처리를 실시하였다. 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.13 이었다.
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.6 이었다.
상기와 같이, 조화 처리층, 내열층, 내후층, 방청층의 2 층 이상을 적층하는 경우의 Ni 부착량, Zn 부착량, Co 부착량, Cr 부착량은 각각의 원소의 부착량의 총량을 나타내는 것이다.
표 1 및 표 2 에 대해서는, 실시예 및 비교예의 대응하는 지점에 대해, 이들을 필요에 따라 병기하였다.
이상에 의해 제조한 표면 처리된 동박 상에 폴리아믹산 (우베 흥산 제조 U 바니시 A) 을 도포하고, 100 ℃ 에서 건조, 315 ℃ 에서 경화시켜 폴리이미드 수지 기판으로 이루어지는 구리 피복 적층판을 형성하였다.
다음으로, 이 구리 피복 적층판을 일반적인 염화구리-염산 에칭 용액에 의해 파인 패턴 회로를 형성하였다. 이 파인 패턴 회로 기판을 황산 10 wt%, 과산화수소 2 wt% 로 이루어지는 수용액에 5 분간 침지시킨 후, 수지 기판과 동박 회로의 계면을 광학 현미경으로 관찰하여, 스며듦 평가를 실시하였다.
스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로, 양호 (○) 하였다.
상기 캐리어 부착 동박의 극박 구리층측을 유리 크로스 기재 에폭시 수지판에 적층 접착하고, 그 후, 극박 구리층을 캐리어로부터 박리한 후에, 당해 극박 구리층의 에폭시 수지판으로부터의 상태 (常態) (실온) 박리 강도 (㎏/㎝) 를 측정한 후, 내염산 열화율은 18 % 염산 수용액에 1 시간 침지한 후의 박리 강도를 0.2 ㎜ 폭 회로로 측정하였다.
상태 필 강도는 0.99 ㎏/㎝, 내염산 열화성은 8 (Loss %) 이하 (○) 이고, 함께 양호하였다.
알칼리 에칭성을 조사하기 위해서, 상기 표면 처리된 동박의 조화 처리면을 비닐 테이프로 덮은 시료를 준비한 후, NH4OH:6 몰/리터, NH4Cl:5 몰/리터, CuCl2·2H2O:2 몰/리터, 온도 50 ℃ 로 이루어지는 알칼리 에칭 용액에 7 분간 침지한 후에, 비닐 테이프 상의 조화 입자의 잔존 상황을 확인하였다.
알칼리 에칭 평가의 결과, 조화 입자의 잔존은 관찰되지 않고, 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외에, Cr 부착량 (전체 Cr 량) 은 전체로 89 ㎍/d㎡, Co 부착량 (전체 Co 량) 은 전체로 2010 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 163 ㎍/d㎡ 였다.
또한, 상기의 각 금속 부착량 (조화 처리 단계의 Ni 부착량, 전체 Ni 량, 전체 Co 량, 전체 Zn 량, 전체 Cr 량) 의 측정은, 표면 처리된 동박의 표면 처리면을 산 용액에 용해시켜, 원자 흡광 분석 (VARIAN 제조, AA240FS) 으로 평가를 실시한 것이다. 또한, 조화 처리 단계의 Ni 부착량은, 각 실시예, 각 비교예와 동일한 조건으로 캐리어 부착 동박을 제조한 후, 조화 처리층만 형성한 후, 샘플을 채취하고, 전체 Ni 량과 마찬가지로 Ni 부착량의 측정을 실시하였다.
Figure pat00013
(실시예 2)
조화 단계의 Ni 부착량은, 상기와 같이 50 ∼ 250 ㎍/d㎡ 였다. Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 10 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):4 ∼ 6 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.05 ∼ 0.7 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 451 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.18, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 2.7 이었다.
스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호 (○) 하였다.
밀착 강도 평가의 결과, 상태 필 강도는 1.00 ㎏/㎝, 내염산 열화성은 11 (Loss %) 이고, 양호 (○) 하였다. 알칼리 에칭 평가에서도 잔존 입자는 관찰되지 않고, 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 84 ㎍/d㎡, Co 부착량 (전체 Co 량) 은 전체로 1487 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 100 ㎍/d㎡ 였다.
(실시예 3)
조화 단계의 Ni 부착량은, 상기와 같이 50 ∼ 250 ㎍/d㎡ 였다. Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 5 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.05 ∼ 0.7 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):2 ∼ 4 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 680 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.19, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 2.1 이었다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.99 ㎏/㎝, 내염산 열화성은 25 (Loss %) 이고, 문제가 없는 강도였다. 알칼리 에칭성도 잔존 입자가 관찰되지 않고 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 89 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1763 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 157 ㎍/d㎡ 였다.
(실시예 4)
조화 단계의 Ni 부착량은, 상기와 같이 50 ∼ 250 ㎍/d㎡ 였다. Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0.05 ∼ 1.0 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량 (전체 Ni 량) 은 전체로, 759 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.23, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.8 이었다. 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 매우 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.99 ㎏/㎝, 내염산 열화성은 22 (Loss %) 이고, 문제가 없는 강도였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 90 ㎍/d㎡, Co 부착량 (전체 Co 량) 은 전체로 1774 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 223 ㎍/d㎡ 였다.
(실시예 5)
조화 단계의 Ni 부착량은, 상기와 같이 50 ∼ 250 ㎍/d㎡ 였다. Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 7 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.6 ∼ 1.5 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):1.0 ∼ 3.0 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량 (전체 Ni 량) 은 전체로, 816 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.22, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.8 이었다. 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 매우 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.99 ㎏/㎝, 내염산 열화성은 12 (Loss %) 이고, 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 115 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1857 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 235 ㎍/d㎡ 였다.
(실시예 6)
전술한 캐리어 부착 동박에, 하기에 나타내는 조건으로 조화 처리를 실시하였다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
액 조성:Cu 10 ∼ 20 g/리터, Co 5 ∼ 10 g/리터, Ni 5 ∼ 15 g/리터
pH:2 ∼ 4
온도:30 ∼ 50 ℃
전류 밀도 (Dk):20 ∼ 60 A/d㎡
시간:0.5 ∼ 5 초
상기 조건으로 조화 처리를 실시함으로써, 평균 입자경 0.10 ∼ 0.60 ㎛ 로 이루어지는 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 조화 입자의 집합체를 형성하였다. 조화 입자 사이즈는 표면 처리된 동박의 조화 입자를 전자 현미경 (SEM) 의 30000 배의 배율로 관찰을 실시하고, 조화 입자 사이즈를 평가하였다.
조화 단계의 Ni 부착량은 200 ∼ 400 ㎍/d㎡ 였다.
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):2.0 ∼ 4.0 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0 A/d㎡
시간:0.05 ∼ 3 초 (침지 크로메이트 처리)
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 1091 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.18, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.9 였다. 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 매우 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.97 ㎏/㎝, 내염산 열화성:≤ 10 (Loss %) 이하이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 110 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 2475 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 240 ㎍/d㎡ 였다.
(실시예 7)
전술한 캐리어 부착 동박에 하기에 나타내는 조건으로 조화 처리를 실시하였다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
액 조성:Cu 10 ∼ 20 g/리터, Co 5 ∼ 10 g/리터, Ni 8 ∼ 20 g/리터
pH:2 ∼ 4
온도:30 ∼ 50 ℃
전류 밀도 (Dk):20 ∼ 60 A/d㎡
시간:0.5 ∼ 5 초
상기 조건으로 조화 처리를 실시함으로써, 평균 입자경 0.05 ∼ 0.35 ㎛ 로 이루어지는 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 조화 입자의 집합체를 형성하였다. 조화 입자 사이즈는 표면 처리된 동박의 조화 입자를 전자 현미경 (SEM) 의 30000 배의 배율로 관찰을 실시하고, 조화 입자 사이즈를 평가하였다.
조화 단계의 Ni 부착량은 300 ∼ 550 ㎍/d㎡ 였다.
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):4 ∼ 6 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):1.5 ∼ 3.5 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0 A/d㎡
시간:0.05 ∼ 3 초 (침지 크로메이트 처리)
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량 (전체 Ni 량) 은 전체로, 789 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.22, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 2.2 였다. 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 매우 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.94 ㎏/㎝, 내염산 열화성:≤ 10 (Loss %) 이하이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 55 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 2167 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 217 ㎍/d㎡ 였다.
(실시예 8)
실시예 1 과 동일한 조화 처리에 있어서, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하였다.
조화 입자 사이즈는 표면 처리된 동박의 조화 입자를 전자 현미경 (SEM) 의 30000 배의 배율로 관찰을 실시하고, 조화 입자 사이즈를 평가하였다.
조화 처리 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다.
내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0 ∼ 1.0 A/d㎡
시간:0 ∼ 2.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 741 ㎍/d㎡ 가 되도록 도금 처리를 실시하였다. 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.02 였다.
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.9 였다.
이하의 실시예 8, 9, 21 ∼ 26 에 대해서는 표면 처리 동박을 이하의 수지에 적층시킨 후, 상기의 스며듦 평가 방법으로 스며듦을 평가하였다.
표면 처리된 동박 상에 GHPL-830NX (미츠비시 가스 화학 주식회사 제조 타입 A) 를 220 ℃, 2 시간의 열 프레스 조건으로 적층시켜, 구리 피복 적층판을 형성하였다.
다음으로, 이 구리 피복 적층판을 일반적인 염화구리-염산 에칭 용액에 의해 파인 패턴 회로를 형성하였다. 이 파인 패턴 회로 기판을 황산 10 wt%, 과산화수소 2 wt% 로 이루어지는 수용액에 5 분간 침지시킨 후, 수지 기판과 동박 회로의 계면을 광학 현미경으로 관찰하여, 스며듦 평가를 실시하였다. 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 매우 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.99 ㎏/㎝, 내염산 열화성:5 (Loss %) 이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 90 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1437 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 15 ㎍/d㎡ 였다.
(실시예 9)
실시예 1 과 동일한 조화 처리에 있어서, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하였다.
조화 입자 사이즈는 표면 처리된 동박의 조화 입자를 전자 현미경 (SEM) 의 30000 배의 배율로 관찰을 실시하고, 조화 입자 사이즈를 평가하였다.
조화 처리 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다.
내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.5 ∼ 1.0 A/d㎡
시간:0 ∼ 2.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 771 ㎍/d㎡ 가 되도록 도금 처리를 실시하였다. 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.06 이었다.
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량) + 전체 Zn 량) = 1.8 이었다.
실시예 8 과 동일한 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 매우 양호하였다. 밀착 강도 평가의 결과, 상태 필 강도는 1.01 ㎏/㎝, 내염산 열화성:6 (Loss %) 이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 90 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1476 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 49 ㎍/d㎡ 였다.
(실시예 10)
전술한 캐리어 부착 동박에 실시예 6 과 동일한 조건으로 조화 처리층을 형성하였다. 상기 조건으로 조화 처리를 실시함으로써, 평균 입자경 0.10 ∼ 0.60 ㎛ 로 이루어지는 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 조화 입자의 집합체를 형성하였다.
조화 단계의 Ni 부착량은 200 ∼ 400 ㎍/d㎡ 였다.
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
액 조성:Co 1 ∼ 10 g/리터, Ni 1 ∼ 10 g/리터
pH:2 ∼ 3
온도:40 ∼ 60 ℃
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):1.0 ∼ 3.0 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0 A/d㎡
시간:0.05 ∼ 3 초 (침지 크로메이트 처리)
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 815 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.13, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 3.2 였다. 스며듦 평가의 결과, 스며듦 폭:≤ 5 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.99 ㎏/㎝, 내염산 열화성:8 (Loss %) 로 양호하였다. 알칼리 에칭성은 양호 (○) 하였다. 이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 90 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 2978 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 117 ㎍/d㎡ 였다.
(실시예 11)
실시예 1 과 동일한 조화 처리에 있어서, 평균 입자경 0.2 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하였다.
조화 입자 사이즈는 표면 처리된 동박의 조화 입자를 전자 현미경 (SEM) 의 30000 배의 배율로 관찰을 실시하고, 조화 입자 사이즈를 평가하였다.
조화 처리 단계의 Ni 부착량은 300 ∼ 550 ㎍/d㎡ 였다.
내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.5 ∼ 1.0 A/d㎡
시간:0 ∼ 2.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 1590 ㎍/d㎡ 가 되도록 도금 처리를 실시하였다. 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.10 이었다.
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량) + 전체 Zn 량) = 1.6 이었다.
실시예 1 과 동일한 스며듦 평가의 결과, 스며듦 폭:5 ㎛ 이하로 양호하였다. 밀착 강도 평가의 결과, 상태 필 강도는 1.02 ㎏/㎝, 내염산 열화성:18 (Loss %) 이고, 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 90 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 2762 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 177 ㎍/d㎡ 였다.
(실시예 12)
실시예 1 과 동일한 조화 처리에 있어서, 평균 입자경 0.2 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하였다.
조화 입자 사이즈는 표면 처리된 동박의 조화 입자를 전자 현미경 (SEM) 의 30000 배의 배율로 관찰을 실시하고, 조화 입자 사이즈를 평가하였다.
조화 처리 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다.
내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):6 ∼ 8 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.5 ∼ 1.0 A/d㎡
시간:0 ∼ 2.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):1 ∼ 3 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 360 ㎍/d㎡ 가 되도록 도금 처리를 실시하였다. 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.35 였다.
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량) + 전체 Zn 량) = 1.4 였다.
실시예 1 과 동일한 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 매우 양호하였다. 밀착 강도 평가의 결과, 상태 필 강도는 0.96 ㎏/㎝, 내염산 열화성: 5 (Loss %) 이고, 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 90 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 790 ㎍/d㎡, Zn 부착량 (전체 Zn 량) 은 전체로 194 ㎍/d㎡ 였다.
(비교예 1)
전술한 캐리어 부착 동박에 실시예 1-5 와 동일한 조건으로 조화 처리층을 형성하였다. 조화 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다.
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):10 ∼ 15 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.05 ∼ 0.7 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0.5 ∼ 1.5 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 1540 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.01, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 3.5 였다. 스며듦 평가의 결과, 스며듦 폭:> 5 ㎛ 로 불량이었다.
밀착 강도 평가의 결과, 상태 필 강도는 0.98 ㎏/㎝, 내염산 열화성은 6 (Loss %) 이고, 양호하였다. 그러나, 알칼리 에칭성은 잔존 입자가 관찰되어, 불량 (×) 이었다. 이 결과, 종합 평가는 불량이었다. 이것은, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) 이 작은 것이 원인으로 생각된다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 81 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 5444 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 10 ㎍/d㎡ 였다.
(비교예 2)
전술한 캐리어 부착 동박에 실시예 1-5 와 동일한 조건으로 조화 처리층을 형성하였다. 조화 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다.
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):10 ∼ 15 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.1 ∼ 1.0 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0.5 ∼ 1.5 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 1840 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.10, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.5 였다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.99 ㎏/㎝, 내염산 열화성은 7 (Loss %) 이하이고, 양호하였다. 그러나, 알칼리 에칭성은 잔존 입자가 관찰되어, 불량 (×) 이었다. 이 결과, 종합 평가는 불량이었다. 이것은, 전체 Ni 부착량이 지나치게 많은 것이 원인으로 생각된다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 84 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 3058 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 199 ㎍/d㎡ 였다.
(비교예 3)
전술한 캐리어 부착 동박에 실시예 1-5 와 동일한 조건으로 조화 처리층을 형성하였다. 조화 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다.
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):1.0 ∼ 3.0 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.05 ∼ 0.7 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0.5 ∼ 1.5 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 310 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.40, 조화 처리층, 내열층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.4 였다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.97 ㎏/㎝ 로 양호했지만, 내염산 열화성은 35 (Loss %) 로 불량이었다. 알칼리 에칭성은 양호했지만, 종합 평가는 불량이었다. 이것은, Zn 비가 큰 것이 원인으로 생각된다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 82 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 723 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 207 ㎍/d㎡ 였다.
(비교예 4)
전술한 캐리어 부착 동박에 실시예 1-5 와 동일한 조건으로 조화 처리층을 형성하였다. 조화 단계의 Ni 부착량은 50 ∼ 250 ㎍/d㎡ 였다.
Ni-Co 층으로 이루어지는 내열층, Zn, Ni, Cr 을 함유하는 내후층 및 방청층 및 실란 커플링 처리는, 상기에 나타내는 조건의 범위에서 실시하였다. 내열층, 내후층 및 방청층을 형성하는 조건을 하기에 나타낸다. 또한, 극박 구리층의 두께는 3 ㎛ 로 하였다.
1) 내열층 (Ni-Co 층)
전류 밀도 (Dk):1.0 ∼ 3.0 A/d㎡
시간:0.05 ∼ 3.0 초
2) 내후층 (Zn-Ni 층)
전류 밀도 (Dk):0.7 ∼ 2.0 A/d㎡
시간:0.05 ∼ 3.0 초
3) 방청층 (Cr-Zn 층)
전류 밀도 (Dk):0.8 ∼ 2.5 A/d㎡
시간:0.05 ∼ 3.0 초
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 600 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.38, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.6 이었다. 스며듦 평가의 결과, 스며듦 폭:0 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.99 ㎏/㎝ 로 양호했지만, 내염산 열화성:40 (Loss %) 으로 불량이었다. 알칼리 에칭성은 양호 (○) 하였다. 그러나, 종합 평가는 불량이었다. 이것은, Zn 비가 큰 것이 원인으로 생각된다.
이상의 결과를 표 1 에 나타낸다. 이 외, Cr 부착량은 전체 (전체 Cr 량) 로 122 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1546 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 361 ㎍/d㎡ 였다.
(중간층의 조성을 바꾸었을 경우의 실시예)
(실시예 21)
다음으로, 캐리어와 동박 사이에, 중간층으로서 CoMo 합금을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로, 캐리어 부착 동박을 형성하였다. 이 경우의, CoMo 합금 중간층은, 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다. 또한, 극박 구리층의 두께는 2 ㎛ 로 하였다.
(액 조성) CoSO4·7H2O:0.5 ∼ 100 g/ℓ
Na2MoO4·2H2O:0.5 ∼ 100 g/ℓ
시트르산나트륨 2수화물:20 ∼ 300 g/ℓ
(온도) 10 ∼ 70 ℃
(pH) 3 ∼ 5
(전류 밀도) 0.1 ∼ 60 A/d㎡
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 1090 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.13, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.6 이었다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.90 ㎏/㎝, 내염산 열화성:10 (Loss %) 이하이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 2 에 나타낸다. 이 외, Ni 부착량 (조화 단계) 50 ∼ 250 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 2005 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 163 ㎍/d㎡ 였다.
Figure pat00014
(실시예 22)
다음으로, 캐리어와 동박 사이에, 중간층으로서 Cr 을 형성한 것 이외에는, 실시예 2 와 동일한 조건으로, 캐리어 부착 동박을 형성하였다. 이 경우의, Cr 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다. 또한, 극박 구리층의 두께는 10 ㎛ 로 하였다.
(액 조성)
CrO3:200 ∼ 400 g/ℓ
H2SO4:1.5 ∼ 4 g/ℓ
(pH) 1 ∼ 4
(액 온도) 45 ∼ 60 ℃
(전류 밀도) 10 ∼ 40 A/d㎡
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 449 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.18, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 2.7 이었다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.91 ㎏/㎝, 내염산 열화성:11 (Loss %) 이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 2 에 나타낸다. 이 외, Ni 부착량 (조화 단계) 50 ∼ 250 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1481 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 99 ㎍/d㎡ 였다.
(실시예 23)
다음으로, 캐리어와 동박 사이에, 중간층으로서 Cr/CuP 를 형성한 것 이외에는, 실시예 1 과 동일한 조건으로, 캐리어 부착 동박을 형성하였다. 이 경우의, Cr/CuP 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다. 또한, 극박 구리층의 두께는 2 ㎛ 로 하였다.
(액 조성 1)
CrO3:200 ∼ 400 g/ℓ
H2SO4:1.5 ∼ 4 g/ℓ
(pH):1 ∼ 4
(액 온도):45 ∼ 60 ℃
(전류 밀도):10 ∼ 40 A/d㎡
(액 조성 2)
Cu2P2O7·3H2O:5 ∼ 50 g/ℓ
K4P2O7:50 ∼ 300 g/ℓ
(온도):30 ∼ 60 ℃
(pH):8 ∼ 10
(전류 밀도):0.1 ∼ 1.0 A/d㎡
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 1089 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.13, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.6 이었다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.90 ㎏/㎝, 내염산 열화성:10 (Loss %) 이하이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 2 에 나타낸다. 이 외, Ni 부착량 (조화 단계) 50 ∼ 250 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 2003 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 163 ㎍/d㎡ 였다.
(실시예 24)
다음으로, 캐리어와 동박 사이에, 중간층으로서 Ni/Cr 을 형성한 것 이외에는, 실시예 2 와 동일한 조건으로, 캐리어 부착 동박을 형성하였다. 이 경우의, Ni/Cr 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다. 또한, 극박 구리층의 두께는 10 ㎛ 로 하였다.
(액 조성 1)
NiSO4·6H2O:250 ∼ 300 g/ℓ
NiCl2·6H2O:35 ∼ 45 g/ℓ
붕산:10 ∼ 50 g/ℓ
(pH):2 ∼ 6
(욕 온도):30 ∼ 70 ℃
(전류 밀도):0.1 ∼ 50 A/d㎡
(액 조성 2)
CrO3:200 ∼ 400 g/ℓ
H2SO4:1.5 ∼ 4 g/ℓ
(pH):1 ∼ 4
(액 온도):45 ∼ 60 ℃
(전류 밀도):10 ∼ 40 A/d㎡
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 452 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.18, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 2.7 이었다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.91 ㎏/㎝, 내염산 열화성:11 (Loss %) 이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다. 이상의 결과를 표 2 에 나타낸다. 이 외, Ni 부착량 (조화 단계) 50 ∼ 250 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1491 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 100 ㎍/d㎡ 였다.
(실시예 25)
다음으로, 캐리어와 동박 사이에, 중간층으로서 Co/크로메이트 처리의 층을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로, 캐리어 부착 동박을 형성하였다.
이 경우의, Co/크로메이트 처리의 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다. 또한, 극박 구리층의 두께는 2 ㎛ 로 하였다.
(액 조성 1) CoSO4·7H2O:10 ∼ 100 g/ℓ
시트르산나트륨 2수화물:30 ∼ 200 g/ℓ
(온도):10 ∼ 70 ℃
(pH):3 ∼ 5
(전류 밀도):0.1 ∼ 60 A/d㎡
(액 조성 2) CrO3:1 ∼ 10 g/ℓ
(온도):10 ∼ 70 ℃
(pH):10 ∼ 12
(전류 밀도):0.1 ∼ 1.0 A/d㎡
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 1095 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.13, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 1.6 이었다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.90 ㎏/㎝, 내염산 열화성:10 (Loss %) 이하이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 2 에 나타낸다. 이 외, Ni 부착량 (조화 단계) 50 ∼ 250 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 2014 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 164 ㎍/d㎡ 였다.
(실시예 26)
다음으로, 캐리어와 동박 사이에, 중간층으로서 유기물층을 형성한 것 이외에는, 실시예 4 와 동일한 조건으로, 캐리어 부착 동박을 형성하였다. 또한, 극박 구리층의 두께는 10 ㎛ 로 하였다. 이 경우의, 유기물층의 중간층은 액 온도 40 ℃, pH 5, 농도 1 ∼ 10 g/ℓ의 카르복시벤조트리아졸 수용액을 10 ∼ 60 초간 분무라는 조건으로 제조하였다.
조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Ni 부착량은 전체 (전체 Ni 량) 로, 450 ㎍/d㎡ 이고, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Zn 부착량 (전체 Zn 량) 으로부터, 전체 Zn 량/(전체 Ni 량 + 전체 Zn 량) = 0.18, 조화 처리층, 내열층, 내후층, 방청층 모두에 있어서의 Co 부착량 (전체 Co 량) 으로부터, 전체 Co 량/(전체 Ni 량 + 전체 Zn 량) = 2.7 이었다. 스며듦 평가의 결과, 스며듦 폭:≤ 3 ㎛ 로 양호하였다.
밀착 강도 평가의 결과, 상태 필 강도는 0.91 ㎏/㎝, 내염산 열화성:11 (Loss %) 이고, 매우 양호하였다. 알칼리 에칭성도 양호 (○) 하였다.
이상의 결과를 표 2 에 나타낸다. 이 외, Ni 부착량 (조화 단계) 50 ∼ 250 ㎍/d㎡, Co 부착량은 전체 (전체 Co 량) 로 1484 ㎍/d㎡, Zn 부착량은 전체 (전체 Zn 량) 로 99 ㎍/d㎡ 였다.
산업상 이용가능성
캐리어 부착 동박의 표면에 조화 처리를 형성한 후, 그 위에 내열층·방청층을 형성 후, 실란 커플링 처리가 실시된 캐리어 부착 동박을 사용한 구리 피복 적층판에 있어서, 파인 패턴 인쇄 회로 형성 후에, 기판을 산 처리나 화학 에칭을 실시하였을 때에, 동박 회로와 기판 수지의 계면으로의 산의 스며듦에 의한 밀착성 저하의 억제를 향상시킬 수 있고, 내산성 밀착 강도 우수하고, 또한 알칼리 에칭성이 우수하다. 이에 따라, 전자 기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되어, 이들 인쇄 회로의 제조 공정에서 실시되는 처리가 한층 엄격히 요구되고 있는데, 이들 요구에 부응할 수 있는 유용한 기술을 제공한다.

Claims (40)

  1. 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층의 표면에, 조화 (粗化) (트리트) 처리를 실시함으로써 형성된 조화 처리층, 이 조화 처리층 상에 형성된 Ni-Co 층으로 이루어지는 내열층과, 이 내열층 상에 형성된 내후층 및 방청층을 갖는 표면 처리층을 갖고, 상기 조화 처리층이 평균 입자경 0.05 ∼ 0.60 ㎛ 의 미세 입자로 이루어지고, 상기 내후층 및 방청층은 합하여 Zn, Ni 및 Cr 을 함유하고, 상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.35 이하이고, 상기 표면 처리층 중의 전체 Ni 량이 1600 ㎍/d㎡ 이하이며,
    상기 전체 Zn 량은 상기 조화 처리층, 상기 내열층, 상기 내후층 및 상기 방청층 중에 함유되는 Zn 의 총량으로 정의되고,
    상기 전체 Ni 량은 상기 조화 처리층, 상기 내열층, 상기 내후층 및 상기 방청층 중에 함유되는 Ni 의 총량으로 정의되는 것을 특징으로 하는 캐리어 부착 동박.
  2. 제 1 항에 있어서,
    상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.23 이하이고, 상기 표면 처리층 중의 전체 Ni 량이 1150 ㎍/d㎡ 이하인 것을 특징으로 하는, 캐리어 부착 동박.
  3. 제 1 항에 있어서,
    상기 표면 처리층 중의 전체 Ni 량이 350 ∼ 1350 ㎍/d㎡ 인 것을 특징으로 하는 캐리어 부착 동박.
  4. 제 2 항에 있어서,
    상기 표면 처리층 중의 전체 Ni 량이 350 ∼ 1350 ㎍/d㎡ 인 것을 특징으로 하는 캐리어 부착 동박.
  5. 제 3 항에 있어서,
    상기 표면 처리층 중의 전체 Ni 량이 450 ∼ 1100 ㎍/d㎡ 인 것을 특징으로 하는 캐리어 부착 동박.
  6. 제 4 항에 있어서,
    상기 표면 처리층 중의 전체 Ni 량이 450 ∼ 1100 ㎍/d㎡ 인 것을 특징으로 하는 캐리어 부착 동박.
  7. 제 1 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 3200 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.4 이하인 것을 특징으로 하는 캐리어 부착 동박.
  8. 제 2 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 3200 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.4 이하인 것을 특징으로 하는 캐리어 부착 동박.
  9. 제 3 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 3200 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.4 이하인 것을 특징으로 하는 캐리어 부착 동박.
  10. 제 4 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 3200 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.4 이하인 것을 특징으로 하는 캐리어 부착 동박.
  11. 제 7 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 2500 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.0 이하인 것을 특징으로 하는 캐리어 부착 동박.
  12. 제 8 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 2500 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.0 이하인 것을 특징으로 하는 캐리어 부착 동박.
  13. 제 9 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 2500 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.0 이하인 것을 특징으로 하는 캐리어 부착 동박.
  14. 제 10 항에 있어서,
    상기 표면 처리층 중의 전체 Co 량이 770 ∼ 2500 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.0 이하인 것을 특징으로 하는 캐리어 부착 동박.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 표면 처리층 중의 전체 Cr 량이 50 ∼ 130 ㎍/d㎡ 인 것을 특징으로 하는 캐리어 부착 동박.
  16. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 조화 처리층의 Ni 량이 50 ∼ 550 ㎍/d㎡ 인 것을 특징으로 하는 캐리어 부착 동박.
  17. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 조화 처리층이 Co, Cu, Ni 의 원소로 이루어지는 조화 처리층인 것을 특징으로 하는 캐리어 부착 동박.
  18. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 조화 처리층이 평균 입자경 0.05 ∼ 0.60 ㎛ 의 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 입자로 이루어지는 것을 특징으로 하는 캐리어 부착 동박.
  19. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 조화 처리층이, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 2 차 입자층으로 이루어지는 것을 특징으로 하는 캐리어 부착 동박.
  20. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 조화 처리층이, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층으로 이루어지는 것을 특징으로 하는 캐리어 부착 동박.
  21. 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 있는 캐리어 부착 동박의 상기 극박 구리층의 표면에, 조화 (粗化) (트리트) 처리를 실시함으로써 형성된 조화 처리층, 이 조화 처리층 상에 형성된 Ni-Co 층으로 이루어지는 내열층과, 이 내열층 상에 형성된 내후층 및 방청층을 갖는 표면 처리층을 갖고, 상기 조화 처리층이 평균 입자경 0.05 ∼ 0.60 ㎛ 의 미세 입자로 이루어지고, 상기 내후층 및 방청층이 합하여 Zn, Ni, Cr 을 함유하고, 상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.35 이하이고, 상기 표면 처리층 중의 전체 Ni 량이 1600 ㎍/d㎡ 이하이며,
    상기 전체 Zn 량은 상기 조화 처리층, 상기 내열층, 상기 내후층 및 상기 방청층 중에 함유되는 Zn 의 총량으로 정의되고,
    상기 전체 Ni 량은 상기 조화 처리층, 상기 내열층, 상기 내후층 및 상기 방청층 중에 함유되는 Ni 의 총량으로 정의되는 것을 특징으로 하는 캐리어 부착 동박으로서,
    이하의 (a) ∼ (l) 중 어느 하나 이상을 만족시키는 캐리어 부착 동박:
    (a) 상기 표면 처리층 중의 전체 Zn 량/(전체 Zn 량 + 전체 Ni 량) 이 0.02 이상 0.23 이하이고, 상기 표면 처리층 중의 전체 Ni 량이 1150 ㎍/d㎡ 이하이다;
    (b) 상기 표면 처리층 중의 전체 Ni 량이 350 ∼ 1350 ㎍/d㎡ 이다;
    (c) 상기 표면 처리층 중의 전체 Ni 량이 450 ∼ 1100 ㎍/d㎡ 이다;
    (d) 상기 표면 처리층 중의 전체 Co 량이 770 ∼ 3200 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.4 이하이다;
    (e) 상기 표면 처리층 중의 전체 Co 량이 770 ∼ 2500 ㎍/d㎡ 이고, 전체 Co 량/(전체 Zn 량 + 전체 Ni 량) 이 3.0 이하이다;
    (f) 상기 표면 처리층 중의 전체 Cr 량이 50 ∼ 130 ㎍/d㎡ 이다;
    (g) 상기 조화 처리층의 Ni 량이 50 ∼ 550 ㎍/d㎡ 이다;
    (h) 상기 조화 처리층이 Co, Cu, Ni 의 원소로 이루어지는 조화 처리층이다;
    (i) 상기 조화 처리층이 평균 입자경 0.05 ∼ 0.60 ㎛ 의 미세 입자로 이루어져 있다;
    (j) 상기 조화 처리층이 평균 입자경 0.05 ∼ 0.60 ㎛ 의 Cu, Co, Ni 로 이루어지는 3 원계 합금의 미세 입자로 이루어져 있다;
    (k) 상기 조화 처리층이, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 2 차 입자층으로 이루어져 있다;
    (l) 상기 조화 처리층이, 평균 입자경 0.25 ∼ 0.45 ㎛ 의 Cu 의 1 차 입자층과, 그 위에 형성된 평균 입자경이 0.05 ∼ 0.25 ㎛ 인 Cu, Co, Ni 로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층으로 이루어져 있다.
  22. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층으로 이루어지는 인쇄 회로용 동박.
  23. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 있어서,
    상기 표면 처리층 상에 수지층을 구비하는 캐리어 부착 동박.
  24. 제 22 항에 기재된 인쇄 회로용 동박을 수지 기판에 적층 접착한 구리 피복 적층판.
  25. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판.
  26. 제 23 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판.
  27. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 프린트 회로판.
  28. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판.
  29. 제 23 항에 기재된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판.
  30. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
    그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  31. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰하도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
    상기 수지층 상에 회로를 형성하는 공정,
    상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
    상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법.
  32. 제 31 항에 있어서,
    상기 수지층 상에 회로를 형성하는 공정이,
    상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측으로부터 첩합 (貼合) 하고, 상기 수지층에 첩합한 캐리어 부착 동박을 사용하여 상기 회로를 형성하는 공정인, 프린트 배선판의 제조 방법.
  33. 제 32 항에 있어서,
    상기 수지층 상에 첩합되는 캐리어 부착 동박이 상기 캐리어 부착 동박인, 프린트 배선판의 제조 방법.
  34. 제 1 항 내지 제 14 항 및 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여;
    상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정;
    상기 회로가 매몰하도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정;
    상기 수지층 상에 회로를 형성하는 공정;
    상기 수지층 상에 회로를 형성한 후에 상기 캐리어를 박리시키는 공정; 및,
    상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하고;
    상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측으로부터 첩합 (貼合) 하고, 상기 수지층에 첩합한 캐리어 부착 동박을 사용하여 상기 회로를 형성하는 공정이며;
    상기 수지층 상에 첩합되는 캐리어 부착 동박은 표면처리층 상에 수지층을 더 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  35. 제 31 항에 있어서,
    상기 수지층 상에 회로를 형성하는 공정이 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시되는, 프린트 배선판의 제조 방법.
  36. 제 32 항에 있어서,
    상기 수지층 상에 회로를 형성하는 공정이 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시되는, 프린트 배선판의 제조 방법.
  37. 제 33 항에 있어서,
    상기 수지층 상에 회로를 형성하는 공정이 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시되는, 프린트 배선판의 제조 방법.
  38. 제 31 항에 있어서,
    캐리어를 박리하기 전에, 캐리어 부착 동박의 캐리어측 표면에 기판을 형성하는 공정을 추가로 포함하는 프린트 배선판의 제조 방법.
  39. 제 32 항에 있어서,
    캐리어를 박리하기 전에, 캐리어 부착 동박의 캐리어측 표면에 기판을 형성하는 공정을 추가로 포함하는 프린트 배선판의 제조 방법.
  40. 제 33 항에 있어서,
    캐리어를 박리하기 전에, 캐리어 부착 동박의 캐리어측 표면에 기판을 형성하는 공정을 추가로 포함하는 프린트 배선판의 제조 방법.
KR1020177017436A 2012-09-28 2013-09-27 캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판 Expired - Fee Related KR102030911B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012215584 2012-09-28
JPJP-P-2012-215584 2012-09-28
PCT/JP2013/076429 WO2014051123A1 (ja) 2012-09-28 2013-09-27 キャリア付銅箔及びキャリア付き銅箔を用いた銅張積層板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157010888A Division KR20150060940A (ko) 2012-09-28 2013-09-27 캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판

Publications (2)

Publication Number Publication Date
KR20170077280A true KR20170077280A (ko) 2017-07-05
KR102030911B1 KR102030911B1 (ko) 2019-10-10

Family

ID=50388512

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177017436A Expired - Fee Related KR102030911B1 (ko) 2012-09-28 2013-09-27 캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판
KR1020157010888A Ceased KR20150060940A (ko) 2012-09-28 2013-09-27 캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157010888A Ceased KR20150060940A (ko) 2012-09-28 2013-09-27 캐리어 부착 동박 및 캐리어 부착 동박을 사용한 구리 피복 적층판

Country Status (5)

Country Link
JP (2) JP6236009B2 (ko)
KR (2) KR102030911B1 (ko)
CN (1) CN104685109B (ko)
TW (1) TWI526302B (ko)
WO (1) WO2014051123A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6570430B2 (ja) * 2015-11-12 2019-09-04 Jx金属株式会社 キャリア付銅箔の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6471140B2 (ja) * 2016-11-30 2019-02-13 福田金属箔粉工業株式会社 複合金属箔及び該複合金属箔を用いた銅張積層板並びに該銅張積層板の製造方法
JP7409760B2 (ja) * 2016-12-05 2024-01-09 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52145769A (en) 1976-05-31 1977-12-05 Nippon Mining Co Method of surface treating printed circuit copper foil
JPS632158A (ja) 1986-06-20 1988-01-07 Matsushita Electric Ind Co Ltd 回転磁気シ−ト装置
JPH02292894A (ja) 1989-05-02 1990-12-04 Nikko Guurudo Fuoiru Kk 印刷回路用銅箔の処理方法
JPH02292895A (ja) 1989-05-02 1990-12-04 Nikko Guurudo Fuoiru Kk 印刷回路用銅箔の処理方法
JPH0654831A (ja) 1992-08-10 1994-03-01 Hitachi Ltd 磁気共鳴機能イメージング装置
JPH0987889A (ja) 1995-09-28 1997-03-31 Nikko Gould Foil Kk 印刷回路用銅箔の処理方法
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP2005161840A (ja) * 2003-11-11 2005-06-23 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、およびプリント配線板
WO2009041292A1 (ja) 2007-09-28 2009-04-02 Nippon Mining & Metals Co., Ltd. 印刷回路用銅箔及び銅張積層板
WO2010110092A1 (ja) * 2009-03-27 2010-09-30 日鉱金属株式会社 プリント配線板用銅箔及びその製造方法
WO2011138876A1 (ja) * 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 印刷回路用銅箔

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4241098B2 (ja) * 2002-03-05 2009-03-18 日立化成工業株式会社 金属張積層板、これを用いたプリント配線板およびその製造方法
JP4927503B2 (ja) * 2005-12-15 2012-05-09 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
JP2009214308A (ja) * 2008-03-07 2009-09-24 Furukawa Electric Co Ltd:The キャリア付き銅箔
MY150825A (en) * 2008-11-25 2014-02-28 Jx Nippon Mining & Metals Corp Copper foil for printed circuit
WO2012132577A1 (ja) * 2011-03-30 2012-10-04 Jx日鉱日石金属株式会社 印刷回路用銅箔

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52145769A (en) 1976-05-31 1977-12-05 Nippon Mining Co Method of surface treating printed circuit copper foil
JPS632158A (ja) 1986-06-20 1988-01-07 Matsushita Electric Ind Co Ltd 回転磁気シ−ト装置
JPH02292894A (ja) 1989-05-02 1990-12-04 Nikko Guurudo Fuoiru Kk 印刷回路用銅箔の処理方法
JPH02292895A (ja) 1989-05-02 1990-12-04 Nikko Guurudo Fuoiru Kk 印刷回路用銅箔の処理方法
JPH0654831A (ja) 1992-08-10 1994-03-01 Hitachi Ltd 磁気共鳴機能イメージング装置
JPH0987889A (ja) 1995-09-28 1997-03-31 Nikko Gould Foil Kk 印刷回路用銅箔の処理方法
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP2005161840A (ja) * 2003-11-11 2005-06-23 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、およびプリント配線板
WO2009041292A1 (ja) 2007-09-28 2009-04-02 Nippon Mining & Metals Co., Ltd. 印刷回路用銅箔及び銅張積層板
KR20100049116A (ko) * 2007-09-28 2010-05-11 닛코 킨조쿠 가부시키가이샤 인쇄 회로용 동박 및 동장 적층판
WO2010110092A1 (ja) * 2009-03-27 2010-09-30 日鉱金属株式会社 プリント配線板用銅箔及びその製造方法
WO2011138876A1 (ja) * 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 印刷回路用銅箔

Also Published As

Publication number Publication date
WO2014051123A1 (ja) 2014-04-03
TW201422423A (zh) 2014-06-16
JP2017053034A (ja) 2017-03-16
CN104685109B (zh) 2017-12-05
JP6236009B2 (ja) 2017-11-22
KR20150060940A (ko) 2015-06-03
JPWO2014051123A1 (ja) 2016-08-25
JP6396967B2 (ja) 2018-09-26
CN104685109A (zh) 2015-06-03
TWI526302B (zh) 2016-03-21
KR102030911B1 (ko) 2019-10-10

Similar Documents

Publication Publication Date Title
KR101766554B1 (ko) 캐리어 부착 동박
KR101954051B1 (ko) 캐리어 부착 동박
KR101780130B1 (ko) 캐리어 부착 동박
KR101797333B1 (ko) 캐리어 부착 동박
JP6379038B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP2014193606A (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、それを用いた電子機器及びプリント配線板の製造方法
WO2014065430A1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
KR101793799B1 (ko) 캐리어 부착 동박
WO2014065431A1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP6377329B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6415033B2 (ja) キャリア付銅箔、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP6396967B2 (ja) キャリア付銅箔及びキャリア付き銅箔を用いた銅張積層板
JP2015205481A (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP2015078421A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
WO2014084321A1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板及びプリント回路板

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A18-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20220915

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20241003

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

H13 Ip right lapsed

Free format text: ST27 STATUS EVENT CODE: N-4-6-H10-H13-OTH-PC1903 (AS PROVIDED BY THE NATIONAL OFFICE); TERMINATION CATEGORY : DEFAULT_OF_REGISTRATION_FEE

Effective date: 20241003

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20241003