KR860006830A - 반도체 집적회로 장치의 제조방법 - Google Patents

반도체 집적회로 장치의 제조방법 Download PDF

Info

Publication number
KR860006830A
KR860006830A KR1019850008576A KR850008576A KR860006830A KR 860006830 A KR860006830 A KR 860006830A KR 1019850008576 A KR1019850008576 A KR 1019850008576A KR 850008576 A KR850008576 A KR 850008576A KR 860006830 A KR860006830 A KR 860006830A
Authority
KR
South Korea
Prior art keywords
contact hole
manufacturing
integrated circuit
circuit device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019850008576A
Other languages
English (en)
Other versions
KR940006668B1 (ko
Inventor
슈우지 이게다 (외 4)
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼(외 1)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59246028A external-priority patent/JPS61125166A/ja
Priority claimed from JP60021673A external-priority patent/JP2509173B2/ja
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼(외 1) filed Critical 미쓰다 가쓰시게
Publication of KR860006830A publication Critical patent/KR860006830A/ko
Application granted granted Critical
Publication of KR940006668B1 publication Critical patent/KR940006668B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

반도체 집적회로 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 CMOS형 반도체 집적회로 장치의 단면도. 제3도∼제4도는 각각 본 발명의 다른 실시예를 설명하기 위한 단면도.

Claims (32)

  1. 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판에 N형 반도체 영역을 가진 N찬넬 MOSFET와, P형 반도체 영역을 가진 P찬넬 MOSFET를 형성하는 공정. (b) 상기 MOSFET를 덮는 절연막을 형성하는 공정. (c) 상기 절연막에 콘택트 홀을 형성하는 공정. 상기 N형 및 P형 반도체 영역의 각각에 적어도 1개의 상기, 콘택트 홀이 형성된다. (d) N형의 불순물을 적어도 상기 N형 반도체 영역에 상기 콘택트 홀을 통해서, 이온주입하는 공정.
  2. 특허청구의 범위 제1항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형의 불순물은 상기, N형 및 P형 반도체 영역에 상기 콘택트 홀을 통해서 이온 주입된다.
  3. 특허청구 범위 제1항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 N형의 불순물이 이온주입되는 량은 상기 P형 반도체 영역의 P형 불순물 농도보다 적다.
  4. 특허청구 범위 제1항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정, 상기 마스크는 상기 P형 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서 상기 이온주입은 상기 마스크를 사용해서 행하여진다.
  5. 특허청구의 범위 제4항에 따르는, 반도체 집적회로 장치의 제조방법에 있어서 상기 마스크는 레지스트 막으로 된다.
  6. 특허청구의 범위 제4항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형의 불순물은 인이다.
  7. 특허청구의 범위 제4항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
  8. 특허청구의 범위 제4항에 따르는 반도체 집적회로 장치의 제조방법이고 또한 다음으로 된다. 상기 반도체 기판위에 다결정 실리콘 막으로 된 배선층을 형성하는 공정. 여기에 있어서 상기 배선층의 적어도 1개에 상기 콘택트홀이 형성된다.
  9. 특허청구의 범위 제8항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
  10. 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판의 주면에 N형 반도체 영역을 가진 N찬넬 MOSFET와 P형 반도체 영역을 가진 P찬넬 MOSFET를 형성하는 공정. (b) 상기MOSFET를 덮는제1절연막을 형성하는 공정. (c) 상기 제1절연막에 콘택트 홀을 형성하는 공정. 상기 N형 및 P형반도체 영역의 각각에 적어도 1개의 상기 콘택트 홀이 형성된다. (d) 상기 콘택트 홀의 형성에의해서 노출한 기판의 주면을 제2 절연막으로 덮는 공정. (e) 상기 콘택트 홀을 통해서 적어도, 상기 N형 반도체 영역에 N형 불순물을 이온주입하는 공정. 상기 불순물은 상기 제2 절연막을 통해서 상기 기판에 도입된다.
  11. 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 제2절연막은 상기 기판의 노출한주면의 산화에 의해서 형성된 실리콘 산화막이다.
  12. 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형의 불순물은 상기 N형 및 P형 반도체 영역에 상기 콘택트 홀을 통해서 이온주입 된다.
  13. 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 N형의 불순물이 이온주입되는 량은 상기 P형 반도체 영역의 P형 불순물 농도보다 작다.
  14. 특허청구의 범위 제10항에 따르는 반도체 집적회로 장치의 제조방법이고 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정 상기 마스크는 상기 P형 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서 상기 이온주입은 상기 마스크를 사용해서 행하여 진다.
  15. 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 제2 절연막은 상기 기판의노출한 주면의 산화에 의해서 형성된 실리콘 산화막이다.
  16. 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 마스크는 레지스트 막으로된다.
  17. 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 N형의 불순물은 인이다.
  18. 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
  19. 특허청구의 범위 제14항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 상기, 반도체기판위에, 다결정 실리콘막으로 된 배선층을 형성하느 공정. 여기에 있어서 상기 배선층의 적어도 1개에 상기 콘택트 홀이 형성된다.
  20. 특허청구의 범위 제19항에 따르는 반도체 집적회로 장치의 제조방법에 있어서, 상기 마스크는 상기 N형 반도체 영역위의 콘택트 홀을 제외한 부분을 덮는다.
  21. 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판에 제1 도전형의 제1 반도체 영역과, 제2 도전형의 제2 반도체 영역을 형성하는 공정. (b) 상기 제1 및 제2 반도체 영역을 덮는 절연막을 형성하는 공정. (c) 상기 절연막에 콘택트 홀을 형성하는 공정. 상기 제1 및 제2 반도체 영역의 각각에 적어도 1개의 상기 콘택트 홀이 형성된다. (d) 제1도전형의 불순물을 적어도 상기 제1 반도체 영역에, 상기 콘택트 홀을 통해서 이온주입하는 공정.
  22. 특허청구의 범위 제21항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정. 상기 마스크는 상기 제2 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서, 상기 이온주입은 상기 마스크를 사용해서 행하여진다.
  23. 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판의 주면에 제1도전형의 제1반도체 영역과 제2도전형의 제2 반도체 영역을 형성하는 공정. (b) 상기 제1 및 제2 반도체 영역을 덮는 제1절연막을 형성하는 공정. (c) 상기 제1 절연막에 콘택트 홀을 형성하는 공정. 상기 제1 및 제2 반도체 영역의 각각에 적어도 1개의 상기 콘택트 홀이 형성된다. (d) 상기 콘택트 홀의 형성에 의해서 노출한 기판의 주면을 제2 절연막으로 덮는 공정. (e) 상기 콘택트 홀을 통해서 적어도 상기 제1 반도체 영역에 제1 도전형의 불순물을 이온주입하는 공정. 상기 불순물은 상기 제2 절연막을 통해서 상기 기판에 도입된다.
  24. 특허청구의 범위 제23항에 따르는 반도체 집적회로 장치의 제조방법이고, 또한 다음으로 된다. 이온주입을 위한 마스크를 형성하는 공정, 상기 마스크는 상기 제2 반도체 영역위의 콘택트 홀을 적어도 덮는다. 여기에 있어서, 상기 이온주입은 상기 마스크를 사용해서 행하여 진다.
  25. 다음으로 되는 반도체 집적회로 장치의 제조방법. (a) 반도체 기판의 주면에 형성된 반도체 영역을 덮는 제1 절연막을 형성하는 공정. (b) 상기 제1 절연막에 콘택트 홀을 형성하는 공정. 상기 콘택트 홀은 상기 반도체영역위에 있다. (c) 상기 콘택트 홀의 형성에 의해서 노출한 기판의 주면을 제2 절연막으로 덮는 공정. (d)상기 콘택트 홀을 통해서 상기 반도체 영역에 불순물을 이온주입하는 공정. 상기 불순물은 상기 제2 절연막을 통해서 상기 기판에 도입된다.
  26. 특허청구의 범위 제25항에 따르는 반도체 집적회로 장치의 제조방법에 있어서 상기 제2 절연막은 상기 기판의노출한 주면의 산화에 의해서 형성된 실리콘 산화막이다.
  27. 특허청구의 범위 제1항의 과정에 의한 생산품.
  28. 특허청구의 범위 제4항의 과정에 의한 생산품.
  29. 특허청구의 범위 제8항의 과정에 의한 생산품.
  30. 특허청구의 범위 제10항의 과정에 의한 생산품.
  31. 특허청구의 범위 제14항의 과정에 의한 생산품.
  32. 특허청구의 범위 제19항의 과정에 의한 생산품.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850008576A 1984-11-22 1985-11-16 반도체 집적회로 장치의 제조방법 Expired - Fee Related KR940006668B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP59246028A JPS61125166A (ja) 1984-11-22 1984-11-22 半導体装置の製造方法
JP59-246028 1984-11-22
JP60-21673 1985-02-08
JP60021673A JP2509173B2 (ja) 1985-02-08 1985-02-08 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法
JP21673 1985-02-08

Publications (2)

Publication Number Publication Date
KR860006830A true KR860006830A (ko) 1986-09-15
KR940006668B1 KR940006668B1 (ko) 1994-07-25

Family

ID=26358765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008576A Expired - Fee Related KR940006668B1 (ko) 1984-11-22 1985-11-16 반도체 집적회로 장치의 제조방법

Country Status (4)

Country Link
US (2) US4734383A (ko)
EP (1) EP0183204A3 (ko)
KR (1) KR940006668B1 (ko)
CN (1) CN85109742B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894193B1 (ko) * 2001-09-18 2009-04-22 세이코 인스트루 가부시키가이샤 반도체 집적회로의 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
JPH0616556B2 (ja) * 1987-04-14 1994-03-02 株式会社東芝 半導体装置
US5235199A (en) * 1988-03-25 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor memory with pad electrode and bit line under stacked capacitor
JP3024143B2 (ja) * 1989-06-19 2000-03-21 ソニー株式会社 半導体装置の製法
US4933297A (en) * 1989-10-12 1990-06-12 At&T Bell Laboratories Method for etching windows having different depths
US4935376A (en) * 1989-10-12 1990-06-19 At&T Bell Laboratories Making silicide gate level runners
KR0138352B1 (ko) * 1993-12-17 1998-04-28 김광호 반도체 장치 및 그의 제조방법
JP3588622B2 (ja) * 1994-07-20 2004-11-17 富士通株式会社 半導体装置及びその製造方法
JP2000507390A (ja) 1994-11-16 2000-06-13 松下電器産業株式会社 半導体装置及びその製造方法
EP0814502A1 (en) * 1996-06-21 1997-12-29 Matsushita Electric Industrial Co., Ltd. Complementary semiconductor device and method for producing the same
RU2124252C1 (ru) * 1996-11-05 1998-12-27 Агрич Юрий Владимирович Способ изготовления кмоп ис базовых матричных кристаллов (бмк)
JP3107032B2 (ja) * 1998-03-09 2000-11-06 日本電気株式会社 半導体装置の製造方法
US6177339B1 (en) * 1998-08-27 2001-01-23 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry and semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry
US6395623B1 (en) 1998-08-27 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening to a conductive line and methods of forming substrate active area source/drain regions
JP3534668B2 (ja) * 1998-11-20 2004-06-07 セイコーインスツルメンツ株式会社 半導体集積回路
JP3466102B2 (ja) * 1999-03-12 2003-11-10 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6403442B1 (en) 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6921708B1 (en) 2000-04-13 2005-07-26 Micron Technology, Inc. Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean
US6869862B2 (en) * 2002-08-09 2005-03-22 Texas Instruments Incorporated Method for improving a physical property defect value of a gate dielectric
JP2004342833A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816337B2 (ja) * 1975-06-13 1983-03-30 日本電気株式会社 半導体装置の製造方法
US4045250A (en) * 1975-08-04 1977-08-30 Rca Corporation Method of making a semiconductor device
US4033026A (en) * 1975-12-16 1977-07-05 Intel Corporation High density/high speed MOS process and device
JPS5324289A (en) * 1976-08-19 1978-03-06 Toshiba Corp Production of semiconductor device
FR2372511A1 (fr) * 1976-11-25 1978-06-23 Comp Generale Electricite Procede de realisation d'emetteurs et de contacts de base sur un semiconducteur planaire
JPS53123084A (en) * 1977-04-01 1978-10-27 Nec Corp Short channel mosfet and production of the same
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
GB2034974B (en) * 1978-11-16 1983-04-13 Gen Electric Co Ltd Field-effect semiconductor devices
DE2947350A1 (de) * 1979-11-23 1981-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie
JPS56134757A (en) * 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture
US4364075A (en) * 1980-09-02 1982-12-14 Intel Corporation CMOS Dynamic RAM cell and method of fabrication
JPS5787174A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Semiconductor integrated circuit device
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
US4369072A (en) * 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
JPS57130461A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Semiconductor memory storage
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4613885A (en) * 1982-02-01 1986-09-23 Texas Instruments Incorporated High-voltage CMOS process
US4590663A (en) * 1982-02-01 1986-05-27 Texas Instruments Incorporated High voltage CMOS technology with N-channel source/drain extensions
JPS5940528A (ja) * 1982-08-30 1984-03-06 Nec Corp 半導体装置の製造方法
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
US4516313A (en) * 1983-05-27 1985-05-14 Ncr Corporation Unified CMOS/SNOS semiconductor fabrication process
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
US4553315A (en) * 1984-04-05 1985-11-19 Harris Corporation N Contact compensation technique
US4535532A (en) * 1984-04-09 1985-08-20 At&T Bell Laboratories Integrated circuit contact technique
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
JPS62106621A (ja) * 1985-11-05 1987-05-18 Oki Electric Ind Co Ltd 半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894193B1 (ko) * 2001-09-18 2009-04-22 세이코 인스트루 가부시키가이샤 반도체 집적회로의 제조방법

Also Published As

Publication number Publication date
EP0183204A2 (en) 1986-06-04
CN85109742B (zh) 1988-06-29
US4734383A (en) 1988-03-29
KR940006668B1 (ko) 1994-07-25
EP0183204A3 (en) 1988-02-10
US5055420A (en) 1991-10-08
CN85109742A (zh) 1986-07-09

Similar Documents

Publication Publication Date Title
KR860006830A (ko) 반도체 집적회로 장치의 제조방법
US4637124A (en) Process for fabricating semiconductor integrated circuit device
US4562638A (en) Method for the simultaneous manufacture of fast short channel and voltage-stable MOS transistors in VLSI circuits
EP0683515A1 (en) CMOS and method for manufacturing the same
KR920006752B1 (ko) 반도체 장치
US4135955A (en) Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
US4891326A (en) Semiconductor device and a process for manufacturing the same
KR0131723B1 (ko) 반도체소자 및 그 제조방법
KR970072396A (ko) Mos트랜지스터의 제조방법 및 cmos트랜지스터의 제조방법
KR940006259A (ko) 반도체장치 및 그 제조방법
KR970077733A (ko) 씨모스(cmos) 트랜지스터 및 그 제조방법
US5793085A (en) Bipolar transistor compatible with CMOS processes
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
US5723357A (en) Supplementary implantation method for fabricating twin gate CMOS
KR890004797B1 (ko) 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치
KR970077166A (ko) 반도체 기판에 삼중웰을 형성하는 방법
KR890005891A (ko) 반도체 집적회로 장치 및 그 제조방법
KR920008120B1 (ko) Mos형 전계효과트랜지스터
KR920001750A (ko) 반도체 장치 및 그 제조방법
KR880003433A (ko) Mis형 반도체 장치와 그 제조방법
US4223334A (en) High voltage CMOS with local oxidation for self-aligned guard rings and process of fabrication
US4745453A (en) Semiconductor device
KR100204016B1 (ko) 이중 접합 구조를 갖는 반도체 소자 및 그 제조방법
KR19990006727A (ko) 반도체장치의 제조방법
JPS62262462A (ja) 半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 19971223

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20010726

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20010726

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000