KR970067775A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR970067775A
KR970067775A KR1019960047704A KR19960047704A KR970067775A KR 970067775 A KR970067775 A KR 970067775A KR 1019960047704 A KR1019960047704 A KR 1019960047704A KR 19960047704 A KR19960047704 A KR 19960047704A KR 970067775 A KR970067775 A KR 970067775A
Authority
KR
South Korea
Prior art keywords
insulating film
layer
wiring layer
film layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960047704A
Other languages
English (en)
Other versions
KR100234835B1 (ko
Inventor
요시카즈 오노
히로키 신카와타
타카히로 요코이
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970067775A publication Critical patent/KR970067775A/ko
Application granted granted Critical
Publication of KR100234835B1 publication Critical patent/KR100234835B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

[과제]
비트선과 반도체 기판을 접속하기 위한 도전체와 게이트 전극과의 전기적인 단락을 방지하며 고집적도의 반도체 장치를 얻는다.
[해결수단]
반도체 기판(1)상의 제1의 배선층(4)과 제2의 배선층(19)과의 사이에 제1의 절연막층(5)과 제2의 절연막층(9)의 에칭 속도가 제3의 절연막층(10)의 에칭 속도 보다도 늦은 3층의 절연막층을 형성한다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에서의 반도체 장치를 표시하는 단면도

Claims (3)

  1. 반도체 기판의 주표면의 상부에 형성된 제1의 배선층과, 상기 제1의 배선층의 상부에 형성된 제1의 절연막층과, 상기 제1의 절연막층의 상부에 형성된 제2의 절연막층과, 상기 제2의 절연막층의 상부에 형성된 제3의 절연막층과, 상기 제3의 절연막층의 상부에 형성된 제2의 배선층과, 상기 제2의 배선층과 상기 반도체 기판과의, 사이에 에칭에 의해 형성된 제1의 컨택트홀과, 상기 제1의 컨택트홀내에 형성되어 상기 제2의 배선층과 상기 반도체 기판을 접속하는 상기 제1의 배선층과 전기적으로 절연된 제1의 전도체를 구비한 반도체 장치에 있어서, 상기 제1의 절연막층의 에칭 속도와, 상기 제2의 절연막층의 에칭 속도가 상기 제3의 절연막층의 에칭속도와 비교하여 늦은 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 제1의 절연막층을 반도체 기판의 주표면상에 투영한 형상과, 제1 배선층을 상기 반도체 기판의 상기 주표면상에 투영한 형상이 거의 동일하며, 또한 상기 제1의 절연막층이 상기 제1의 배선층과 비교하여 빛의 반사를 억제하는 절연막층인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 제2의 배선층의 상부에 형성된 제5의 절연막층과, 상기 제5의 절연막층의 상부에 형성된 제3의 배선층 또는 전극과, 상기 제3의 배선층 또는 전극과 상기 반도체 기판과의 사이에 에칭에 의해 형성된 제2의 컨택트홀과, 상기 제2의 컨택트홀 내에 형성되어 상기 제3의 배선층 또는 전극과 상기 반도체 기판을 접속하는 상기 제 1의 배선층과 전기적으로 절연된 제2의 전도체를 구비하고 제1의 절연막층의 에칭 속도와, 제2의 절연막층의 에칭 속도가 상기 제5의 절연막층의 에칭속도와 비교하여 늦은 것을 특징으로 하는 반도체 장치.
KR1019960047704A 1996-03-29 1996-10-23 반도체 장치 Expired - Fee Related KR100234835B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-076320 1996-03-29
JP8076320A JPH09270461A (ja) 1996-03-29 1996-03-29 半導体装置

Publications (2)

Publication Number Publication Date
KR970067775A true KR970067775A (ko) 1997-10-13
KR100234835B1 KR100234835B1 (ko) 1999-12-15

Family

ID=13602082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047704A Expired - Fee Related KR100234835B1 (ko) 1996-03-29 1996-10-23 반도체 장치

Country Status (5)

Country Link
US (1) US5828096A (ko)
JP (1) JPH09270461A (ko)
KR (1) KR100234835B1 (ko)
DE (1) DE19638684C2 (ko)
TW (1) TW474456U (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246162B1 (ko) 1995-01-19 2000-03-15 로데릭 더블류 루이스 주변 회로 내의 트랜지스터 형성 방법
JP3272979B2 (ja) * 1997-01-08 2002-04-08 株式会社東芝 半導体装置
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
JP3577195B2 (ja) * 1997-05-15 2004-10-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6486023B1 (en) * 1997-10-31 2002-11-26 Texas Instruments Incorporated Memory device with surface-channel peripheral transistor
KR100251228B1 (ko) * 1997-12-31 2000-04-15 윤종용 반도체 메모리 장치의 콘택 형성방법 및 그 구조
JP3114931B2 (ja) * 1998-03-30 2000-12-04 日本電気株式会社 導電体プラグを備えた半導体装置およびその製造方法
US6133599A (en) * 1998-04-01 2000-10-17 Vanguard International Semiconductor Corporation Design and a novel process for formation of DRAM bit line and capacitor node contacts
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US7173339B1 (en) 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
US6875371B1 (en) 1998-06-22 2005-04-05 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
KR100299594B1 (ko) * 1998-07-13 2001-09-22 윤종용 디램 장치의 제조 방법
US6316349B1 (en) * 1998-11-12 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming contacts of semiconductor devices
JP2000223569A (ja) * 1999-02-03 2000-08-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4807894B2 (ja) 1999-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
KR100470165B1 (ko) * 1999-06-28 2005-02-07 주식회사 하이닉스반도체 반도체소자 제조 방법
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
JP2001102550A (ja) * 1999-09-02 2001-04-13 Samsung Electronics Co Ltd 自己整合コンタクトを有する半導体メモリ装置及びその製造方法
KR100474546B1 (ko) * 1999-12-24 2005-03-08 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4068781B2 (ja) * 2000-02-28 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置および半導体集積回路装置の製造方法
US6486015B1 (en) * 2000-04-25 2002-11-26 Infineon Technologies Ag Low temperature carbon rich oxy-nitride for improved RIE selectivity
US6479385B1 (en) * 2000-05-31 2002-11-12 Taiwan Semiconductor Manufacturing Company Interlevel dielectric composite layer for insulation of polysilicon and metal structures
KR100338775B1 (ko) * 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
JP2002217383A (ja) * 2001-01-12 2002-08-02 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
KR100539276B1 (ko) * 2003-04-02 2005-12-27 삼성전자주식회사 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법
JP2006049771A (ja) * 2004-08-09 2006-02-16 Tokyo Electron Ltd エッチングガス，エッチング方法及びエッチングガスの評価方法
US7794616B2 (en) 2004-08-09 2010-09-14 Tokyo Electron Limited Etching gas, etching method and etching gas evaluation method
JP5578952B2 (ja) * 2009-08-19 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20210085421A (ko) * 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
JP2615076B2 (ja) * 1987-09-19 1997-05-28 株式会社日立製作所 半導体集積回路装置の製造方法
US5378652A (en) * 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
JP2750183B2 (ja) * 1989-12-12 1998-05-13 沖電気工業株式会社 半導体記憶装置の製造方法
NL9100094A (nl) * 1991-01-21 1992-08-17 Koninkl Philips Electronics Nv Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
KR960000366B1 (ko) * 1992-07-08 1996-01-05 삼성전자주식회사 반도체 장치의 콘택 형성방법
JP3342164B2 (ja) * 1993-04-16 2002-11-05 三菱電機株式会社 半導体装置およびその製造方法
JPH0870105A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
KR100234835B1 (ko) 1999-12-15
DE19638684C2 (de) 2003-12-11
TW474456U (en) 2002-01-21
DE19638684A1 (de) 1997-10-02
JPH09270461A (ja) 1997-10-14
US5828096A (en) 1998-10-27

Similar Documents

Publication Publication Date Title
KR970067775A (ko) 반도체 장치
KR920005304A (ko) 반도체집적회로장치의 배선접속구조 및 그 제조방법
KR960026113A (ko) 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법
KR840002162A (ko) 반도체 장치(半導體裝置)
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR920018849A (ko) 반도체장치 및 그의 제조방법
KR850002683A (ko) 반도체 장치
KR920015650A (ko) 반도체 발광소자 및 그 제조방법
KR200165750Y1 (ko) 반도체 소자의 금속배선
KR980005436A (ko) 돌출형 텅스텐-플러그를 구비한 배선막 구조 및 그 제조방법
TW330330B (en) A semiconductor device
KR20010004008A (ko) 에어-갭을 갖는 반도체 소자의 금속배선 형성방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR960026191A (ko) 반도체 소자의 금속배선 형성방법
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR980005474A (ko) 반도체 소자 제조방법
KR960002648A (ko) 반도체 소자의 금속층간 절연막 형성방법
KR970053575A (ko) 반도체 소자의 다층금속배선 형성방법
KR970054004A (ko) 반도체장치의 비트라인 형성방법
KR960043122A (ko) 반도체 장치의 층간접속방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR970023630A (ko) 반도체 소자 제조방법
KR970052364A (ko) 반도체 장치의 콘택 형성 방법
KR970054441A (ko) 필드 플레이트(field plate)를 구비한 고전압 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100921

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100921

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000