KR970077232A - 반도체 장치의 스몰콘택홀 형성방법 - Google Patents

반도체 장치의 스몰콘택홀 형성방법 Download PDF

Info

Publication number
KR970077232A
KR970077232A KR1019960015572A KR19960015572A KR970077232A KR 970077232 A KR970077232 A KR 970077232A KR 1019960015572 A KR1019960015572 A KR 1019960015572A KR 19960015572 A KR19960015572 A KR 19960015572A KR 970077232 A KR970077232 A KR 970077232A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
oxide film
critical dimension
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019960015572A
Other languages
English (en)
Inventor
이강현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015572A priority Critical patent/KR970077232A/ko
Publication of KR970077232A publication Critical patent/KR970077232A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 장치의 스몰콘택홀 형성방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 제1산화막을 형성하는 단계와, 상기 제1산화막 상에 질화막을 형성하는 단계와, 상기 질화막 상에 제2산화막을 형성하는 단계와, 상기 제2산화막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 제2산화막, 질화막 제1산화막을 CHF3와 CO가스를 혼합된 가스로 고밀도 플라즈마 식각하여 상부 임계크기와 하부임계크기가 동일한 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 스몰콘택홀 형성방법을 제공한다. 본 발명은 상기 제2산화막, 질화막 및 제1산화막을 CHF3가스에 CO가스를 첨가함으로써 콘택홀의 상부 임계크기와 하부 임계크기의 차이가 전혀 없는 스몰콘택을 형성할 수 있다.

Description

반도체 장치의 스몰콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 및 제3도는 본 발명에 의한 반도체 장치의 스몰콘택홀 형성방법을 설명하기 위하여 도시한 단면도이다.

Claims (1)

  1. 반도체 기판 상에 제1산화막을 형성하는 단계; 상기 제1산화막 상에 질화막을 형성하는 단계; 상기 질화막 상에 제2산화막을 형성하는 단계; 상기 제2산화막 상에 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 상기 제2산화막, 질화막 및 제1산화막을 CHF3와 CO가스가 혼합된 가스로 고밀도 플라즈마 식각하여 상부 임계크기와 하부 임계크기가 동일한 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 스몰콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015572A 1996-05-11 1996-05-11 반도체 장치의 스몰콘택홀 형성방법 Withdrawn KR970077232A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015572A KR970077232A (ko) 1996-05-11 1996-05-11 반도체 장치의 스몰콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015572A KR970077232A (ko) 1996-05-11 1996-05-11 반도체 장치의 스몰콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR970077232A true KR970077232A (ko) 1997-12-12

Family

ID=66220010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015572A Withdrawn KR970077232A (ko) 1996-05-11 1996-05-11 반도체 장치의 스몰콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR970077232A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306374B1 (ko) * 1998-06-30 2001-10-19 박종섭 반도체소자의콘택홀형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306374B1 (ko) * 1998-06-30 2001-10-19 박종섭 반도체소자의콘택홀형성방법

Similar Documents

Publication Publication Date Title
KR970077184A (ko) 반도체소자의 콘택홀 형성방법
KR970077232A (ko) 반도체 장치의 스몰콘택홀 형성방법
KR950021178A (ko) 반도체 장치의 제조 방법
KR970023814A (ko) 반도체 건식에칭방법
KR970072094A (ko) 반도체 장치의 콘택 식각 방법
KR980005631A (ko) 콘택홀 형성방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR970077456A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970077192A (ko) 반도체장치의 비트라인 형성방법
KR950034602A (ko) 반도체장치의 다층배선 형성방법
KR970067646A (ko) 반도체 소자의 콘택홀 형성방법
KR970072134A (ko) 반도체 장치의 실리콘 나이트라이드막 에칭 방법
KR970017955A (ko) 패드 전극 패턴 형성방법
KR970052372A (ko) 반도체 장치의 금속배선 형성방법
KR980006068A (ko) 반도체 장치의 아이솔레이션 방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR970049003A (ko) 보텀(bottom) 레지스트 패턴 형성방법
KR970067552A (ko) 반도체 장치의 제조방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR970053955A (ko) 반도체 장치의 제조방법
KR970023816A (ko) 멀티 레이어 식각 방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR970071128A (ko) 반도체 장치의 고전도성막 패턴형성방법
KR970052258A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR980005627A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000