KR970077399A - 보상 주입을 가진 반도체 컴포넌트 및 그 제조 방법 - Google Patents

보상 주입을 가진 반도체 컴포넌트 및 그 제조 방법 Download PDF

Info

Publication number
KR970077399A
KR970077399A KR1019970018853A KR19970018853A KR970077399A KR 970077399 A KR970077399 A KR 970077399A KR 1019970018853 A KR1019970018853 A KR 1019970018853A KR 19970018853 A KR19970018853 A KR 19970018853A KR 970077399 A KR970077399 A KR 970077399A
Authority
KR
South Korea
Prior art keywords
conductivity type
dopant
doping
implantation
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019970018853A
Other languages
English (en)
Inventor
로날드 카코쉬케
홀게르 세드락
Original Assignee
로더리히 네테부쉬; 롤프 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로더리히 네테부쉬; 롤프 옴케, 지멘스 악티엔게젤샤프트 filed Critical 로더리히 네테부쉬; 롤프 옴케
Publication of KR970077399A publication Critical patent/KR970077399A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체 컴포넌트, 특히 EEPROM에서, 매립된 채널(19)로부터 기판(11)까지의 애벌란시 항복은 매립된 채널내의 특별한 측면 도판트 프로파일에 의해 방지되고, 매립된 채널의 주변대(19')는 터널 창(18) 아래에 배치된 영역보다 더 높은 유효도핑을 가진다. 측면 도판트 프로파일은 매립된 채널의 그것의 반대인 도전 형태의 도판트 원자를 사용한 보상 주입에 의해 형성된다.

Description

보상 주입을 가진 반도체 컴포넌트 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 공지된 EEPROM 메모리 셀을 가진 반도체 시판의 단면도.

Claims (12)

  1. -제1도핑대(19, 매립 채널) 및 제2도전 형태의 반도체 기판(11)내에 배치되는 제1도전 형태의 제2도핑대(22)와; -상기 2개 도핑대(19, 22)의 사이에 있는 상기 반도체 기판내의 채널대(23)와; -상기 제1도핑대(19)의 표면을 부분적으로 커버하는 터널 유전체(18)와; -상기 채널대(23)의 표면을 커버하는 게이트 유전체(12)와 상기 제1도핑대(19)의 주변 영역(19'), 상기 터널 유전체(18)와 상기 게이트 유전체(12) 상의 게이트 전극(20)을 가지는 반도체 컴포넌트에 있어서, 상기 주변 영역(19')은 상기 터널 유전체(18)의 아래에 배치된 상기 제1도핑대(19)의 영역보다 더 높은 유효 도핑을 가지는 것을 특징으로 하는 반도체 컴포넌트.
  2. 제1항에 있어서, 상기 제1도전 형태의 하나의 도판트와 상기 제2도전 형태의 하나의 도판트는 상기 터널 유전체(18)의 아래에 배치된 상기 제1도핑대(19)의 영역에 존재하는 것을 특징으로 하는 반도체 컴포넌트.
  3. 제2항에 있어서, 상기 제1도전 형태의 도판트는 상기 주변 영역(19')내에 존재하며, 상기 제2도전 형태의 도판트의 농도는 상기 터널 유전체(18) 아래의 영역의 농도보다 무척 적은 것을 특징으로 하는 반도체 컴포넌트.
  4. 제2항 또는 제3항에 있어서, 상기 제1도전 형태의 도판트는 인이며, 상기 제2도전 형태의 도판트는 붕소 또는 갈륨인 것을 특징으로 하는 반도체 컴포넌트.
  5. 제1항 내지 제4항 중 어느 한 항에 따른 반도체 컴포넌트 제조 방법에 있어서, -제2도전 형태의 반도체 기판(11) 상에 게이트 유전체(12)를 형성하는 단계; -형성될 터널 유전체의 영역내에 개구부를 가지는 마스크(13)를 상기 게이트 유전체(12)에 응용하는 단계; -상기 게이트 유전체(12)를 통한 주입에 의해 상기 개구부 아래의 제1도전 형태의 도핑대(15)를 형성하는 단계; -상기 2개 주입후 상기 제1도전 형태의 유효 도판트 농도가 상기 개구부 아래의 표면에 인접한 영역의 농도보다 더 낮도록 상기 제2도전 형태의 도판트로 보상 주입을 수행하는 단계; -상기 마스크(13)의 상기 개구부 내부의 상기 게이트 유전체(12)를 제거하는 단계; -상기 마스크(13)를 제거하는 단계; -상기 노출된 반도체 기판 표면 상에 터널 유전체(18)를 형성하는 단계; -상기 터널 유전체와 상기 게이트 유전체의 인접한 부분 상에 게이트 전극(20)을 형성하는 단계; -상기 채널대(23)에 인접한 상기 제1도전 형태의 제2도핑대(22)를 형성하는 단계; 및 -상기 제1도핑대(19)를 위한 접속부(24)를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
  6. 제5항에 있어서, 상기 제1도핑대(19)의 주입은 인을 사용하여 수행되는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
  7. 제5항 또는 제6항에 있어서, 상기 보상 주입은 갈륨을 사용하여 수행되는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
  8. 제5항 또는 제6항에 있어서, 상기 마스크(13)는 상기 보상 주입 이전에 상기 측면 치수에서 변형되는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
  9. 제8항에 있어서, 상기 마스크(13)는 상기 보상 주입 이전에 수축되는 포토레지스트를 포함하는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 보상 주입은 붕소를 사용하여 수행되는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
  11. 제5항 내지 제10항 중 어느 한 항에 있어서, 상기 보상 주입은 상기 제1도전 형태의 도판트를 사용하여 상기 주입 이전에 수행되는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
  12. 제5항 내지 제11항 중 어느 한 항에 있어서, 상기 보상 주입은 상기 제1도전 형태의 도판트를 사용한 주입보다 더 낮은 도우즈를 사용하여 수행되는 것을 특징으로 하는 반도체 컴포넌트 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970018853A 1996-05-17 1997-05-16 보상 주입을 가진 반도체 컴포넌트 및 그 제조 방법 Withdrawn KR970077399A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19620032A DE19620032C2 (de) 1996-05-17 1996-05-17 Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE19620032.6 1996-05-17

Publications (1)

Publication Number Publication Date
KR970077399A true KR970077399A (ko) 1997-12-12

Family

ID=7794642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018853A Withdrawn KR970077399A (ko) 1996-05-17 1997-05-16 보상 주입을 가진 반도체 컴포넌트 및 그 제조 방법

Country Status (6)

Country Link
US (2) US5981342A (ko)
EP (1) EP0810673B1 (ko)
JP (1) JPH1056090A (ko)
KR (1) KR970077399A (ko)
DE (2) DE19620032C2 (ko)
TW (1) TW335554B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127222A (en) * 1997-12-16 2000-10-03 Advanced Micro Devices, Inc. Non-self-aligned side channel implants for flash memory cells
JP3000524B2 (ja) * 1998-01-30 2000-01-17 セイコーインスツルメンツ株式会社 半導体装置の製造方法
US5973354A (en) * 1998-03-30 1999-10-26 Worldwide Semiconductor Manufacturing Corporation Single polycylindrical flash memory cell having high coupling ratio
KR100311971B1 (ko) * 1998-12-23 2001-12-28 윤종용 비휘발성메모리반도체소자제조방법
JP2001210730A (ja) * 2000-01-25 2001-08-03 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
JP4809545B2 (ja) * 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
KR100471187B1 (ko) * 2003-01-24 2005-03-10 삼성전자주식회사 이이피롬 셀 및 그 제조방법
KR100572327B1 (ko) * 2004-07-06 2006-04-18 삼성전자주식회사 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법
KR100618843B1 (ko) * 2004-07-12 2006-09-01 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법
KR100674943B1 (ko) 2005-01-15 2007-01-26 삼성전자주식회사 Ｓｂ，Ｇａ 또는 Ｂｉ가 도핑된 반도체 메모리 소자 및 그제조 방법
KR100731058B1 (ko) * 2005-12-26 2007-06-22 동부일렉트로닉스 주식회사 이중 터널 산화막을 포함하는 플래시 메모리 셀 및 그 제조방법
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP2012069822A (ja) * 2010-09-24 2012-04-05 Seiko Instruments Inc 半導体不揮発性メモリ装置
JP5838078B2 (ja) * 2010-12-21 2015-12-24 セイコーインスツル株式会社 半導体不揮発性メモリ装置
JP5839958B2 (ja) * 2010-12-29 2016-01-06 セイコーインスツル株式会社 半導体不揮発性メモリ装置
US12237169B2 (en) * 2021-04-09 2025-02-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy WBG and UWBG semiconductor with p- and n-type conductivity and process for making the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3576245D1 (de) * 1984-05-17 1990-04-05 Toshiba Kawasaki Kk Verfahren zur herstellung eines nichtfluechtigen halbleiter-eeprom-elementes.
IT1213218B (it) * 1984-09-25 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di una cella di memoria non volatile con area di ossido sottile di dimensioni molto piccole, e cella ottenuta con il processo suddetto.
JPS6399573A (ja) * 1986-10-16 1988-04-30 Sony Corp メモリ装置
ES2103262T3 (es) * 1989-04-24 1997-09-16 Siemens Ag Procedimiento de fotoestructuracion.
US5063423A (en) * 1989-04-28 1991-11-05 Nippondenso Co., Ltd. Semiconductor memory device of a floating gate tunnel oxide type
US5273923A (en) * 1991-10-09 1993-12-28 Motorola, Inc. Process for fabricating an EEPROM cell having a tunnel opening which overlaps field isolation regions
US5585293A (en) * 1994-06-03 1996-12-17 Motorola Inc. Fabrication process for a 1-transistor EEPROM memory device capable of low-voltage operation
JP4070249B2 (ja) * 1994-11-22 2008-04-02 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US5501996A (en) * 1994-12-14 1996-03-26 United Microelectronics Corporation Method of manufacture of high coupling ratio single polysilicon floating gate EPROM or EEPROM cell

Also Published As

Publication number Publication date
DE19620032C2 (de) 1998-07-09
EP0810673A1 (de) 1997-12-03
DE59702271D1 (de) 2000-10-05
JPH1056090A (ja) 1998-02-24
EP0810673B1 (de) 2000-08-30
TW335554B (en) 1998-07-01
DE19620032A1 (de) 1997-11-20
US6376875B1 (en) 2002-04-23
US5981342A (en) 1999-11-09

Similar Documents

Publication Publication Date Title
US4745079A (en) Method for fabricating MOS transistors having gates with different work functions
KR0172793B1 (ko) 반도체소자의 제조방법
KR970077399A (ko) 보상 주입을 가진 반도체 컴포넌트 및 그 제조 방법
KR970013402A (ko) 플래쉬 메모리장치 및 그 제조방법
KR970072485A (ko) 반도체 장치 및 그 제조 방법
KR950034842A (ko) 저 접합 누설 금속산화물 반도체 전계효과 트랜지스터
TWI256124B (en) Electrostatic discharge protection device and method of manufacturing the same
KR980006542A (ko) 반도체소자 제조방법
KR890001196A (ko) 반도체 및 그 제조방법
KR980006490A (ko) 반도체 소자 및 그의 제조방법
KR960026459A (ko) 트랜지스터 제조방법
KR100192169B1 (ko) P+소오드/드레인 접합 형성방법
KR940002781B1 (ko) 곡면 이중 게이트를 갖는 반도체 장치의 제조방법
KR970077366A (ko) 고전압 트랜지스터의 제조방법
KR970053886A (ko) 씨모오스(cmos) 소자 제조방법
KR980006408A (ko) 마스크 롬의 제조방법
KR0137996B1 (ko) 엘디디 구조의 모스펫 제조방법
KR0179168B1 (ko) 반도체 소자 제조방법
KR0137816B1 (ko) 반도체 소자의 mosfet 제조방법
KR970004071A (ko) 접합의 전기적 특성을 향상시킨 반도체 장치 및 그 제조방법
TW245832B (en) Process for flash memory cell with split-gate
KR980006392A (ko) 반도체 메모리소자 및 그 제조방법
TW253980B (en) Process of MOS transistor
KR960006076A (ko) 반도체 소자의 트랜지스터 제조방법
KR980006485A (ko) 모스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970516

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid