NO761839L - - Google Patents

Description

DIGITAL-TIL-ANALOG OMFORMER

Den foreliggende oppfinnelse vedrorer posisjonsmålingssystémer,

og nærmere bestemt slike systemer som anvender digitale-til-analoge omformere for å motta digitale innmatningér og som folge derav tilveiebringe analoge signaler til posisjonsmålingsanord-ninger slik. som Inductosyn^ transduktorer for posisjonskontroll og posisjonsutlesriingsanvendelser.

En slik tidligere kjent omformer er beskrevet i US patent nr.

3 686 487. I nevnte patent er en digital sin.us/kosinus generator beskrevet, hvor et klokkesignal telles ned gjennom parallelle forste og andre tellere. Et genereringsmiddel er tilveiebrakt for å motta en digital innmatning på n bits som korresponderer med. et feilsignal som genereres av transduktoren, og som er representativ for en endring i den relative posisjonen for to elementer i en Inductosyn v—^posisjonsmålingstransduktor, og som folge derav genererer en forskjell i telling mellom de to tellerne lik den digitale innmatning, for således relativt å faséskifte utmatningene fra de to tellerne. De relativt faseskiftede tellerutmat-ningene blir så logisk kombinert for å danne en eller flere pulsbreddemodulerte rektangulære bolgesignaler som anvendes til å ekssitere transduktorviklingene. I den omformeren har nevnte forste og andre tellere et telleområde på N, slik at for en digital innmatning av n bits innbefatter hver av de pulsbreddemodulerte signaler en grunnfrekvenskomponent som har en amplitude som er proporsjonal med en trigonometrisk funksjon (f.eks. sinus eller kosinus) av en vinkel 9 , hvor 9 er lik (n/N)360°.

Den ovenfor nevnte omformer anvendes typisk til å dele den periodiske fnålesyklus for en Inductosyn transduktor i N deler. Eksem-pelvis for en typisk Inductosyn transduktorsyklus på 5,08 mm og for forste og andre tellere som har et telleområde på 2000, deles syklusen på 5,08 mm i 2000 deler, dvs. hver digital bit i telle-områ• det representerer 2,5 4 ganger 10 — 3 mm.

I slike posisjonsmålingssystemer anvendes to former vanligvis.

I den forste formen detekteres feilsignalet å være i en av to feiltilstander (positiv eller negativ) med ingen mellomliggende "dodsone" hvor feilsignalet kan variere med ingen korresponderende endring i omformerutmatningen. Et slikt system krever konstant . korrigering, og som et resultat av dette er stabilisering vanske-lig. Den andre felles form anvender et tre-tilstandsfeilsignal som detekteres å være positivt, null eller negativt. I den mellomliggende nulltilstand foretas ingen korrigering med hensyn til systemet. Som en folge herav er denne systemtype lettere å sta-bilisere, men stabiliseringen er en funksjon av den totale sys-temforsterkning. Hvis f.eks. systemforsterkningen er meget stor, blir den forutbestemte storrelse av feilsignalets nulltilstand relativt ubetydelig, og resultatet er at en to-tilstands feilsignalform oppnås. Hvis imidlertid systemforsterkningen er meget lav, blir den mellomliggende feilsignalnulltilstand relativt stor, og store posisjonsmessige feil må inntreffe for de positive eller negative tilstander detekteres og posisjonsmessig korrigering iverksettes.

Den foreliggende oppfinnelse tilveiebringer en forbedring ved omformerapparat for å tillate et posisjonsmålingssystem å bli an-vendt i en to-tilstands feilsignalform for å minimalisere system-forsterkningsfolsomheten, mens det samtidig simuleres et system med en tre-tilstands feilsignalform ved å endre den analoge kom-mandoposisjonssignalutmatning med en forutbestemt verdi når feilsignalet omkobles mellom sine to retningsmessige tilstander, for derved å frembringe, et system med forbedret stabilitet.

For å oppnå dette resultat er digital-til-analog omformerapparat tilveiebrakt for å tilfore et analogt signal til en posisjonsmålingstransduktor, hvor transduktoren som genererer et feilsignal har to retningsmessige tilstander. Omformerapparatet. har en kilde for klokkepulser og midler som reagerer på feilsignalet for generering av en kilde av digitale pulser som er representative for feilsignalet. Kretsmidler som reagerer på klokkepulsene.og inn-gangspulsene er tilveiebrakt for generering av forste og andre tog av trinnforskyvningspulser, hvor forskjellen i antallet pulser i nevnte forste og andre tog er en funksjon av nevnte feilsignal. Nevnte forste og andre tellere, som reagerer på henholdsvis nevnte.forste og andre tog med trinnforskyvningspulser, teller og registrerer trinnforskyvningspulsene syklisk gjennom et telleområde. Omformerapparatet innbefatter også midler for å forsinke tellingsregistreringssignalene fra den forste telleren under en forutbestemt forsinkelsestid når feilsignalet er i en forste av sine to retningsmessige tilstander, og midler for logisk å kombinere tellingsregistreringssignalene fra den forste telleren med tellingsregistreringssignalene fra den andre telleren for å"danne det analoge signalet.

Med denne anordning mottar omformeren ifolge den foreliggende oppfinnelse et to-tilstands digitalfeilsignal og genererer et puls-breddemodulert analogt signal som folge derav. Bredden av det analoge signalet endres normalt med en bit periode av klokken for hver feilinnmatningspuls. På grunn av den forutbestemte forsinkelse som innfores i den forste telleren blir utgangssignalene fra den telleren, avhengig av den retningsmessige tilstand for feilsignalet (OPP eller NED), enten-forsinket i tid med en tid lik den som ville bli frembrakt ved å addere et forutbestemt antall bits (storre enn en) til telleren (1,3 bits i den utforelse som er beskrevet i det etterfolgende), eller ikke forsinket. Når derfor de analoge signaler som ekssiterer den posisjonsmålende transduktor korresponderer med den faktiske posisjon av transduktoren (dvs. når feilsignalet er null og feilsignalet endrer sin retningsmessige tilstand) , bevirker den forsinkede utmatning fra den forste telleren ekvivalenten av en storre enn en-bit-endring (f.eks. 1,3 bits i den beskrevne utforelse) i bredden av den analoge signalutmathingen istedenfor en en-bit-endring. Denne relativt okede endring i. omformerutmatningen, når feilsignalet endrer retning, bevirker posisjonsmålingssystemet til å virke som om en dodsone (0,3 bit) eksisterte mellom OPP og NED feilsignal-retningstilstandene, og oscillasjon omkring dette feilsignal null har en tendens til å bli stabilisert eller dempet. Således simuleres en tre-tilstands feilinnmatning for å forbedre systemstabi-liteten, men i realiteten beholdes et to-tilstands feilsignal

slik at ingen systemfprsterkningsfolsomhet innfores.

Omformeren i systemet innbefatter også kretser for å minske hastigheten ved hvilken feilsignalet samples når feilsignalet er i en overgangsfase mellom sine to retningsmessige tilstander. Dette trekk forbedrer også påliteligheten og stabiliteten av posisjonsmålingssystemet.

Endelig tilveiebringer oppfinnelsen forbedrede og forenklede kretser for å trinnforskyve tellerne i omformeren for å. elimi-nere fasegang mellom de analoge signalutmatningene og referanse-tellerutmatningen samtidig med at en hoy klokkefrekvens beholdes.

Generelt har man observert at stabiliteten av posisjonsmålingssystemet om feilsignalnulltilstanden har tendens til å bedre seg med okning av den absolutte storrelsen av. endringen i det analoge utgangssignalet (over 1 bit) med hver feilsignalsampler, og med minskning i systemets samplinghastighet. Det ene eller begge av ,disse systempar.ametre kan justeres for å påvirke stabiliteten av systemvirkningen når feilsignalet er ved eller nær sin nulltilstand. Fig. 1 er et blokkdiagram av en spesiell utforelsesform ifolge den foreliggende oppfinnelse. Fig. 2 er et skjematisk diagram av inngangskretsen i utforelsesformen ifolge fig. 1. Fig. 3 er et skjematisk diagram av en pulsstrykningskrets i nevnte utforelsesform. Fig. 4 er,et skjematisk diagram av en tellerkrets i nevnte utforelsesform. Fig. 5 er et skjematisk diagram av en logisk kombineringskrets i nevnte utforelsesform. Fig. 1 viser et posisjonsmålingssystem.med en analog-til-digital omformer ifolge den foreliggende oppfinnelse. Systemet innbefatter en Inductosyn® posisjonsmålingstransduktor 50 som har to relativt bevegelige elementer 51, 52. Omformeren tilforer et av elementene 51 analoge signaler på linjene 54a,b og 56a,b, begge med 4 KHz grunnkomponenter med amplituder som er respektivt proporsjonale med sinus og kosinus av en kommandovinkel 9 som er representativ for en spesiell relativ plassering mellom elementene 51, 52 innenfor en 5,08 mmromsyklus for transduktoren 50. Når den aktuelle relative posisjon for transduktorelemen-tene 51, 52 avviker fra kommahdovinkelen 0, genereres det et analogt feilsignal på linjen 58. Fasen av feilsignalet indikerer i hvilke av to retninger feilkorrigeringen må foretas (dvs. OPP eller NED).

Feilsignalet fores gjennom et 4 KHz filter 60 og kobles til for-sterkertrinn 61 og 62. Utgangen fra forsterkertrinnet 61 oppnår en forutbestemt verdi når den aktuelle transduktorplasseringen avviker fra kommandovinkelen 8 med en gitt verdi (f.eks. når feilsignalet er lik to femteparter av sin maksimalt mulige amplitude), og kobles til omformerinngangskretsen 100 via linjen 63. Utgangen fra det andre forsterkertrinnet 62 er også koblet til omformer inngangskretsen 100 via linje 64. Denne utmatning standar-, diseres av forsterkeren 62 til en digital puls som indikerer hvor-vidt feilsignalet er en OPP-tils.tand eller NED-tilstand, dvs. i en av to mulige retninger må feilkorrigeringene foretas.

Funksjonen av omformerinngangskretsen 100 er å sample det for-sterkede feilsignalet på linje 64 og å generere et digitalt po-sis jonspulssignal.på linje 150 når feilsignalet forblir i den samme tilstand (OPP eller NED) for to suksessive samplingsperio-der. Inngangskretsen 100 genererer også signaler på linjene 151 og 152 som indikerer retningen av den onskede posisjonskorrigering, henholdsvis OPP eller NED. Når videre utmatningen fra det forste forsterkertrinnet 61 er lik den forutbestemte verdi som indikerer at den posisjonsmessige feil er relativt stor, blir en "oversty-ring"-tilstand etablert, og inngangskretsen 100 genererer et antall korrigeringspulser, istedenfor en enkelt puls, slik at den posisjonsmessige korrigering kan akselereres.

Posisjonspulsene på linje 150 og retningssignalene på linjene 151 og 152 kobles til pulsstrykningskrets 200 som også tilfores 4 MHz digital klokkepulser fra en klokke 201 via en linje 202. Puls-forsinkelseskretsen 200 virker til å tilfore klokkepulser til en referanseteller 300 på linje 250, idet en klokkepuls ved nærvær av enhver annen posisjonspuls strykes. Kretsen 200 tilforer også klokkepulser til forste og andre tellere 400 og 500. En klokkepuls strykes fra pulstoget som tilfores den forste telleren 400 på linje 252 når en posisjonspuls inntreffer i en forste (OPP) tilstand. En klokkepuls strykes fra pulstoget som tilfores den andre telleren 500 når en posisjonspuls inntreffer i en andre (NED) tilstand.

De tre tellerne 300, 400 og 500 har hver et syklisk telleområde, og når de tilfores med sine respektive pulstog fra pulsstryk-. ningskretsen, er utmatningene fra sluttrinnene i nevnte forste og andre tellere 400 og 500 rektangulære bolgeformer som er relativt faseforskjovet med en verdi proporsjonal med den digitale' tellingsdifferanse mellom posisjonspulser i OPP og NED tilstander. Utgangssignalet fra referansetelleren 300 på linje 350 har en rektangulær bolgeform, hvis fase er sentrert mellom fasene av utmatningene fra nevnte forste og andre tellere. Den stigende bol-gefronten av signalet på linje 350 anvendes av omformerinngangskretsen til å utfore sampling av feilsignalet.

Den forste telleren 400 innbefatter også en krets som er beskrevet i det etterfolgende for å innfore en forsinkelse på 324 ns.

(lik 1,3 ganger en 250 ns. bit ved en klokkehastighet lik 4 MHz)

i utgangssignalene fra den forste telleren 400 når feilsignalet går over fra en NED til en OPP tilstand, som indikert av signalet som tilfores på linje 110 fra feilinngangskretsen 100. Det er denne forsinkelse, eller forskyvning i den. forste tellerutmatningen, som endrer de analoge utgangssignalene for å forandre kommandovinkelen 6 med en forutbestemt verdi, for derved å simu-lere en tre-tilstands feilsignal systemoperasjon.

Utgangen fra sluttrinnene i nevnte forste og andre tellere 400

og 500 tilfores på henholdsvis linjene 450'og 550 til en logisk kombineringskrets 600, hvilken, som beskrevet i tidligere nevnte US patent nr. 3 686 487, er i stand til å frembringe .analoge utgangssignaler på linjene 54a, 54b og 56a, 56b som har pulsbreddemodulerte rektangulære bolgeformer, som hver innbefatter en grunnfrekvenskomponent som har en amplitude som er proporsjonal med en trigonometrisk funksjon av den digitale innmatningen til om-

formeren (nemlig sinus og kosihus av kommandovinkelen 6) . De analoge utgangssignalene tilfores transduktoren 50 som derpå genererer feilsignalet som sendes gjennom filteret 60 og for-sterkerne 61 og 62 til omformerinngangskretsen 100 for å danne et lukket sloyfesystem.

Fagfolk vil forstå at omformerapparatet i den foreliggende oppfinnelse kan anvendes for posisjonsmåling, posisjonsutlesning eller posisjonsstyring når det innbefattes i systemer med pas-sende servoplasseringsmidler eller utlesningsindikatorer, slik det er beskrevet i det tidligere nevnte. US patent nr. 3 686 487.

Fig. 1 viser posisjonsmålingssystemet koblet til en posisjonsut-lesningskrets 701 og en utlesningsfremviser 702 ved hjelp av linjer 217 og 219 fra pulsstrykningskretsen 200. Utlesningskretsen 701 er hovedsakelig en opp-ned-teller, hvis utganger er koblet til en synbar fremviser 702. Innmatningene på linjene 217 og

219 styrer, respektivt, inkrementeringen og dekrementeringen av telleren og dens tilhorende posisjonsutlesningsfremvisning.

Fig. 2 viser feilinngangskretsen i utforelsesformen ifolge den foreliggende oppfinnelse. Feilsignalutgangen på forsterkertrinnet 62 er koblet via linjen 64 til D-inngangen på en flip-flop 111. "Overstyrings"utgangen på forsterkertrinnet 61 er koblet på linje

63 til D-inngangen på en annen flip-flop 112. Disse flip-floper

og andre som innbefattes i utforelsesformen er D-type flip-floper slik som typen SN 7 47 4 av integrerte kretser. Begge flip-flopene 111 og 112 har sine klokkeinnganger koblet til linje 350 som bærer en 4 KHz firkantbolge som genereres av referansetelleren 300, slik det vil bli beskrevet i det etterfolgende. Q-utgangen på flip-flopen 111 er koblet til D-inngangen på en flip-flop 113, hvis klokkeinngang.også er koblet til linjen 350. Q-utgangen på flip-flopen 111 og også Q-utgangen på flip-flopen 113 er koblet til en EKSKLUSIV-ELLER-port 114. Flip-flopen 111 sampler tilstanden av feilsignalet på linje 64 for hver puls på linje 350, og hver puls på linje 350 forskyver innholdet i flip-flopen 111 inn i flip-flopen 113. Utmatningen fra porten 114 på linje 150 er derfor en digital puls som indikerer det faktum at feilsignalinnmatningen på linje 64 har vært i en retning (hoy eller lav,OPP eller NED) for to på hverandre folgende samplingpulser på linje 350.

Q-utgangen på flip-flopen 112 er koblet til en inngang på en OG-port 117. Den andre inngangen på porten 117 er koblet via linjen 315 til en 400 KHz firkantbolge fra referansetelleren 300. En annen OG-port 118 har en inngang koblet til 4 KHz referansepulsen på linje 350, og den andre inngangen også koblet til linje 315. Utgangene fra OG-portene 117 og 118 er koblet til inngangene på

en IKKE-ELLER-port 119, hvis utgang går til inngangene på IKKE-ELLER-portene 115 og 116.. Den andre inngangen på IKKE-ELLER-porten 115 er koblet til Q-utgangen på flip-flopen 113, og den andre inngangen på IKKE-ELLER-porten 116 er koblet til Q-utgangen på flip-flopen 113.

Digitale signaler fremkommer på utgangen av IKKE-ELLER-porten 115 når feilsignalet slik det samples av den siste referansepulsen på linjen ,350 fremkommer i en OPP-tilstand. Digitale pulser fremkommer på utgangen av IKKE-ELLER-porten 116 når det tidligere samplede feilsignalet er i en NED-tilstand. Nærværet av en "over-styrings"tilstand bevirker utgangen av flip-flopen 112 til å styre et 400 KHz signal gjennom portene 117 og 119 til inngangene på IKKE-ELLER-portene 115 og 116 og derved multiplisere med hundre det effektive antallet av tellertrinnforskyvningspulser som inn-mates til systemet, slik det vil bli beskrevet i det etterfølgende. En puls fra 400 KHz signalet på linje 315 fores gjennom IKKE-ELLER -portene 115 og 116 under hver samplingperiode.

Fig. 3 viser pulsstrykningskretsen 200 og en 4 MHz digital klokke-kilde 201. Posisjonspulsutmatnirtgen fra feilinngangskretsen 100 på linje 150 er koblet til D-inngangene på flip-floper 212 og 214. Klokkeinngangene på flip-flopen 212 er koblet via linjen

151 til OPP-tilstandssignalet, og klokkeinngangen på flip-flopen 214 er koblet via linjen 152 til NED-tilstandssignalet. Q-utgangene på flip-flopene 212 og 214 er koblet til D-inngangene på henholdsvis flip-floper 216 og- 218. Klokkeinngangene på flip-flopene 216 og 218 er bundet til utgangen av 4 MHz klokken 201, hvilken også mater en inngang av hver av IKKE-ELLER-portene 220, 224 og 240. Q-utgangene på flip-flopene 216 og 218 er koblet,via

• linjer 217 og 219 til forinnstillingsinngangene på henholdsvis flip-flopene 212 og 214.' Signalene på linjene 217 og 219 sendes også til utlesningslogikken 701 og fremviseren 702 for å styre

inkrementeringen og dekrementeringen av utlesningen.

Q-utgangen på flip-flopen 216 er bundet til den andre inngangen

på IKKE-ELLER-porten 220 og også til en inngang på en IKKE-ELLER -port 222. Q-utgangen på flip-flopen 218 er koblet til den andre inngangen på IKKE-ELLER-porten 2 22 og til den andre inngangen på IKKE-ELLER-porten 224. Som en folge av denne krets-konstruksjon genererer utgangen av IKKE-ELLER-porten 22 2 4 MHz klokkepulser på linje 252 med en puls stroket når en posisjonspuls genereres på linje 150 i en OPP-tilstand. På tilsvarende måte genereres klokkepulser ved utgangen av IKKE-ELLER-porten 224 på linje 256 med pulser stroket når posisjonspulser er til stede på linje 150 og feilsignalet er i en NED-tilstand.

Utgangen fra IKKE-ELLER-porten 2 22 er koblet til klokkeinngangen av en del-med-to-teller 230 (slik som en integrert krets av typen SN 74196) . QA-utgangen på telleren 230 er koblet til klokkeinngangen på en flip-flop 2.32, hvis D-inngang er bundet til jord. Q-utgangen på flip-flopen 232 går til D-inngangen på en annen flip-flop 234 som klokkes av 4 MHz klokkesignaler på linje 202. Q-utgangen på flip-flop 234 er fort tilbake til klareringsinngangen på flip-flopen 232, og Q-utgangen på flip-flopen 234 går til den andre inngangen på IKKE-ELLER-porten 240. Anordningen av telleren 230 og flip-flopene 232 og 234 tillater standardiserte, synkro-niserte klokkepulser å fremkomme på utgangen av porten 240 på linje 250 med en klokkepuls stroket for hver annen posisjonspuls som genereres på linjen 150.

Derfor blir med den beskrevne kretsanordning ref eranset el leiren

300 stadig inkrementert med 4 MHz klokkepulser, med en puls stroket ved nærværet av hver annen posisjonspuls mens nevnte forste og andre tellere 400 og 500 stadig inkrementeres ved hjelp av A MHz klokkepulser, med en puls stroket fra den forste tellerinngangen når en posisjonspuls genereres med en OPP-tilstand, og en puls strykes fra den andre tellerinnmatningen når en posisjonspuls genereres med en NED-tilstand. De to tellerutgangssignalene på linjene 450 og 550 forskyves i fase relativt hverandre som en funksjon av antallet og retningen av posisjonspulser som genereres. Fordi en puls strykes fra innmatningen til referansetelleren 300 for hver annen posisjonspuls, forblir fasen av referansetellerut-

matningen på linje 350 sentrert mellom utmatningene fra nevnte forste og andre tellere,- slik at fasegang mellom tellerutmat-ningene elimineres og en relativt hby klokkefrekvens kan beholdes for hoyhastighetsfolgingsformål. Ettersom de tre tellerne kun trenger å inkrementeres, kreves det ingen opp-nedtellere, og det skjer en minskning av kretsens kompliserthet.

Fig. 4 viser de tre grunritellere i systemet: referansetelleren 300, den forste telleren 400 og den andre telleren 500. Signalet på linje 250 er koblet til inngangen av en dél-med-ti-teller 310 (en SN 74192 krets), hvis Qc-utgang er bundet til klokkeinngangen på en del-med-hundre-teller 320 (slik som to SN 74161 kretser koblet i kaskade)..Et 400 KHz signal fra telleren 310 tas på linjen 315 og returneres til feilinngangskretsen 100 som er beskrevet i

forbindelse med fig. 2.

Referansetelleren 300 innbefatter også en flip-flop 330, hvis D-inngang og forinnstillingsinngang er koblet til posisjonspuls-linjen 150. Q-utgangen på flip-flopen 330 er bundet til klareringsinngangen på en annen flip-flop 340, hvis Q-utgang går tilbake til sin egen D-inngang og også til en inngang på en IKKE-ELLER-port 345. Sluttutgangen på del-med-hundre-telleren 320 er koblet til den andre inngangen på IKKE-ELLER-porten 345 og til klokkeinngangen på flip-flopen 340. Utgangen fra IKKE-ELLER-porten 345 på linje 350 er fort tilbake til klokkeinngangen på flip-flopen 330 og sendes som referansesamplingsignal til feilinngangskretsen 100.

Kretsutformningen av flip-flopene 330 og 340 og porten 345 mulig-gjor genereringen av et 4 KHz referansesignal på linje 350 når feilsignalet forblir i en stabil OPP- eller NED-tilstand. Når imidlertid feilsignalet endrer sin retningsmessige tilstand, deles utmatningen fra tellertrinnet 320 med to ved hjelp av flip-flopen 340 for å gi et 2 KHz referansesignal på linje 350 for sampling av feilsignalet. Denne minskede samplinghastighet opp-rettholdes inntil feilsignalet som samplet har opprettholdt den samme OPP- eller NED-retningsmessige tilstand under to på hverandre folgende samples. Den minskede samplinghastighet når f.eil-signalretningen er i en overgangsfase forbedrer i stor grad stabiliteten og påliteligheten av posisjonsmålingssysternet, slik at f.eks. flimring av det tall. i utlesningsfremvisningen som har minst betydelig posisjon, elimineres.

Den forste telleren 400 har signalet på linje 25 2 koblet til klokkeinngangen på en del-med-fem-teller 402 (slik som en SN 74196 krets), hvis QD~utgang går til A-inngangen på en monostabil multivibrator 404 (en SN 74123 krets) og til en inngang på en OG-port 412. Multivibratoren 404 er forsynt med en motstand-kondensatorkombinasjon 406, slik at når dens A-inngang går hoy, forblir Q-utgangen på multivibratoren hoy i 325 ns., hvilket er 1,3 ganger 250 ns. perioden av 4 MHz klokken. Q-utgangen på multivibratoren 404 er koblet til klokkeinngangen på en flip-flop 408 og til en inngang på en OG-port 410. D-inngangen på flip-flopen 408 tilfores på linje 110 med Q-utgangen på flip-flopen 111 fra feilinngangskretsen som vist i fig. 2. Q-utgangen på flip-flopen 408 er bundet til den andre inngangen på porten 4.10, og Q-utgangen på flip-flopen 408 går til den andre inngangen på porten 412. Hver utgang på OG-portene 410 og 412 er koblet til en inngang på en IKKE-ELLER-port 414, hvis utgang.er bundet til inngangen på en del-med-femti-teller 420 (slik som to SN 74161 kretser koblet i kaskade). Utmatningen fra telleren 420 fremkommer

på linje 450.

Når feilsignalet samples i en NED-tilstand, deles pulsene på linje 25 2 ned ved hjelp av delerkretsen 40 2 og sendes gjennom portene

412 og 414 til den neste tellerkretsen 420. Når imidlertid feilsignalet er i en OPP-tilstand, slik som indikert med nivået av signalet på linje 110, settes flip-flopen 408, og pulsene fra utgangen på delerkretsen 40 2 går ikke direkte til portene 412 og 414, men isteden-blir de forsinkede utgangssignalene fra multivibratoren 404 sendt gjennom portene 410 og 414 til tellerkretsen 420. Som et resultat av dette blir utgangen fra telleren 420 på linje 450 forsinket med 325 ns. relativt fasen for referansetellerutgangspulsene på linje 350, når feilsignalet er i en OPP-tilstand.

Den andre telleren 500 har en inngang på linje 256 til klokkeinngangen på en del-med-fem-teller 510 (en SN 74196 krets). Utgangen fra telleren 510 går til en inverterer 514, og utgangen fra den invertereren mater en del-med-femti-teller 520 (igjen to SN 74161 kretser koblet i kaskade) for å generere et utgangssignal1 på linje 550.

Som folge av denne telleranordning tilveiebringer referanse-tellerutgangen på linje 350 et 4 KHz pulstog. Den forste tellerutmatningen på linje 450 omfatter et pulstog med frekvens 16 KHz, hvilke pulser forsinkes med 325 ns. relativt fasepulsene på refe-ransetellerutgangslinjen 350 når feilsignalet er i en OPP-tilstand. Den andre tellerutmatningen på linje 550 omfatter et pulstog med frekvens 16 KHz, hvor disse pulser aldri forsinkes eller forskyves relativt fasen for referansetellerutgangspulsene på linje 350.

Fig. 5 viser den logiske kombinasjonskrets 600 som tar 16 KHz signalene fra nevnte forste og andre tellere 400 og 500 og som folge derav genererer to pulsbreddemodulerte analoge signaler som har 4 KHz grunnfrekvenskomponenter som er proporsjonale henholdsvis med sinus og kosinus av en vinkel 6, hvor Q er lik antallet digitale inngangspulser n fra forsterkertrinnet 62, dividert med det totale nedtellingsområdet N på 2000 og multiplisert med 360°.

Den logiske kombineringskrets 600 innbefatter fire flip-floper 601-604, åtte IKKE-ELLER-porter 611-618 og åtte 30 ohm motstander 621-628. Utmathingen fra den forste telleren 400 på linje 450 kobles til klokkeinngangene på flip-flopene 601-602. Q-utgangen på flip-flopen 601 går til en inngang på IKKE-ELLER-porten 613,

og Q-utgangen går til en inngang på IKKE-ELLER-porten 611 og til D-inngangen på flip-flopen 602. Q-utgangen på flip-flopen 602 er bundet til en inngang på porten 615, og Q-utgangen går til en inngang på porten 617 og til D-inngangen på flip-flopen 601..

Utgangen fra den andre telleren 500 på linje 550 går til klokkeinngangene på flip-flopene 603 og 604. Q-utgangen på flip-flopen 60 3 er bundet til den andre inngangen på porten 611, og Q-utgangen på den flip-flopen er koblet til den andre inngangen på.porten 613 og til D-inngangen på flip-flopen 604. Q-utgangen på flip-flopen 604 er koblet til den andre inngangen på porten 615, ^pg Q-utgangen går til porten 617 og til D-inngangen på flip-flopen 603.

Utgangen på porten 611 går til en side av motstanden 621 og til en inngang på porten 612. Utgangen på porten 612 er

bundet til en side av motstanden 622. Utgangen av porten 613

er koblet til en side av motstanden 623 og til en inngang på porten 614, hvis utgang er koblet til en side av motstanden 624. Utgangen på porten 615 er bundet til en side av motstanden 625 og til en inngang på porten 616. Utgangen på porten 616 går til en side av motstanden 626. Utgangen på porten 617 er bundet til en side av motstanden 627 og til en inngang på porten 618, hvis utgang går til en side av motstanden 628. De gjenværende inngan-ger på portene 612, 614, 616 og 618 er bundet til jord.

Den andre siden av motstandene 621 og 624 er forbundet ved hjelp av linjen 54a, og de andre sidene av motstandene 622 og 623 er bundet sammen ved hjelp av linjen 54b. Det analoge signalet som korresponderer med sinus 6 genereres over linjene 54a, 54b. På tilsvarende måte blir den andre siden av motstandene 625 og 628 koblet sammen ved hjelp av linjen 56a, og motstandene 626 og 627 er forenet ved hjelp av linjen 56b. Signalet som korresponderer med kosinus 6 fremkommer over linjene 56a, 5 6b.

Teorien og operasjonen av slike logiske kombineringskretsmidler er beskrevet i det tidligere nevnte US patent nr. 3 686 487.

I realiteten danner imidlertid flip-flopene 601 og 602 en Johnson tvunnet ringteller som deler 16 KHz signalet på linje 450 med fire for å gi 4 KHz signaler på utgangen av flip-flopen 6ol og andre 4 KHz signaler 90° ute av fase med de signalene for de respektive utganger av flip-flopen 602. På tilsvarende måte danner også flip-flopene 603 og 604 en tvunnet ringteller for å dele signalet på linje 550 i 4 KHz signaler på utgangene av flip-flopen 603 og andre 4 KHz signaler på utgangene av flip-flopen 604 90° ute av fase, dys. i kvadratur, med signalene ved de respektive utganger av flip-flopen 603. Nettverket av IKKE-ELLER-porter 611-618 og motstander 621-628 anvendes til å danne pulsbreddemodulerte SINUS og KOSINUS analoge signalutmatninger på henholdsvis linjene 54a-b og 56a-b, ved OG'ing av grunnutmatningene fra flip-flopene 601 og 603 for å gi SINUS utmatningen, og OG1 ing av kvadraturut-matningene fra flip-flopene 602 og 604 for å generere KOSINUS'ut-matningssignalet.

Således bevirker IKKE-ELLER-porten 611 en IKKE-ELLER-operasjon av de komplementære utmatningene fra flip-flopene 601 og 603 for å mate en side av SINUS utmatningen (54a), og IKKE-ELLER-porten 613 bevirker IKKE-ELLER-operasjon på de sanne utmatninger fra flip-flopene 601 og 603 til den andre siden av SINUS utgangen (54b). Portene 615 og 617 bevirker IKKE-ELLER-operasjon på de komplementære og sanne utmatninger, henholdsvis fra "kvadratur" flip-flopene 602 og 604, for å.tilfore KOSINUS signalet til linjene 56a-b. IKKE-ELLER-portene 612, 614, 616 og 618 er koblet som inverterere for å tilfore returbaner for SINUS og KOSINUS utgangsstrbmmene som sendes til Inductosyn transduktorviklingene. SINUS og KOSINUS pulsbreddemodulerte signaler som således er dan-net, har en 4 KHz grunnfrekvens, hvor amplituden av grunnkompo-nenten i SINUS signalet på linjene 54a-b er proporsjonal med SINUS av kommandovinkelen og hvor amplituden av grunnfrekvens-komponenten i SINUS signalet over linjene 56a-b er proporsjonal med kosinus

Selv om den beskrevne utforelsesform av den foreliggende oppfinnelse simulerer et tre-tilstands feilinnmatningssystem ved detek-tering av en feilsignalretningsmessig overgang og endring av bredden av pulsbreddemodulerte analoge utgangssignaler med en verdi storre enn den normale en-bit-endring ved den tilstanden, vil man forstå at oppfinnelsen ikke er begrenset til posisjonsmålingssystemer som har pulsbreddemodulerte analoge utmatninger. F.eks. beskriver US patent nr. 3 789 393 et posisjonsmålingssystem med en digital-til^analog omformer som anvender både amplitude og pulsbreddemodulering for å generere analoge utgangssignaler. I det systemet representerer pulsamplitudekomponenten av det analoge signalet de fine (minst betydelige) bits av kommandoposisjonen, og pulsbreddekomponenten i signalet representerer de grove (mest betydelige) bits. Den foreliggende oppfinnelse kan anvendes med et slikt system ved å endre den amplitudemodulerte komponenten i den analoge utmatningen med en forutbestemt verdi (f.eks. med en verdi som korresponderer med en 1,3 bit endring i kommandoposisjonen) når feilsignalet endrer retningsmessig tilstand. Videre ble det funnet fordelaktig å forbke den analoge utmatning i det beskrevne system med en 1,3 bit kommandoposisjonsendring, men dette tall er ikke kritisk, og andre verdier storre enn en en-bit-endring kan også anvendes.

Den foreliggende oppfinnelse finner spesiell anvendelse i forbindelse med hoyhastighetsdigitale folgingssystemer (slik som beskrevet i US patent nr. 3 67 3 395) som krever at' de indre tel-lertilstander i den digitale-til-analoge omformer er noyaktige til enhver tid, innbefattende tidspunkter med hurtig posisjonsmessig endring. På grunn av simuleringen av en tre-tilstands "dodsone" innmatningsform reagerer tilstandene i nevnte forste og andre tellere noyaktig på den sanne posisjon av transduktoren,

selv under hoyhastighetsfolging.

Selv om den beskrevne utforelsesform reduserer feilsignalsamp-linghastigheten med en faktor på to når feilsignalet ikke har vært til stede i en retningsmessig tilstand under to på hverandre folgende samplingtidspunkter, vil det være klart at samplinghastigheten kan reduseres med andre faktorer ved slike tilstander.

Claims (9)

1. Apparat innbefattende en posisjonsmålende transduktor som genererer et feilsignal som en funksjon av en posisjonsmessig tilstand hos nevnte transduktor, og som en funksjon av analoge signalinnmatninger til nevnte transduktor, hvor nevnte feilsignal har to retningsmessige tilstander, karakterisert ved

a) inngangsmidler for periodisk å sample nevnte feilsignal og for reaksjonsmessig å generere digitale signaler som er representative for den retningsmessige tilstand av nevnte feilsignal, b) omformermidler som reagerer på nevnte digitale signaler for generering av nevnte analoge signaler, hvor nevnte analoge signaler endres med en ensartet gitt verdi ved nærvær av hver av nevnte digitale signaler, og c) midler som reagerer på nevnte digitale signaler for endring av nevnte analoge signaler med en verdi storre enn nevnte ensartede gitte verdi når nevnte feilsignal endrer retningsmessig tilstand.

2. Apparat som angitt i krav 1, karakterisert ved midler som reagerer på nevnte digitale signaler for redusering av samplinghastigheten av nevnte feilsignal når nevnte feilsignal ikke har forblitt i en retningsmessig tilstand under to på hverandre folgende samplingganger.

3. Apparat som angitt i krav 1, karakterisert ved at nevnte omformermiddel omfatter . a) en kilde for klokkepulser, b) kretsmidler som reagerer på nevnte klokkepulser og digitale signaler for generering av forste og andre tog av trinnforskyvningspulser, hvor forskjellen i antallet pulser mellom nevnte forste og andre tog er en funksjon av nevnte feilsignal, c) forste og andre tellere som reagerer på henholdsvis nevnte forste og andre tog av trinnforskyvningspulser for telling og registrering av nevnte trinnforskyvningspulser syklisk gjennom et telleområde, hvor nevnte teller i tillegg har midler som reagerer på nevnte digitale pulser for forsinkelse av telleregistreringssignaler fra nevnte forste teller under en forutbestemt forsinkelsestid når nevnte feilsignal er i en gitt retning, og d) midler for logisk å kombinere nevnte telleregistreringssignaler fra nevnte forste teller med telleregistreringssignaler fra nevnte andre teller for å danne nevnte analoge signaler.

4. Apparat som angitt i krav 3, karakterisert ved en referanseteller som reagerer på nevnte klokkepulser for telling og registrering av klokkepulsene.

5. Apparat som angitt i krav 4, karakterisert ved en krets som reagerer på nevnte feilsignal og på periodiske telleregistreringssignaler fra nevnte referanseteller for generering av en av nevnte digitale inngangssignaler når nevnte feilsignal er i en retning under to på hverandre folgende periodiske signaler.

6. Apparat som angitt i krav 4, karakterisert ved at nevnte kretsmiddel omfatter midler for å blokkere in-krementer ingen av nevnte referanseteller med en klokkepuls ved nærvær av hver annen inngangspuls, og at nevnte forste pulstog er sammensatt av nevnte klokkepulser, hvor en klokkepuls er stroket fra nevnte forste tog ved nærvær av et inngangssignal i en forste av to tilstander, og at nevnte andre pulstog er sammensatt av nevnte klokkepulser, hvor en klokkepuls er stroket fra nevnte andre tog ved nærvær av et inngangssignal i en andre av to tilstander.

7. Apparat som angitt i krav 3, karakterisert ved. at nevnte forutbestemte forsinkelsestid er storre enn en periode av nevnte klokkepulser.

8. Apparat som angitt i krav 3, karakterisert ved at nevnte forutbestemte forsinkelsestid er mellom en og to perioder av nevnte klokkepulser.

9. Apparat . som angitt i krav 1, karakterisert ved at samplinghastigheten for sampling av nevnte feilsignal er en forste systemparameter og at nevnte ensartede gitte verdi er en andre systemparameter, idet nevnte apparat ytterligere omfatter midler for å endre verdien av i det minste en av nevnte to systemparametre ved en retningsmessig endring av nevnte feilsignal og for å tilbakefore nevnte parametre til sin opprinnelige verdi når nevnte feilsignal forblir i en retningsmessig tilstand under et gitt antall på hverandre folgende samples.