PL179061B1 - Plytka nosna do montazu drutowego struktur pólprzewodnikowych ukladów scalonych PL PL PL - Google Patents

Plytka nosna do montazu drutowego struktur pólprzewodnikowych ukladów scalonych PL PL PL

Info

Publication number
PL179061B1
PL179061B1 PL96321595A PL32159596A PL179061B1 PL 179061 B1 PL179061 B1 PL 179061B1 PL 96321595 A PL96321595 A PL 96321595A PL 32159596 A PL32159596 A PL 32159596A PL 179061 B1 PL179061 B1 PL 179061B1
Authority
PL
Poland
Prior art keywords
layer
organic material
electrically conductive
semiconductor structure
layers
Prior art date
Application number
PL96321595A
Other languages
English (en)
Other versions
PL321595A1 (en
Inventor
Ashwinkumar Ch Bhatt
Subahu D Desai
Thomas P Duffy
Jeffrey A Knight
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of PL321595A1 publication Critical patent/PL321595A1/xx
Publication of PL179061B1 publication Critical patent/PL179061B1/pl

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/021Components thermally connected to metal substrates or heat-sinks by insert mounting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • H10W70/695Organic materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)
  • Resistance Heating (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

1. Plytka nosna do montazu drutowego struktur pólprzewodnikowych ukladów scalonych, zawierajaca podloze struktury pólprzewodnikowej, posiadajace dwie wzajemnie przeciwlegle powierzchnie, przynajmniej pierwsza warstwe oraz co najmniej jedna druga warstwe materialu organicznego, co najmniej jedna warstwe mate- rialu przewodzacego elektrycznie, usytuowana pomiedzy warstwami materialu organicznego, warstwe materialu metalicznego, usytuowana w bezposrednim sasiedztwie powierzchni podloza struktury pólprzewodnikowej, wne- ke oraz strukture pólprzewodnikowa, umieszczona we wnetrzu tej wneki i stykajaca sie z warstwa materialu metalicznego, znamienna tym, ze zawiera metaliczny pierscien (250), który otacza jednopoziomowa wneke (140), siegajaca od pierwszej powierzchni (30) podloza (24) struktury pólprzewodnikowej, usytuowanej w bezposrednim sasiedztwie pierwszej warstwy (110) materialu organicznego, w kierunku ku drugiej po- wierzchni (40) podloza (24) struktury pólprzewodnikowej i dochodzaca przynajmniej do warstwy (230) materialu metalicznego, i jest polaczony elektrycznie z warstwa (100) materialu przewodzacego elektrycznie, usytuowana pomiedzy drugimi warstwami (60, 70) materialu orga- nicznego. FIG . 4 F IG . 5 PL PL PL

Description

Przedmiotem wynalazku jest płytka nośna do montażu drutowego struktur półprzewodnikowych układów scalonych.
Znana jest, na przykład z opisów patentowych JP 06314859, JP 02058358, EP 0623956, EP 0427265 i z publikacji „IBM Technical Disclosure Bulletin”, vol. 28, nr 7, str. 2918-1919, płytka nośna do montażu drutowego struktur półprzewodnikowych układów scalonych, zawierająca podłoże struktury półprzewodnikowej, posiadające dwie wzajemnie przeciwległe powierzchnie, przynajmniej pierwszą warstwę oraz co najmniej jedną, drugą warstwę materiału organicznego, co najmniej jedną warstwę materiału przewodzącego elektrycznie, usytuowaną pomiędzy warstwami materiału organicznego, warstwę materiału metalicznego, usytuowaną w bezpośrednim sąsiedztwie powierzchni podłoża struktury półprzewodnikowej, wnękę oraz strukturę półprzewodnikową, umieszczoną we wnętrzu tej wnęki i stykającą się z warstwą materiału metalicznego.
Elementy półprzewodnikowych układów scalonych, zwane poniżej strukturami półprzewodnikowymi lub po prostu strukturami, są zwykle obudowywane elektronicznie przez zamontowanie jednej lub kilku struktur na ceramicznym podłożu nośnikowym, na przykład z tlenku glinu, i zastosowanie połączeń drutowych do elektrycznego połączenia pól
179 061 kontaktowych wejściowych i wyjściowych, znajdujących się na każdej strukturze z odpowiednimi polami kontaktowymi, a zatem odpowiednimi układami rozprowadzającymi, na podłożu ceramicznym. Otrzymany nośnik ceramiczny ze struktura jest następnie montowany na płytce drukowanej lub karcie drukowanej oraz łączony w ten sposób, za pośrednictwem obwodów tej płytki lub karty drukowanej z innymi takimi ceramicznymi nośnikami struktur i/lub innymi częściami elektronicznymi na płytce lub karcie drukowanej.
Stosowanie podłoży ceramicznych do struktur pociąga za sobą pewne ograniczenia i niedostatki. Na przykład, jak wiadomo, prędkość propagacji sygnału elektrycznego przez przewód na podłożu dielektrycznym, lub między dwiema warstwami dielektrycznymi, jest proporcjonalna do odwrotności pierwiastka kwadratowego ze stałej dielektrycznej warstw. Niestety, stała dielektryczna tlenku glinu wynosi około 9, co powoduje, że podłoża ceramiczne wykazują małe, niekiedy niedopuszczalne małe prędkości propagacji.
Stosowanie podłoży ceramicznych struktur powoduje również pewne ograniczenia dotyczące pól kontaktowych wejściowych i wyjściowych. Na przykład jednowarstwowy nośnik ceramiczny struktury zawiera tylko jedną warstwę obwodów rozprowadzających na górnej powierzchni jednej warstwy ceramicznej (do połączenia takiej struktury z płytką lub kartą, drukowaną służy zwykle ramka z wyprowadzeniami, której przewody wewnętrzne połączone są z obwodowymi polami kontaktowymi). W miarę wzrostu liczby przewodów rozprowadzających konieczne jest odpowiednie zmniejszanie odstępów między przewodami rozprowadzającymi, aż do momentu, w którym wystąpią niedopuszczalne już przesłuchy międzyprzewodowe. Ponadto, staje się coraz trudniejsze, jeśli nie niemożliwe, tworzenie odpowiedniej liczby pól kontaktowych na zewnętrznym obwodzie warstwy ceramicznej. Tak więc występuje ograniczenie dotyczące jednowarstwowych podłoży ceramicznych do struktur, w odniesieniu do możliwości pomieszczenia dużej liczby struktur wejściowych/wyjściowych.
Próby przejścia na struktury o stosunkowo dużej liczbie zacisków wejście/wyjście doprowadziły do zastosowania ceramicznych podłoży wielowarstwowych z wykorzystaniem tak zwanych sieci sferycznych zamiast ramek z wyprowadzeniami. Te rodzaje podłoży ceramicznych struktur różnią się od podłoży jednowarstwowych tym, że zawierają, dwie lub więcej warstw wyprowadzeń połączonych elektrycznie przez wywiercone mechanicznie otwory przelotowe, które są pokrywane galwanicznie lub wypełniane materiałem przewodzącym elektrycznie. Ponadto pewna liczba takich otworów odchodzi od warstw obwodów rozprowadzających do platform na spodnich stronach podłoży struktur, na których zainstalowane są sferyczne kontakty lutownicze (ustawione w sieć, stąd termin sieć sferyczna). Te sferyczne kontakty lutownicze przeznaczone są do mechanicznego i elektrycznego połączenia ich z odpowiednimi lutowanymi polami kontaktowymi na płytce drukowanej lub karcie drukowanej. Niestety, otwory wiercone mechanicznie łączące wzajemnie warstwy obwodów rozprowadzających mają stosunkowo duże średnice i wymagają dużych odstępów między wyprowadzeniowych, zaś te stosunkowo duże odstępy między przewodami odprowadzającymi ograniczają, liczbę wejść i wyjść struktury mieszczących się na takim ceramicznym podłożu wielowarstwowym.
Inne próby obudowywania struktur mających stosunkowo dużą liczbę wyprowadzeń wejście/wyjście polegały na stosowaniu rozmieszczonych w wielu poziomach wnęk w wielowarstwowych podłożach ceramicznych, przy czym stosowany termin „wnęka” oznacza wgłębienie w podłożu, a nie otwór przechodzący przez grubość podłoża. Przy zastosowaniu takiej konfiguracji obudowy, struktura montowana jest na wprost wnęki wielopoziomowej. Połączenia drutowe sięgają od pól kontaktowych wejście/wyjście na górnej powierzchni struktury do pól kontaktowych na odsłoniętych górnych powierzchniach różnych warstw wielowarstwowego podłoża ceramicznego tworzącego różne poziomy wnęk wielopoziomowych. Jakkolwiek taka konfiguracja daje możliwość zmieszczenia stosunkowo dużej liczby wyprowadzeń wejście/wyjście struktury, to powoduje stosunkowo dużą długość połączeń drutowych odchodzących od struktury do górnych poziomów wnęki wielopoziomowej. W konsekwencji w sposób niepożądany wzrasta czas przebiegu odpowiednich sygnałów elektrycznych.
179 061
Ceramiczne podłoża nośnikowe struktur ograniczone są również w odniesieniu do ich możliwości rozpraszania mocy strat. Na przykład, w przypadku ceramicznego nośnika wielowarstwowego ze strukturą umieszczoną na spodzie wnęki wielopoziomowej, rozpraszanie ciepła osiąga się zwykle przez zastosowanie radiatora bezpośrednio pod wnęką. Lecz to powoduje, że ciepło wytwarzane przez strukturę wymaga, przed dojściem do radiatora, przeniesienia na zasadzie przewodnictwa warstwy ceramicznej na spodzie wnęki. W wyniku tego zmniejsza się szybkość rozpraszania ciepła.
Tak więc twórcy opracowujący podłoża struktur poszukują, dotychczas bez sukcesu, płytek nośnych, które zapewniają, stosunkowo duże prędkości propagacji sygnałów elektrycznych, umożliwiają osadzenie struktur o stosunkowo dużej liczbie wyprowadzeń wejście/wyjście, bez potrzeby mechanicznego wiercenia otworów dla połączenia miedzy sobą różnych warstw obwodów rozprowadzających oraz wykazują, stosunkowo mały czas przebiegu sygnału i stosunkowo duże rozpraszanie ciepła.
Płytka nośna do montażu drutowego struktur półprzewodnikowych układów scalonych, zawierająca podłoże struktury półprzewodnikowej, posiadające dwie wzajemnie przeciwległe powierzchnie, przynajmniej pierwszą warstwę oraz co najmniej jedną drugą warstwę materiału organicznego, co najmniej jedną warstwę materiału przewodzącego elektrycznie, usytuowaną pomiędzy warstwami materiału organicznego, warstwę materiału metalicznego, usytuowaną w bezpośrednim sąsiedztwie powierzchni podłoża struktury półprzewodnikowej, wnękę oraz strukturę półprzewodnikową, umieszczoną we wnętrzu tej wnęki i stykającą się z warstwą materiału metalicznego, według wynalazku charakteryzuje się tym, że zawiera metaliczny pierścień, który otacza jednopoziomową wnękę, sięgającą od pierwszej powierzchni podłoża struktury półprzewodnikowej, usytuowanej w bezpośrednim sąsiedztwie pierwszej warstwy materiału organicznego, w kierunku ku drugiej powierzchni podłoża struktury półprzewodnikowej i dochodzącą przynajmniej do warstwy materiału metalicznego, i jest połączony elektrycznie z warstwą materiału przewodzącego elektrycznie usytuowaną pomiędzy drugimi warstwami materiału organicznego.
Pomiędzy drugą warstwą materiału organicznego i następną drugą, warstwą materiału organicznego usytuowana jest druga warstwa materiału przewodzącego elektrycznie.
Pierwszą warstwę materiału organicznego stanowi warstwa światłoczuła.
Pierwsza warstwa materiału organicznego posiada otwory przelotowe, wykonane za pomocą technik fotolitograficznych i zawierające materiał przewodzący elektrycznie.
Na drugiej powierzchni podłoża struktury półprzewodnikowej usytuowane są przewodzące elektrycznie pola kontaktowe i/lub powierzchnie kontaktowe, z którymi połączone są sfery lutownicze.
Warstwa materiału przewodzącego elektrycznie jest połączona jako płyta zasilająca.
Wynalazek zapewnia stosunkowo duże prędkości propagacji sygnałów elektrycznych, umożliwia osadzenie struktur o stosunkowo dużej liczbie wyprowadzeń wejście/wyjście, bez potrzeby mechanicznego wiercenia otworów dla połączenia między sobą różnych warstw obwodów rozprowadzających, pozwala uniknąć stosowania stosunkowo długich drutów połączeniowych i uzyskać stosunkowo mały czas przebiegu sygnału oraz wykazuje stosunkowo duże rozpraszanie ciepła.
Płytka nośna, według wynalazku, zawiera organiczne materiały dielektryczne, jak na przykład zestawy epoksydowo-szklane, zamiast ceramicznych materiałów dielektrycznych. Te materiały organiczne mają stosunkowo małe stałe dielektryczne, na przykład 4,0. W wyniku tego, płytka nośna według wynalazku zapewnia stosunkowo duże prędkości propagacji sygnałów elektrycznych.
Płytka nośna, według wynalazku, zawiera również organiczną światłoczułą warstwę dielektryczną, stanowiącą foliową warstwę redystrybucyjną. Znaczy to, że konkretna organiczna warstwa dielektryczna jest wrażliwa na światło, i z łatwością można ją selektywnie naświetlać przez maskę i wywołać, dokładnie tak, jak fotomaskę, w celu otrzymania otworów przelotowych (zwanych poniżej fotoprzelotami, dla odróżnienia ich od otworów przelotowych wierconych mechanicznie) w światłoczułej warstwie dielektrycznej. Istotne jest, że fotoprzeloty są łatwe do ukształtowania ze średnicami znacznie mniejszymi od średnic otworów przelo179 061 towych ukształtowanych konwencjonalnymi metodami mechanicznego wiercenia. Na przykład, średnica wierconego konwencjonalnie otworu przelotowego nie jest zwykle mniejsza, niż około 0,3 mm, podczas gdy średnica fotoprzelotu może wynosić na przykład zaledwie 0,05 mm. W konsekwencji, kiedy taka dielektryczna warstwa światłoczuła wchodzi w skład płytki nośnej według wynalazku, możliwe jest połączenie między dwoma (lub więcej) warstwami obwodów rozprowadzających bez ograniczania odstępów między drutami rozprowadzającymi w takim stopniu, jak przy stosowaniu przelotów wierconych mechanicznie. W wyniku tego, płytka nośna według wynalazku mieści struktury o większej liczbie wyprowadzeń wejście/wyjście, niż konwencjonalne płytki nośne ceramiczne.
Płytka nośna według wynalazku zawiera poza tym wnękę jednopoziomową do pomieszczenia struktury, zamiast wnęki wielopoziomowej. W wyniku tego unika się stosunkowo długich połączeń drutowych. Dzięki temu płytka nośna według wynalazku cechuje się krótkimi czasami przebiegu odpowiednich sygnałów elektrycznych.
Termiczne otwory przelotowe poniżej wnęki jednokondygnacyjnej, sięgające do spodu nośnika struktury, umożliwiają odprowadzanie z powietrzem do atmosfery ciepła wytwarzanego przez strukturę. Bezpośrednio pod przelotami termicznymi umieszczony jest radiator, w celu przyspieszenia rozpraszania ciepła. Płytka nośna zawiera warstwę metaliczną, na przykład miedzianą, działającą jak radiator, a głębokość jednokondygnacyjnej wnęki dochodzi do, a nawet sięga w głąb, warstwy metalicznej. Zapewnia to bezpośredni kontakt fizyczny między strukturą we wnęce, a radiatorem, co daje w wyniku jeszcze większe rozpraszanie ciepła.
Płytka nośna według wynalazku zawiera przynajmniej dwie warstwy organiczne, z warstwą uziemienia między nimi, oraz zawiera prawie ciągły pierścień metalowy, który otacza ścianki boczne wnęki i rozciąga się w pionie do powierzchni górnej nośnika. Obecność tego pierścienia metalowego umożliwia łatwy kontakt elektryczny z warstwą uziemienia, bez potrzeby wiercenia mechanicznego otworów przelotowych sięgających do warstwy uziemienia. Dzięki temu uzyskuje się korzystne zmniejszenie odstępów między drutami rozprowadzającymi.
Przedmiot wynalazku uwidoczniono w przykładach wykonania na rysunku, na którym fig. 1 przedstawia w przekroju płytkę nośną według wynalazku, w pierwszym przykładzie wykonania, fig. 2 - w przekroju płytkę nośną według wynalazku, w drugim przykładzie wykonania, fig. 3 - w przekroju płytkę nośną według wynalazku, w trzecim przykładzie wykonania, fig. 4 - w przekroju płytkę nośnią według wynalazku, w czwartym przykładzie wykonania, fig. 5 w przekroju płytkę nośną według wynalazku, w piątym przykładzie wykonania, a fig. 6 przedstawia w widoku z góry podłoże, z przedstawieniem procesu wykorzystywanego do wytwarzania płytki nośnej według wynalazku, w piątym przykładzie wykonania.
Przedstawiona na fig. 1 płytka nośna 10 zawiera podłoże 24 z przeciwległymi powierzchniami 30 i 40. To podłoże 24 zawiera również zespół, na przykład trzech warstw 50, 60 i 70 materiału organicznego, na przykład warstw dielektrycznych, takich jak zestawy epoksydowo-szklane. Jakkolwiek tego nie przedstawiono wyraźnie na fig. 1, do podtrzymania warstw 80 obwodów rozprowadzających, na przykład z miedzi, służy dielektryczna organiczna warstwa 50. Między obiema dielektrycznymi warstwami 50 i 60 materiału organicznego zamknięta jest warstwa 90 z materiału przewodzącego elektrycznie, na przykład miedzi, która służy za płytę uziemienia.
Grubość każdej z dielektrycznych warstw 50, 60 i 70 materiału organicznego sięga od około 0,05 mm do około 0,5 mm. Grubości poniżej około 0,05 mm są niepożądane, ponieważ odpowiadające im organiczne warstwy dielektryczne są kruche, słabe i trudne w manipulacji. Grubości powyżej 0,5 mm są niepożądane, ponieważ tak grube ograniczenia warstwy dielektryczne są zwykle niepotrzebne, i utrudnione jest wiercenie otworów przelotowych przez tak grube warstwy. Grubość każdej z warstw 80 (obwody rozprowadzające), 90 (płyta zasilająca) i 100 (płyta uziemienia) z materiału przewodzącego elektrycznie sięga od około 0,003 mm do około 0,06 mm. Grubości poniżej około 0,003 mm są niepożądane ponieważ odpowiadające im warstwy przewodzące elektrycznie często nie wytrzymują wyskoków temperatury, na jakie może być narażony nośnik struktury. Grubości powyżej około 0,06 mm są niepożądane, ponieważ przy konwencjonalnych metodach nanoszenia warstw galwanicznych potrzebny jest niedopuszczalnie długi czas obróbki, oraz rosną kłopoty związane z regulacją szerokości linii.
179 061
Jak to pokazano na fig. 1, podłoże 24 również zawiera organiczną światłoczułą warstwę dielektryczną, określaną jako pierwsza warstwa 110 materiału organicznego, która nakrywa warstwę 80 obwodów rozprowadzających. Użyteczną kompozycją na pierwszą warstwę 110 materiału organicznego jest, na przykład materiał światłoczuły polimeryzowany kationowo na bazie epoksydowej, który zawiera układ żywicy epoksydowej zawierający w zasadzie od około 10% do około 80% wagowych żywicy poliolowej, będącej produktem kondensacji epichlorohydryny i bisfenolu A o masie cząsteczkowej między około 40.000 a około 130.000; od około 20% do około 90% wagowych epoksydowanej fwrmaldehydwwo-bisfenolwwej A ośmiofunkcyjnej żywicy nowolakowej o masie cząsteczkowej wynoszącej od 4.000 do 1.000, a jeżeli konieczne jest zmniejszenie palności, od około 35% do 50% wagowych epoksydowanego eteru glicydylowego tetrabromobisfenwlu A o punkcie mięknienia od około 60°C do około 110°C i masie cząsteczkowej od około 600 do około 2.500. Do tego układu żywicowego dodaje się około 0,1 do 15 części wagowych, na 100 części żywicy, fotoinicjatora mającego właściwość inicjalizowania polimeryzacji przy naświetlaniu promieniowaniem aktynicznym; przy czym układ ten charakteryzuje się dodatkowo absorpcją światła poniżej 0,1 w obszarze 330 do 700 mm w przypadku folii o grubości 0,05 mm. Ewentualnie można dodać fotosensybilizatora, jak na przykład perylen lub jego pochodne bądź antracen lub jego pochodne.
Organiczna światłoczuła warstwa dielektryczna czyli pierwsza warstwa 110 materiału organicznego jest łatwa do osadzenia z użyciem konwencjonalnej metody pokrywania, na przykład przez pokrywanie kurtynowe albo pokrywanie wałkiem. Grubość dielektrycznej światłoczułej pierwszej warstwy 110 materiału organicznego sięga od około 0,05 mm do około 0,5 m. Grubości poniżej około 0,05 mm są niepożądane, ponieważ trudne jest tworzenie takich cienkich warstw przy równoczesnym osiągnięciu pożądanej światłoczułości i właściwości dielektrycznych. Grubości powyżej około 0,5 mm są niepożądane ponieważ trudne jest tworzenie niewielkich fotoprzelotów w tak grubych warstwach.
Przy korzystaniu z konwencjonalnych metod fotograficznych światłoczuła dielektryczna pierwsza warstwa 110 materiału organicznego może być eksponowana w łatwy sposób selektywnie, a następnie wywoływana w celu utworzenia fotoprzelotów czyli otworów przelotowych 120 w warstwie 110, jak to pokazano na fig. 1. (Należy zauważyć, że eksponowane obszary ulegają usieciowaniu, a zatem stają się słabiej rozpuszczalne w wywoływaczu, niż obszary nie eksponowane). Te fotoprzeloty czyli otwory przelotowe 120 można następnie z łatwością pokryć materiałem przewodzącym elektrycznie, na przykład miedzią, przy zastosowaniu konwencjonalnych metod pokrywania.
Jakkolwiek nie widać tego wyraźnie na fig. 1, światłoczuła dielektryczna warstwa 110 materiału organicznego podtrzymuje warstwę 130 obwodów rozprowadzających, na przykład z miedzi, zawierającą pola kontaktowe. Oczywiście, pokrywane fotoprzeloty czyli otwory przelotowe 120 w światłoczułej pierwszej warstwie 110 materiału organicznego służą do łączenia elektrycznego warstw 130 i 80 obwodów rozprowadzających między sobą. Istotne jest, że jak wspomniano powyżej, średnice fotoprzelotów są mniejsze od średnic wierconych mechanicznie otworów przelotowych. W wyniku tego, odstępy między drutami rozprowadzającymi mogą być mniejsze, niż poprzednio.
Jak pokazano na fig. 1, podłoże 24 struktury zawiera jednopoziomową wnękę 140, o głębokości, która przechodzi tylko przez grubość światłoczułej dielektrycznej pierwszej warstwy 110 materiału organicznego. Struktura montowana drutami jest umocowana jako zwrócona w stronę spodu wnęki, przy czym druty montażowe 160 wychodzą z pól kontaktowych na strukturze 150 w celu połączenia pól warstwy 130 obwodów rozprowadzających.
Korzystne jest, jeżeli, jak to pokazano na fig. 1, podłoże 24 struktury zawiera (wiercone mechanicznie) termiczne otwory przelotowe 170, które rozmieszczone są bezpośrednio pod strukturą 150 i przechodzą na grubości warstw organicznych 80, 90 i 100. Te termiczne otwory przelotowe 170 służą do usuwania ciepła wytwarzanego przez strukturę 150 do atmosfery, a zatem służą do wzmożenia rozpraszania ciepła. Te termiczne otwory przelotowe są, korzystnie, wypełnione srebrną pastą epoksydową dla poprawienia przenoszenia ciepła. W końcowych etapach produkcji, nakłada się pewną warstwę, tak zwaną maskę lutowniczą na powierzchnię 40 płytki nośnej 10, a zatem ta maska lutownicza pokrywa srebrną pastę epoksydową
179 061
Średnice termicznych otworów przelotowych 170 zawierają się w zakresie od około 0,15 mm do około 0,3 mm. Stosowanie średnic termicznych otworów mniejszych od około 0,15 mm jest niekorzystne, ponieważ odpowiednie termiczne otwory przelotowe nie osiągają pożądanej wydajności odprowadzania ciepła. Stosowanie średnic powyżej 0,3 mm jest niekorzystne, ponieważ warstwa materiału maski lutowniczej w styku ze srebrną pastą epoksydową w odpowiednich termicznych otworach przelotowych ma tendencje do pękania a pokrywająca struktura ma skłonność do odwarstwienia się od podłoża nośnego.
Jak pokazano na fig. 1, podłoże 24 płytki nośnej 10 zawiera wiele wierconych mechanicznie pokrywanych galwanicznie otworów przelotowych 180. Każdy z takich otworów kończy się przy powierzchni 40, gdzie jest otoczony powierzchnią kontaktową 190 przewodzącą elektrycznie, na przykład z miedzi, połączoną z powierzchnią 40. Z powierzchnią 40 połączonych jest również kilka przewodzących elektrycznie pól kontaktowych 200, jak również przewody obwodu elektrycznego (nie przedstawione), na przykład z miedzi, które łączą poła kontaktowe 200 z pokrywanymi otworami przelotowymi 180. Na powierzchniach kontaktowych 190 i polach kontaktowych 200 założone są sfery lutownicze 210, z kompozycji zawierającej na przykład 67% ołowiu i 33% cyny. Jest oczywiste, że sfery lutownicze 210 służą do przyłączania lutowanych pól kontaktowych.
Przedstawiona na fig. 2 płytka nośna 10, w drugim przykładzie wykonania, różni się od płytki z pierwszego przykładu wykonania tym, że głębokość jednopoziomowej wnęki 140 również przechodzi przez warstwy 80 i 90 materiału organicznego. Ponadto, do powierzchni 40 przymocowany jest radiator 220, ustawiony w zasadzie współliniowo w pionie ze strukturą 150 i termicznymi otworami przelotowymi 170. Ponadto, do pól i powierzchni kontaktowych na powierzchni 30 dołączone są sfery lutownicze 210.
Przedstawiony na fig. 3, trzeci przykład wykonania płytki nośnej 10, różni się od wykonań pierwszego i drugiego tym, że podłoże 24 struktury zawiera stosunkowo grubą, światłoczułą dielektryczną warstwę 110 materiału organicznego, w bezpośrednim sąsiedztwie powierzchni 30, oraz warstwę 230 materiału metalicznego, na przykład miedzi, bezpośrednio sąsiadującą z powierzchnią 40. W tym przypadku warstwa 230 działa częściowo jak usztywniacz, i jest uziemiona elektrycznie. Z drugiej strony, jak poprzednio dielektryczna, światłoczuła warstwa 110 materiału organicznego podtrzymuje warstwę 130 obwodów rozprowadzających, włącznie z polami kontaktowymi. Poza tym dielektryczna, światłoczuła warstwa 110 materiału organicznego zaopatrzona jest w fotoprzeloty czyli otwory przelotowe 120 przechodzące przez grubość dielektrycznej, światłoczułej warstwy 110 materiału organicznego do warstwy 230 materiału metalicznego. Struktura 150 przeznaczona do montażu drutowego osadzona jest na dnie wnęki 140, a zatem jest w bezpośrednim kontakcie fizycznym z warstwą 230 materiału metalicznego. W wyniku tego, zwiększa się rozpraszanie ciepła, ponieważ warstwa 230 materiału metalicznego również działa w charakterze radiatora.
W tym trzecim przykładzie wykonania płytki nośnej 10, grubość dielektrycznej, światłoczułej warstwy 110 materiału organicznego sięga od około 0,05 mm do około 0,5 mm. Grubości spoza tego zakresu są niepożądane z podanych powyżej powodów'.
Grubość warstwy 230 materiału metalicznego mieści się w zakresie od około 0,1 mm do około 0,5 mm. Niekorzystne jest stosowanie grubości mniejszych od około 0,1 mm ze względu na brak sztywności odpowiednich warstw metalicznych. Grubości powyżej około 0,5 mm są niepożądane ponieważ współczynniki rozszerzalności termicznej odpowiednich warstw metalicznych dominują współczynniki odpowiednich podłoży struktur, co prowadzi do niezgodności współczynników rozszerzalności cieplnej między podłożami struktur a odpowiednimi strukturami, i z kolei do pękania struktur.
Z figury 4 widać, że czwarty przykład wykonania płytki nośnej 10, różni się od trzeciego przykładu wykonania tym, że dielektryczna, światłoczuła warstwa 110 materiału organicznego jest stosunkowo cienka, a warstwa 230 materiału metalicznego jest stosunkowo gruba. Ponadto głębokość jednopoziomowej wnęki 140 rozciąga się na całej grubości dielektrycznej, światłoczułej warstwy 110 materiału organicznego, i częściowo przez grubość warstwy 230 materiału metalicznego. W czwartym przykładzie wykonania płytki nośnej 10, grubość dielektrycznej, światłoczułej warstwy 110 materiału organicznego sięga od około 0,05 mm do około
179 061
0,5 mm. Grubość (pełna) warstwy 230 materiału metalicznego również i w tym przypadku mieści się w zakresie od około 0,1 mm do około 0,5 mm. Grubości spoza tego zakresu są niepożądane z podanych powyżej powodów. Grubość (częściowa) warstwy 230 materiału metalicznego bezpośrednio pod wnęką 140 powinna wynosić co najmniej około 0,1 mm. Niekorzystne jest stosowanie grubości mniejszych od około 0,1 mm ze względu na brak sztywności odpowiednich warstw metalicznych.
Przedstawiony na fig. 5, piąty przykład wykonania płytki nośnej 10, jest podobny do pierwszego i drugiego przykładu wykonania w tym, że podłoże 24 struktury zawiera kilka, na przykład trzy, laminowane dielektryczne warstwy 50, 60 i 70 materiału organicznego złożone na przykład z zestawu szkło/epoksyd. Jak poprzednio, dielektryczna warstwa 50 materiału organicznego podtrzymuje warstwę 90 materiału przewodzącego elektrycznie, na przykład miedzi, która służy w charakterze płaszczyzny zasilania. Należy zaznaczyć, że płyta uziemiona z boku sięga do ścianek bocznych wnęki 140, natomiast płaszczyzna zasilająca nie.
Grubości dielektrycznych warstw 50, 60 i 70 materiału organicznego są podobne do podanych powyżej. Również grubość każdej z elektrycznie przewodzących warstw, 80 (obwody rozprowadzające), 90 (płyta zasilająca) i 100 (płyta uziemienia) są również podobne do podanych powyżej.
Piąty przykład wykonania płytki nośnej 10 jest podobny do pierwszego i drugiego przykładu wykonania w tym, że podłoże 24 struktury zawiera warstwę 230 materiału metalicznego, korzystnie uziemioną. Grubość warstwy 230 materiału metalicznego jest podobna do grubości warstwy 230 materiału metalicznego w trzecim przykładzie wykonania.
Jak to przedstawiono na fig. 5 piąty przykład wykonania płytki nośnej 10 również zawiera jednopoziomową wnękę 140 o głębokości takiej, że przechodzi przez grubość dielektrycznych warstw 50, 60 i 70 materiału organicznego do warstwy 230 materiału metalicznego. Struktura 150 osadzona jest na dnie wnęki 140, a zatem jest w bezpośrednimi kontakcie fizycznym z warstwa 230 materiału metalicznego. W wyniku tego zwiększa się rozpraszanie ciepła, ponieważ warstwa 230 materiału metalicznego również działa w charakterze radiatora.
Piąty przykład wykonania płytki nośnej 10 różni się od innych przykładów wykonania tym, że zawiera prawie ciągłą warstwę 240 z materiału przewodzącego elektrycznie, na przykład z miedzi, przymocowaną do ścianek bocznych wnęki 140 i otaczająoąje. Ta warstwa 240 odchodzi pionowo od spodu wnęki 140 do szczytu wnęki 140 i zachodzi w bok na górną powierzchnię dielektrycznej warstwy 50 materiału organicznego, w sąsiedztwie warstwy 80 obwodów rozprowadzających. Ponieważ płyta uziemiona 90 sięga bokiem do ścianek bocznych wnęki 140, to warstwa 240 pozostaje w bezpośrednim fizycznym i elektrycznym kontakcie z płytą uziemienia, a zatem jest elektrycznie uziemiona.
Obecność warstwy 240 jest korzystna ze względu na to, że redukuje konieczność mechanicznego wiercenia wielu otworów przelotowych przechodzących przez grubość dielektrycznej warstwy 50 materiału organicznego do płyty uziemionej 90. Zatem jeżeli pewne pola kontaktowe struktury mają być uziemione elektrycznie, to druty połączeniowe z pól kontaktowych tej struktury są przedłużone do tej części warstwy 240 na powierzchni dielektrycznej warstwy 50 materiału organicznego, a nie do powierzchni otaczających wiercone mechanicznie otwory przelotowe dochodzące do płyty uziemionej 90. Ponieważ w piątym przykładzie wykonania potrzebnych jest stosunkowo niewiele wierconych mechanicznie otworów przelotowych, to można, zmniejszyć odstępy między drutami rozprowadzającymi.
Należy zaznaczyć, że piąty przykład wykonania płytki nośnej 10 struktury zawiera wiercony mechanicznie, metalizowany otwór przelotowy 180, który rozciąga się przez grubość dielektrycznych warstw 50 i 60 materiału organicznego do płytki zasilania, czyli warstwy 100 materiału przewodzącego elektrycznie. Płytka nośna 10 zawiera pierścień 250 z metalu, na przykład miedzi, który otacza wnękę 140 i pozostaje w bezpośrednim fizycznym i elektrycznym kontakcie z metalizowanym otworem przelotowym 180 dochodzącym warstwy 100 materiału przewodzącego elektrycznie, czyli płyty zasilania. Zaleta tego pierścienia 250 polega na tym, że eliminuje on potrzebę stosowania dodatkowych otworów przelotowych sięgających do płytki zasilania. Zatem kontakt elektryczny z warstwą 100 materiału przewodzącego elektrycznie, czyli płytką zasilania osiąga się za pośrednictwem tylko styku elektrycznego z pierścieniem 250.
179 061
Na figurze 6 przedstawiono sposób kształtowania warstwy 240 i pierścienia 250. Jak to przedstawiono na fig. 6, przy kształtowaniu wnęki 140, odbywa się mechaniczne wycinanie dwóch prostokątnych szczelin 260 i 270 przez grubości dielektrycznych warstw 50, 60 i 70 materiału organicznego. Szerokości tych szczelin wynoszą od około 0,625 mm do około
2,5 mm. Zewnętrzne powierzchnie tych szczelin tworzą ścianki boczne, stanowiące wnękę 140. Następnie na powierzchni dielektrycznej warstwy 50 materiału organicznego osadza się warstwę fotomaski 280. Ta warstwa fotomaski pokrywająca całość dielektrycznej warstwy 50 materiału organicznego z wyjątkiem szczelin 260 i 270, obszaru 241 na powierzchni dielektrycznej warstwy 50 materiału organicznego, który zajęty będzie przez warstwę 240 oraz obszaru 251, który zajęty będzie przez pierścień 250. Warstwa fotomaski podtrzymywana jest przez warstwy organicznego materiału dielektrycznego otoczonego szczelinami 260 i 270. Szczeliny 260 i 270, obszar 241, który zajęty będzie przez warstwę 240, jak również obszar, który zajęty będzie przez pierścień 250, są następnie metalizowane z użyciem konwencjonalnych metod metalizacji chemicznej i elektrochemicznej. Wzdłuż osi szczelin 260 i 270 dokonuje się następnie podcięć mechanicznych, przy czym te podcięcia rozszerza się następnie, aż do połączenia między osiami, a wycinany metal się usuwa. Powoduje to utworzenie wnęki 140, z pozostawieniem materiału rozmieszczonego w sposób prawie ciągły (z wyjątkiem narożników wnęki, do których pierwotnie szczeliny nie sięgają) wokół ścianek bocznych wnęki 140.
260
FIG. 6
179 061
FIG.2
FIG.3
Departament Wydawnictw UP RP. Nakład 60 egz.
Cena 2,00 zł.

Claims (6)

  1. Zastrzeżenia patentowe
    1. Płytka nośna do montażu drutowego struktur półprzewodnikowych układów scalonych, zawierająca podłoże struktury półprzewodnikowej, posiadające dwie wzajemnie przeciwległe powierzchnie, przynajmniej pierwszą warstwę oraz co najmniej jedną drugą warstwę materiału organicznego, co najmniej jedną warstwę materiału przewodzącego elektrycznie, usytuowaną pomiędzy warstwami materiału organicznego, warstwę materiału metalicznego, usytuowaną w bezpośrednim sąsiedztwie powierzchni podłoża struktury półprzewodnikowej, wnękę oraz strukturę półprzewodnikową, umieszczoną we wnętrzu tej wnęki i stykającą się z warstwą materiału metalicznego, znamienna tym, że zawiera metaliczny pierścień (250), który otacza jednopoziomową wnękę (140), sięgającą od pierwszej powierzchni (30) podłoża (24) struktury półprzewodnikowej, usytuowanej w bezpośrednim sąsiedztwie pierwszej warstwy (110) materiału organicznego, w kierunku ku drugiej powierzchni (40) podłoża (24) struktury półprzewodnikowej i dochodzącą przynajmniej do warstwy (230) materiału metalicznego, i jest połączony elektrycznie z warstwą (100) materiału przewodzącego elektrycznie, usytuowaną pomiędzy drugimi warstwami (60,70) materiału organicznego.
  2. 2. Płytka według zastrz. 1, znamienna tym, że pomiędzy drugą warstwą (60) materiału organicznego i następną drugą warstwą (50) materiału organicznego usytuowana jest druga warstwa (90) materiału przewodzącego elektrycznie.
  3. 3. Płytka według zastrz. 1, znamienna tym, że pierwszą warstwę (110) materiału organicznego stanowi warstwa światłoczuła.
  4. 4. Płytka według zastrz. 1, znamienna tym, że pierwsza warstwa (110) materiału organicznego posiada otwory przelotowe (120), wykonane za pomocą technik fotolitograficznych i zawierające materiał przewodzący elektrycznie.
  5. 5. Płytka według zastrz. 1, znamienna tym, że na drugiej powierzchni (40) podłoża (24) struktury półprzewodnikowej usytuowane są przewodzące elektrycznie pola kontaktowe (200) i/lub powierzchnie kontaktowe (190), z którymi połączone są sfery lutownicze (210).
  6. 6. Płytka według zastrz. 1, znamienna tym, że warstwa (100) materiału przewodzącego elektrycznie jest połączona jako płyta zasilająca.
PL96321595A 1995-02-15 1996-01-17 Plytka nosna do montazu drutowego struktur pólprzewodnikowych ukladów scalonych PL PL PL PL179061B1 (pl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/390,344 US5798909A (en) 1995-02-15 1995-02-15 Single-tiered organic chip carriers for wire bond-type chips
PCT/EP1996/000180 WO1996025763A2 (en) 1995-02-15 1996-01-17 Organic chip carriers for wire bond-type chips

Publications (2)

Publication Number Publication Date
PL321595A1 PL321595A1 (en) 1997-12-08
PL179061B1 true PL179061B1 (pl) 2000-07-31

Family

ID=23542113

Family Applications (1)

Application Number Title Priority Date Filing Date
PL96321595A PL179061B1 (pl) 1995-02-15 1996-01-17 Plytka nosna do montazu drutowego struktur pólprzewodnikowych ukladów scalonych PL PL PL

Country Status (17)

Country Link
US (4) US5798909A (pl)
EP (1) EP0809862B1 (pl)
JP (1) JP3297287B2 (pl)
KR (1) KR100213955B1 (pl)
CN (2) CN1041470C (pl)
AT (1) ATE187014T1 (pl)
CA (1) CA2164901C (pl)
CZ (1) CZ286385B6 (pl)
DE (1) DE69605286T2 (pl)
ES (1) ES2139330T3 (pl)
HU (1) HU216982B (pl)
MY (1) MY140232A (pl)
PL (1) PL179061B1 (pl)
RU (1) RU2146067C1 (pl)
SG (1) SG34493A1 (pl)
TW (2) TW297935B (pl)
WO (1) WO1996025763A2 (pl)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
DE19625756A1 (de) * 1996-06-27 1998-01-02 Bosch Gmbh Robert Modul für ein elektrisches Gerät
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US5808870A (en) * 1996-10-02 1998-09-15 Stmicroelectronics, Inc. Plastic pin grid array package
JP3382482B2 (ja) * 1996-12-17 2003-03-04 新光電気工業株式会社 半導体パッケージ用回路基板の製造方法
US5953594A (en) * 1997-03-20 1999-09-14 International Business Machines Corporation Method of making a circuitized substrate for chip carrier structure
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
US6115910A (en) * 1997-05-08 2000-09-12 Lsi Logic Corporation Misregistration fidutial
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
GB2335075A (en) * 1998-03-02 1999-09-08 Ericsson Telefon Ab L M Heat transfer from a single electronic device
US6110650A (en) * 1998-03-17 2000-08-29 International Business Machines Corporation Method of making a circuitized substrate
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
US6696366B1 (en) * 1998-08-17 2004-02-24 Lam Research Corporation Technique for etching a low capacitance dielectric layer
US6674163B1 (en) * 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
US6207354B1 (en) 1999-04-07 2001-03-27 International Business Machines Coporation Method of making an organic chip carrier package
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
SE515856C2 (sv) * 1999-05-19 2001-10-22 Ericsson Telefon Ab L M Bärare för elektronikkomponenter
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6221693B1 (en) 1999-06-14 2001-04-24 Thin Film Module, Inc. High density flip chip BGA
US6221694B1 (en) 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture
US6542379B1 (en) 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6277672B1 (en) 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
US6287890B1 (en) 1999-10-18 2001-09-11 Thin Film Module, Inc. Low cost decal material used for packaging
US6197614B1 (en) * 1999-12-20 2001-03-06 Thin Film Module, Inc. Quick turn around fabrication process for packaging substrates and high density cards
US6294477B1 (en) 1999-12-20 2001-09-25 Thin Film Module, Inc. Low cost high density thin film processing
US6420207B1 (en) * 2000-01-04 2002-07-16 Multek Hong Kong Limited Semiconductor package and enhanced FBG manufacturing
JP2001217279A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 高密度実装装置
DE10104942A1 (de) * 2000-02-11 2001-08-16 E & E Elektronik Gmbh Sensoranordnung
US6426565B1 (en) 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US6838758B1 (en) * 2000-05-10 2005-01-04 Advanced Micro Devices, Inc. Package and method for making an underfilled integrated circuit
US6459586B1 (en) * 2000-08-15 2002-10-01 Galaxy Power, Inc. Single board power supply with thermal conductors
US6518868B1 (en) 2000-08-15 2003-02-11 Galaxy Power, Inc. Thermally conducting inductors
US6395998B1 (en) 2000-09-13 2002-05-28 International Business Machines Corporation Electronic package having an adhesive retaining cavity
TW521409B (en) * 2000-10-06 2003-02-21 Shing Chen Package of LED
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6801438B1 (en) * 2000-10-24 2004-10-05 Touch Future Technolocy Ltd. Electrical circuit and method of formation
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6853070B2 (en) 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
TW511414B (en) * 2001-04-19 2002-11-21 Via Tech Inc Data processing system and method, and control chip, and printed circuit board thereof
US7259448B2 (en) 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US6639801B2 (en) * 2001-08-10 2003-10-28 Agilent Technologies, Inc. Mechanical packaging architecture for heat dissipation
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Industrial Co Ltd Circuit component built-in module and method of manufacturing the same
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US6876553B2 (en) * 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6835260B2 (en) * 2002-10-04 2004-12-28 International Business Machines Corporation Method to produce pedestal features in constrained sintered substrates
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR20070083505A (ko) * 2005-05-12 2007-08-24 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층 기판
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
DE102007056269A1 (de) * 2007-10-22 2009-04-23 Rohde & Schwarz Gmbh & Co. Kg Gekühltes Multichipmodul
CN101727152A (zh) * 2008-10-16 2010-06-09 鸿富锦精密工业(深圳)有限公司 电脑主板
US8612731B2 (en) 2009-11-06 2013-12-17 International Business Machines Corporation Branch target buffer for emulation environments
TW201545614A (zh) * 2014-05-02 2015-12-01 R&D Circuits Inc 製備殼體以接收用於嵌入式元件印刷電路板之元件的結構和方法
RU2584575C1 (ru) * 2014-12-25 2016-05-20 Общество с ограниченной ответственностью "ЗЕЛНАС" Интерпозер и способ его изготовления
US9460980B2 (en) 2015-02-18 2016-10-04 Qualcomm Incorporated Systems, apparatus, and methods for heat dissipation
US9401350B1 (en) 2015-07-29 2016-07-26 Qualcomm Incorporated Package-on-package (POP) structure including multiple dies
US20170309549A1 (en) * 2016-04-21 2017-10-26 Texas Instruments Incorporated Sintered Metal Flip Chip Joints
US12355000B2 (en) 2020-11-10 2025-07-08 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device
CN112888148A (zh) * 2021-01-12 2021-06-01 宁化宽信科技服务有限公司 一种印刷电路板
US12469811B2 (en) 2021-03-26 2025-11-11 Qualcomm Incorporated Package comprising wire bonds coupled to integrated devices
CN113539993B (zh) * 2021-07-07 2023-06-09 江西龙芯微科技有限公司 集成半导体器件及其制造方法
CN114252964A (zh) * 2021-12-02 2022-03-29 昂纳信息技术(深圳)有限公司 一种芯片散热装置、芯片模块和电子设备

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683051A (en) * 1979-12-11 1981-07-07 Matsushita Electric Ind Co Ltd Semiconductor device
JPS58159355A (ja) * 1982-03-17 1983-09-21 Nec Corp 半導体装置の製造方法
JPS6035543A (ja) * 1983-08-08 1985-02-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS60116191A (ja) * 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
JPS60154543A (ja) * 1984-01-24 1985-08-14 Nec Corp 合成樹脂基板を用いた半導体装置
JPS61140153A (ja) * 1984-12-12 1986-06-27 Hitachi Ltd 半導体装置
JPS61198656A (ja) * 1985-02-27 1986-09-03 Nec Corp 半導体装置
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
US5246817A (en) * 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
EP0341504A3 (en) * 1988-05-09 1991-01-16 General Electric Company Plastic chip carrier package and method of preparation
JP2660295B2 (ja) * 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
JPH02186670A (ja) * 1989-01-13 1990-07-20 Nec Eng Ltd 半導体集積回路
US4999740A (en) * 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
JPH0322460A (ja) * 1989-06-19 1991-01-30 Nec Corp 半導体集積回路
WO1993017457A1 (fr) * 1989-07-01 1993-09-02 Ryo Enomoto Substrat pour montage d'un semiconducteur et procede de realisation
JPH0360050A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd 半導体装置
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5355280A (en) * 1989-09-27 1994-10-11 Robert Bosch Gmbh Connection arrangement with PC board
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
JP2813682B2 (ja) * 1989-11-09 1998-10-22 イビデン株式会社 電子部品搭載用基板
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
JPH04129250A (ja) * 1990-09-20 1992-04-30 Nec Corp 薄型混成集積回路基板
JPH04158555A (ja) * 1990-10-22 1992-06-01 Nec Corp チップキャリア型半導体装置
FI88241C (fi) * 1990-10-30 1993-04-13 Nokia Mobile Phones Ltd Foerfarande foer framstaellning av kretskort
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2766920B2 (ja) * 1992-01-07 1998-06-18 三菱電機株式会社 Icパッケージ及びその実装方法
US5262280A (en) * 1992-04-02 1993-11-16 Shipley Company Inc. Radiation sensitive compositions
JPH05315778A (ja) * 1992-05-13 1993-11-26 Ibiden Co Ltd ヒートシンクを備えた電子部品搭載用基板
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
JPH06314859A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
TW258829B (pl) * 1994-01-28 1995-10-01 Ibm
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5648200A (en) * 1995-03-22 1997-07-15 Macdermid, Incorporated Process for creating circuitry on the surface of a photoimageable dielectric
TW570233U (en) 2003-02-21 2004-01-01 Lite On Technology Corp Portable electronic device with a hidden keyboard

Also Published As

Publication number Publication date
DE69605286D1 (de) 1999-12-30
WO1996025763A2 (en) 1996-08-22
ATE187014T1 (de) 1999-12-15
HU216982B (hu) 1999-10-28
CN1134601A (zh) 1996-10-30
HUP9702316A2 (hu) 1998-03-02
US5724232A (en) 1998-03-03
CZ225697A3 (cs) 1998-01-14
ES2139330T3 (es) 2000-02-01
JP3297287B2 (ja) 2002-07-02
CA2164901A1 (en) 1996-08-16
CN1150613C (zh) 2004-05-19
HUP9702316A3 (en) 1998-12-28
JPH08241936A (ja) 1996-09-17
US6038137A (en) 2000-03-14
US5599747A (en) 1997-02-04
DE69605286T2 (de) 2000-05-25
CN1041470C (zh) 1998-12-30
EP0809862B1 (en) 1999-11-24
SG34493A1 (en) 1996-12-06
TW297935B (pl) 1997-02-11
CZ286385B6 (cs) 2000-03-15
KR960032659A (ko) 1996-09-17
KR100213955B1 (ko) 1999-08-02
RU2146067C1 (ru) 2000-02-27
WO1996025763A3 (en) 1996-11-07
PL321595A1 (en) 1997-12-08
MY140232A (en) 2009-12-31
US5798909A (en) 1998-08-25
CN1205548A (zh) 1999-01-20
TW301795B (pl) 1997-04-01
CA2164901C (en) 2003-02-11
EP0809862A2 (en) 1997-12-03

Similar Documents

Publication Publication Date Title
PL179061B1 (pl) Plytka nosna do montazu drutowego struktur pólprzewodnikowych ukladów scalonych PL PL PL
US5450290A (en) Printed circuit board with aligned connections and method of making same
US5198693A (en) Aperture formation in aluminum circuit card for enhanced thermal dissipation
EP0064854B1 (en) Component assembly including a rigid substrate
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
US5262351A (en) Process for manufacturing a multilayer integrated circuit interconnection
EP0145862B1 (en) Metallization of a ceramic substrate
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
GB2313713A (en) High-density mounting method for and structure of electronic circuit board
JP2002521850A (ja) 応力を低減した低インピーダンス・高密度の積層上堆積構造体
TWI407869B (zh) 製造電路化基板之方法
US20080302564A1 (en) Circuit assembly including a metal core substrate and process for preparing the same
KR20010088866A (ko) 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판
KR20240010398A (ko) 칩 상호연결을 구현하는 패키징 구조 및 그 제작방법
RU2191445C2 (ru) Корпус для монтажа кристалла интегральной схемы и способ ее монтажа
CN118435709A (zh) 电路板
US7427716B2 (en) Microvia structure and fabrication
SU1725294A1 (ru) Интегральна микросхема в матричном корпусе
HK1141140A (en) Circuit assembly including a metal core substrate and process for preparing the same
JPS6351399B2 (pl)

Legal Events

Date Code Title Description
LAPS Decisions on the lapse of the protection rights

Effective date: 20070117