TW296485B - - Google Patents

Description

A7 296485 B7 五、發明说明（） 〔發明之技術領域〕 本發明丨系有關一種具有遮沒閘極之浮閘型半導體記憶 装置及其製法。 〔習用技術之說明] 按，作為可電氣寫入之非揮發性記憶裝置，已有浮鬧 構造之E P R Ο Μ (電氣可程式ib唯讀記憶體）廣為人所知· 此一 E P R Ο Μ具有在半導體基板上形成之源區域及汲區域所 夾之通道區域上介Κ第-絕緣膜形成之浮閘極，在該浮間 極上介Κ第二絕緣膜形成有控制電極。 有關此一 E P R Ο Μ之寫人動作，係在對於汲區域及控制 閛極施加高電壓而在半導體基板之汲附近的通道區域，產 生熱電子，將該熱電子加速注入浮閘極。 又，有關讀出動作，像在源區域與汲區域之間，Μ及 控制電極上施加動作電壓，檢出源區域與汲區域間所流過 之電流的位準。 上述之E P R Ο Μ ，一般上係將記憶資料之遮沒，藉紫外 線照射而達成，近年，藉由將上述第一絕緣膜薄膜化，介 Μ該薄的絕緣膜，自浮閘極利用通道ib規象，將電子放出 至源區域、汲區域或是通道區域，而執行電氣遮沒之 E P R Ο Μ ，已廣為利用 又，最近，利用獨立之遮沒用閘極執行遮沒之記憶體 單元已由業界所提案（例如，參見日本特開平2 - 2 3 2 8 7 0號 公報） 使用此一遮沒閘極之記憶體單元構造，係在遮沒 ~ 3 ~ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I- - -I ——-I - I! - J n ^—^1 I -I— ml HI - 一^—··- I II II (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（、-） 閘極與浮閘極之間，形成可成為通道化媒體之通道絕緣護 ，在遮沒閘極上胨加遮沒電壓，將電子由浮閘極通道化至 遮沒閘極，進行遮沒。通常，使用此種遮沒閘極之半導體 記憶裝置，由於全記憶單兀或區塊單位之記憶體單元群同 時遮沒，因此-般上稱為閃抹記憶體。 圖8 、圖9係、習用之備有遮沒閘之浮閘型半導體記憶 装置之平面圖及斷面圖。_ 9 ( a )係圖8之A — A ’斷 面圖，圖9 ( b )係圖8之B — B ’斷面圖：於圖8及圖 9中，1係半導體基板、2係源區域、3係汲區域、4 (系 閘絕緣膜、5係浮閘極、6係層間絕緣膜、7係控制閘極 、8及9係元件分離用氧ib矽膜、1 0係遮沒閘極、1 1 係通道絕緣膜、1 2及1 3係用Μ使遮沒閘極1 0與浮鬧 極5電絕緣之氧化矽膜： 以下，Η將圖9中所示之習用備有遮沒閘之浮閘型半 導體裝置之在遮沒閘極與浮閘極間所形成之通道區域的構 造及製法，說明如下· 首先，如圖1 0所示，將在半導體基板1上以習知之 氣相成長法形成的氧化矽膜8之一定部份選擇性蝕刻後， 在氧化矽膜8之側壁面，利用習知之氣相成長法及異向性 乾式蝕刻技術形成由氧化矽膜9所構成之側壁膜。其次， 將成為閘絕緣膜之氧化矽膜4 Μ熱氧化法形成，而後，在 全面上依序層合聚矽膜5 、氧化矽膜6 、聚矽膜7 、氧化 矽膜1 3 聚矽膜5及7 、氧化矽膜1 3 ，係Κ習知之氣 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —^1 - m^i - J ( _ n^— ^^^1 ^^^1 ^^^1 nn 一eJ- i ^^^1 1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 A7 B7 五、發明説明（、） 相成長法形成，氧化矽膜6係在聚矽膜5上Μ熱氧ib形成 其次，如圖]1所示，將聚矽膜7 、氧化矽膜1 3 Μ 使用光致抗蝕劑之習知光蝕刻技術選擇性地蝕刻，而形成 由聚矽膜7所構成之控制閘極。而後，Μ習知之氣相成長 法及異向性乾式蝕刻技術，在氧化矽膜1 3及聚矽膜7之 側壁面，形成由未添加有雜質之氧ib矽膜1 2所構成之第 -側壁膜、Μ及由作為雜質添加有磷或硼之氧化矽膜1 4 所構成之第二側壁膜*形成雙重側壁構造 而後，如圖]2所示，將第二側壁膜作為罩幕，將聚 矽膜5蝕刻，形成由聚矽膜5所構成之浮閘極 繼之，如圖1 3所示，將由氧ib矽膜1 4所構成之第 二側壁膜，Μ習知之乾式蝕刻法除去。此時，未添加有雜 質之第一側壁膜，與添加有雜質之氧化矽膜相較，蝕刻速 度係低至1 / 5 ϋ〜1 / 1 0 0 ，因此大部份不會被蝕刻 除去。藉由此一乾式蝕刻過程，浮閘極上面之·部份及側 壁面會露出，此一露出部份係形成通道區域：而後，將此 一露出部份熱氧化，形成通道絕緣膜1 1 。最後，在通道 絕緣膜1 1上形成由聚矽膜1 0所構成之遮沒閘極 〔發明之解決課題〕 然而，上述習用之備有遮沒閘極之浮閘型半導體記憶 裝置之構造及製法，其通道化區域係位於浮閘極的上面之 一部份與側堃面兩者之露出郜，因此，無法使用上述雙重 -5 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） - I裝 訂 '-線 (請先閱讀背面之注意事項再填寫本頁) A7 296485 B7 五、發明説明（：） 側壁構造形成，製造時之控制非常之難，在製造上之安定 性會有問題。再者，作為第二側壁膜，雖有必要使用添加 有雜質之氧化矽膜，但是通常，添加有該雜質之氧化矽膜 的成長*易於產生粒子，因此，會有生產率惡化，易於信 賴性降低之問題。 本發明係為解決上述習用技術之課題開發而成者*其 目的係在提供一種備有遮沒電極之浮閘構造的半導體記憶 裝置，可安定地形成通道區域，且不易造造生產率惡化或 信賴性降低之新類構造及製法 〔課題之解決手段〕 為了達成上述目的，本發明之半導體記憶裝置•係在 -導電型之半導體基板内，備有源區域及源區域，在上述 半導體基板上之一定區域備有第一絕緣膜，在上述第一絕 緣膜上備有浮閘極，在上述浮閘極上介Μ第二絕緣膜備有 控制閘極，此外，又備有介以成為通道化媒體之絕緣膜與 上述浮閘極相接*且介Μ側壁膜與1述控制閘極相接之遮 沒閘極；其特徵係在： 上述成為通道化媒體之絕緣膜，係只設於上述浮閘極 之側壁面者。 又，本發明半導體記憶裝置之製法，其特徵係在： 此製法包括：在一導電型半導體基板內，形成與該半 導體基板相反導電型的源區域及汲區域之過程；一在上述 半導體基板上形成由元件分離絕緣膜所分離之活性區域之 -6- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐〉 1 < 裝 i •線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標隼局員工消费合作社印製 A7 B7 五、發明説明（' ) 過程；一在上述活性區域上，肜成第一絕緣膜之過程；一 在上述第絕緣膜及上述元件分離絕緣膜之表面，依序層 合第一導電膜、第二絕緣膜、第二導電膜、及第三絕緣膜 之過程；--將上述第二絕緣膜、第二導電膜及第三絕緣膜 之一定部份•以蝕刻除去，而形成控制閘極及其上下的絕 緣層之過程；-在上述控制閘極及其上下之絕緣層的側壁 面上，形成側壁絕緣膜之過程；-將上述側壁絕緣膜作為 屏罩，將上述第-導電膜蝕刻除去，而形成浮閘極之過程 ;…在上述浮閘極之側壁面上，形成成為通道化媒體的通 道ib絕緣膜之過程；Μ及一 Μ被覆上述通道化絕緣膜、側 壁絕緣膜及上述控制閜極上的絕緣層之方式，形成由第三 導電膜所構成的遮沒閘極之過程。較佳的是，上述通道化 絕緣膜，像藉將上述浮閘極之側壁面氧ib而形成： :發明之實施形態〕 根據發明人研究之结果發現，即使不將通道化絕緣膜 如習用般之設於閘極上面之·部份，而只藉著將其設於浮 閘極之側壁面，可將蓄積於浮閘極之電子容易地通道化放 出至遮沒閘極 本發明像基於此一研究成果而完成，實琨 上述構造之製法，並無如習用般之將通道化區域使用雙重 側壁構造之要，而只K單·之側壁構造形成通道區域，因 此《其控制非常容易。再者，如習用般之添加雜質之側壁 膜也無使用之要，因此，起因於粒子產生之生產率惡ib或 信賴性降低之情事，不會產生」 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

A7 B7 經濟部中央標準局員工消費合作社印製 296485 五、發明説明（） Μ下，茲就本發明之較佳實施形態，佐以圖面說明之 。首先，圖1及圖2係本發明半導體記憶體裝置之平面圖 及斷面圖 '圖2 ( a )係圖].之A — A ’斷面圖，圖2 ( b )係圖1之B — B ’斷面圖。 如圖2所示，P型矽基板之表面部，形成有由N型擴 散層所構成之源區域2 、汲區域3及由氧化矽膜8 、9所 構成之元件分離絕緣膜。由源區域2及汲區域3所夾之通 道區域上的一部份，形成有由約3 0 n m之氧化矽膜4所 構成的閘絕緣膜、K及由聚矽膜所構成之浮閘極5 浮閘 極5上及浮閘極區域Μ外之矽基板上，形成有由約3 0 n m之氧ib矽膜所構成之層間絕緣膜6 ，其上形成有由約 4 0 ◦ n m之聚矽膜所構成之控制閘極7 。又，只在由浮 閘極5之側壁面上，形成有由約3 5 n m之氧化矽膜所構 成之通道化絕緣膜1 1 、再者，由約4 ◦ 0 n m之聚矽膜 所構成的遮沒閘極1 ◦，係K被覆通道化絕緣膜1】、氧 ib矽膜1 2 (約2 ◦ 0 n m ) '及氧化矽膜1 3 (約3〇0 n rn )的方式形成c 上述實施形態中所示的是，通道化絕緣膜為氧化矽膜 之例子，此外，也可使用如氮化矽、氧化矽膜一氮ib矽膜 之二層膜、氧化矽膜一氮化矽膜-氧化矽膜之三層膜、氧 氮化物膜、Μ及高介電體膜般之能成為通道化媒體之絕緣 膜。 又，上述實陁形態係由源區域2及汲區域3所夾之通 -8 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（'） 道區域上的一部份，形成有閘絕緣膜及浮閘極之分割閘構 造的埸合之例，但無疑在源區域2及汲區域3所夾之通道 全面形成有閘絕緣膜及浮閛極之多層閘構造也是相同 圖3〜7係本發明製法之較佳霣施形態的過程順序斷 面圖。於各圖中，（a )係圖1之A — A ’斷面圖，（b )係圖1之B — B ^斷面圖 首先，圖3 ( a )、圖3 ( b >所示，係在P型矽基 板上1上，Μ習知之選擇擴散技術，形成由N型之擴散層 所構成之源區域2 、汲區域3 而後，藉由使用Τ Ε 0 S之減 壓氣相成長法，將氧化矽膜ΰ Μ 5 0 0 n til之厚度形成後 ，在9 0 0 之熱氧ib氛圍中處理而f Μ緻密ib .繼之， 藉由習知之光蝕刻技術，將氧化矽膜8之一定的部份開孔 而後*在全面上將約2 0 0 n m之氧化矽膜9以使用 Τ E 0 S之減壓氣相成長法予Μ成長，然後再使用習知之異向 性乾式蝕刻技術，在上述開孔部之側壁面形成由氧化矽膜 9所構成之側壁絕緣膜 藉由此一側壁絕緣膜，使氧ib矽 膜8所構成之元件分離絕緣膜的兩端部之階差圓滑ib。 繼之，如圖4 ( a ) 、4 ( b )所示，藉由9 0 0 之熱氧化法，將P型矽基板1上之表面氧化*形成氧ib δ夕 膜4 ，再於其上藉由減壓氣相成長法將聚矽膜5以3 5 ◦ n m之厚度在全面上形成。然後，Μ習知之光蝕刻技術， 將聚矽膜5及氧化矽膜4的一定部份選擇性地蝕刻除去 其次，在全面上Κ利用Τ Ε 0 S之減壓氣相成長法形成由 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） . 裝 訂 丨線 (請先鬩讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（v ) 氧it矽膜所構成之約3 0 n m的層間絕緣膜6 ，再以9 0〇 °C之熱處理予Μ緻密ib。然後，以習知之減壓氣相成長法 -形成約4 0 0 n m之聚矽膜7 ，而後再於其上以利用 T E 0 S之減壓氣相成長法*形成約3 ◦ 0 ri m之氧ib δ夕膜 13。 而後，如圖5 ( a ) 、5 ( b )所示，藉由習知之光 蝕刻技術，K殘留控制閘極之部份的方式，將氧化矽膜 1 3蝕刻，再將此氧ib矽膜作為屏罩將聚矽膜7蝕刻之， 形成由聚矽膜所構成之控制閘極：繼之，Μ利用T E 0 S之減 壓氣相成長法，在全面上生長約2 5 0 n m之氧化矽膜， 然後再Μ習知之異向性乾式蝕刻技術，形成控制閘極7及 在其上之氧化矽膜1 3的側壁面上之由氧化矽膜1 2所構 成之側壁絕緣膜· 其次，如圖6 ( a ) 、6 ( b )所示*將由氧ib矽膜 1 2所構成之側壁絕緣膜作為屏罩將聚矽膜5蝕刻，形成 由聚矽膜5所構成之浮閘極：此時，如圖6 ( b )所示， 只有浮閘極之側壁面露出。 然後，如圖7 ( a ) 、7 ( b )所示，在浮閘極5之 側壁面的露出部，施Μ在9 Ο Ο X：之水蒸氣氛圍下的熱氧 化處理，形成由約3 0 n rn之聚矽氧化膜所構成的通道化 絕緣膜1 1 。其次，在全面上K習知之減壓氣相成長法形 成約4 0 0 n m之聚矽膜，再Μ習知之光蝕刻技術進行選 擇性之蝕刻，Κ被覆通道ib絕緣膜1 1之方式，形成由聚 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） - I— -I- - - ii- I HI- c -i !- -- 1 nn 一eJ^^^1 ^^^1 —^n ^^^1 I (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策 A7 B7 五、發明説明（Ο 矽膜所構成之遮沒閘極1 〇 又，而後繼續施行之金屬配線過程、保護膜形成過程 及結合焊片形成過程，係屬習知之過程，因此在此省略圖 式及其說明： 於上述實施形態中，作為通道化絕緣膜，係形成將聚 矽膜氧化形成之氧化矽膜，但代替此，也可使用氮化矽膜 或Μ其為構成要素之多層膜（例如，氧化矽膜-氮化矽膜 之二層膜、氧化矽膜一氮化矽膜一氧化矽膜之三層膜、氧 氮化物膜等）。 又，作為層間絕緣膜6 ，在此係使用Μ氣相成長法形 成之氧ib矽膜，但代替此，也可使用聚矽膜氧化形成之氧 化δ夕膜、氮化矽膜及渠等組合形成之多層膜（例如，氧化 矽膜-氮化矽膜之二層膜、氧化矽膜-氮化矽膜-氧化矽 膜之三層膜、氧氮化物膜等）、 上述說明中所示的是，夾於源區域2及汲區域3中之 通道區域上的一部份，形成有閘絕緣膜及浮閘極之分割閘 構造的製法，但無疑源區域2及汲區域3中所夾之通道區 域上的全面形成有閘絕緣膜及浮閘極之多層構造，同樣亦 可適用本發明、 :發明之效果] 如上所說明*根據本發明具有新穎構造之半導體記憶 裝置及其製法，由於通道化區域只形成於浮閘之側壁面， 因此，並無如習用般之使用雙重側壁構造形成通道化區域 -11- 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） I - I --- K^i ^^^1 <11 /i n /^1 1^1 ^^^1 ^^^1 nn ^ Jr - I— 1^1 i^i . , (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 Μ Β7 五、發明説明（‘） 之要，製造中之控制非常容易，可進行安定之製法_又， 並無如習用般之使用添加有雜質之側壁膜的必要，因此， 並無起因於粒子產生之問題，不易造成生產率降低或信賴 性低落之情事。 〔圖面之簡單說明〕 圖1係本發明半導體記憶裝置之實施形態之平面圖 圖2係圖1半導體裝置之斷面圖。 圖3係圖1及圖2半導體記憶裝置製造中之最初的過 程之斷面圖。 圖4係圖3過程後的過程之斷面圖c 圖5像圖4過程後的過程之斷面圖。 圖6係圖5過程後的過程之斷面圖。 圖7係圖6過程後的過程之斷面圖= 圖8係習用半専體記憶裝置之平面圖 圖9係圖8半導體記憶裝置之斷面圖。 圖1 0係圖8及圖9半導體記憶裝置的製造之最初的 過程之斷面圖。 圖1 1係圖1 0過程後的過程之斷面圖。 圖1 2係圖1 1過程後的過程之斷面圖。 圖1 3係圖1 2過程後的過程之斷面圖 〔符號之說明〕 1 P型矽基板（半導體基板） 2 源區域（N型擴散層） ~ 1 2 ~ 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） 裝 訂 务 (請先閱讀背面之注意事項再填寫本頁) 五、發明説明（ 3 4 5 6 7 8 9 0 1 2 3 A7 B7 汲區域（N型擴散層） 氧化矽膜（閘絕緣膜） 聚矽膜（浮閘極） 氧化矽膜 聚矽膜（控制閘極） 氧化矽膜（元件分離絕緣膜） 氧化矽膜（元件分離絕緣膜） 聚矽膜（遮沒閘極） 通道化絕緣膜 氧化矽膜 氧化矽膜 r 裝 訂 —線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作杜印製 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 296485 A8 B8 C8 D8 六、申請專利範圍 1 •一種半導體記憶裝置，係在一導電型之半専體基 板内，備有源區域及源區域，在t述半導體基板上之一定 區域備有第一絕緣膜，在上述第·絕緣膜上備有浮閘極， 在上述浮閘極上介Μ第二絕緣膜備有控制閘極，此外，又 備有介以成為通道化媒體之絕緣膜與上述浮閘極相接，且 介Κ側壁膜與上述控制閘極相接之遮沒閘極；其特徵係在 上述成為通道化媒體之絕緣膜，係只設於上述浮閘極 之側壁面者 2 · —種半導體記憶裝置之製法，其特徵係在-· 此製法包括：在一導電型半導體基板内，形成與該半 導體基板相反導電型的源區域及汲區域之過程；一在上述 半導體基板上形成由元件分離絕緣膜分離之活性區域之過 程；一在上述活性區域上，形成第一絕緣膜之過程；- Γ£ 上述第一絕緣膜及上述元件分離絕緣膜之表面，依序層合 第一導電膜 '第二絕緣膜、第二導電膜、及第三絕緣膜之 過程；一將上述第二絕緣膜、第二導電膜及第三絕緣膜之 -'定部份，Μ蝕刻除去，而形成控制閘極及其上下的絕緣 層之過程；一在上述控制閘極及其1:下之絕緣層的側壁面 上，形成脷壁絕緣膜之過程；一將上述側壁絕緣膜作為屏 罩，將上述第·導電膜蝕刻除去，而形成浮閘極之過程； 一在上述浮閘極之側壁面上，形成成為通道化媒體的通道 化絕緣膜之過程；Μ及一 Μ被覆上述通道化絕緣膜、側壁 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ---------裝------訂-------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 A8 B8 C8 D8 導 三 第 由 成 形 式 方 之 層 緣 (. 絕程 的過 上之 極極 aai 制沒 控遮 述的 上成 及構 膜所 緣膜 絕電 之 面 置壁 裝側 憶 之 記極 體閘 導浮 半述 之 上 述將 所賴 項係 2 ， 第膜 圍緣 範絕 利化 專道 請通 C 申該者 依中成 • 其形 3 , 而 法化 製氧 (請先閱讀背面之注意事項再填寫本I) 裝· 、vs 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）