TW480628B - Three dimensional device integration method and integrated device - Google Patents

Description

480628 五、發明說明（1) 發明背景 發明範疇： 本發明係關於三維整合半導體裝置，特別是關於垂直連 結在一起的半導體裝置來形成三維結構。 背景討論： 整合的能力決定了半導體產業的成功。此可首先由積體 電路（I C)的發明來看。I C基本上包含了在該半導體晶圓的 表面上製造電子元件，並接著在該元件的上方進行金屬化 來内連接這些元件。對於由此整合所造成的成本降低及效 能增加之良好效果，已具有相當大的經濟衝擊。 因為1C的發明，半導體產業由於已達到不同電子元件 (即電晶體，二極體，電阻，電容器）的積集度的持續改善 ，而有持續的快速成長。對於大多數的零件，該積集度的 改善已由最小化的特徵尺寸的重複性降低而可在一給定區 域中允許整合更多的元件。其可藉由增加晶圓尺寸來得到 額外的改善。 這些整合的改善基本上為二維的，其中該整合的元件所 佔據的體積基本上是在半導體晶圓的表面。雖然在印刷技 術的大幅改善已經可以造成此2 - D整合上的大幅改善，但 在由2 - D所能達到的密度有物理上的限制。這些限制之一 僅是可以最小化構成這些元件所需要的尺寸。另一個限制 是當元件尺寸減少時，元件之間的内連接需要會有大幅度 的增力α 。 要達到超過2-D所能達到的積集度的努力已經使晶片記

480628 五、發明說明（2) 憶體更為改善，並造成半導體產業的進一步成長。例如該 溝渠電容器在晶圓表面之下使用大量的半導體體積，並允 許在一給定的晶片區域中達到更多的功能。目前已持續增 加其它的努力在一給定的晶片區域中藉由增加使用體積來 ： 直接地達到更高的犛合度。一種方式是以遞迴該整合過程 -，來加入半導體材廖在該内連接金屬化之上，接著為額外 的内連接金屬化。雖然此可能會造成每個晶片面積中有更 多的元件，其會造成其它的問題，其包含大量增加的熱負 擔。此外，此努力及其它不同之處在於其僅使用一個基板 ，並僅處理該基板的一個表面。為了使該裝置在包含製造 該内連接時不需要經由熱處理，其將會較簡單，並改善了 裝置的製造。 另一個問題是因為相較於縮小裝置尺寸而言，要縮放内 連接尺寸的能力比較弱。理想上，其需要一介層窗的關鍵 尺寸將與一閘極尺寸相同。但是，因為介層窗的縮放會落 後於該裝置的縮放，其會限制了整合密度。 進一步的問題係在嘗試要整合不同形式的技術到一單一 電路或晶圓。B 1 C Μ 0 S即為一例。基本上，必須設計出特殊 的處理技術而能夠組合這些技術。對一種技術所需要的製 _ 程通常與其它所需要的製程構成介面。因此，必須有一種 妥協。該組合的技術的整體發展即告暫停，使得可能所要 整合的技術之彈性組合變成非常困難。換言之，最先進的 π最佳種子"技術並未組合，也不能開發出這些技術的發展

第7頁 480628 五、發明說明（3) 組合技術的另一個問題是其必須先進行顧客化。其必須 首先設計製程來組合該技術，因此會對該裝置構成限制。 再次地，因為其需要重新設計製程，故其不能夠得到發展 的好處及技術的改善。 發明概述 本發明的目的在於提供具有高整合密度的方法及裝置。 本發明的另一目的在於提供可以整合不同種類材料之方 法及裝置。 本發明進一步的目的在於可以提供整合不同形式之裝置 的方法，及一種包含該整合裝置的結構。 本發明另一目的在於提供可以整合不同種類技術之方法 及裝置。 — 本發明還有另一目的在於能夠避免或最小化在内連接裝 置中的熱負擔。

I 本發明另一目的在於可以允許最佳可用技術的整合，而 不需要進行許多製程上的妥協。 仍又有一目的在於提供改善的連結裝置，裝置與基板之 間，卡片及/或基板的内連接。 這些及其它目的可由形成一整合裝置的方法來達到，其 中包含以下步驟：在具有一第一基板的一第一半導體裝置 上形成一第一連結材料，在具有一第二基板的一第一元件 上形成一第二連結材料，及直接連結該第一及第二連結材 料。該第一基板的一部份可被移除來暴露該第一半導體裝 置的剩餘部份，而該整合裝置可安裝於一封裝中。

480628 五、發明說明（4) 該第一半導體裝 暴露側。該第—半 ，而在上側可形成 到該第一半導體。 到該第一半導體裝 或大致上被移除， 封裝。 置可由該第一半導 導體裝置可在其上 〜主動區域，而該 具有一第三基板 I的剩餘部份，該 %該半導體裝置可 ^_ ___ 丑衣置的剩餘部份之 部及底部具有一基板 封裝即由該底部連接 的第二元件可以連結 第一元件可被移除， 以由上部來連接到該 該第一半導體裝 可由來自一暴露的 成。複數個内連接 。其可直接構成一 區域。 I可具有複數個内連 _餘部份側之至少一 矛呈度也可由一暴露的 連接到該第一半導體 接等極，而其連接 _内連接程度來形 剩餘部份側來形成 裝置的一裝置元件

根據本發明的方法，其也可包含以下步驟：連結一第一 熱擴散基板到具有一裝置基板的一第一半導體裝置，移除 一部份該裝置基板來暴露出該第一半導體裝置的一剩餘部 份，連結一第二熱擴散基板到該第一半導體的剩餘部份。 複數個内連接程度矸以形成在該第一半導體裝置中，並可 使用該第一或第二熱擴散基板來構成連接到這些内連接程 度中的至少一個。連接到不同程度之内連接可使用一真實 接觸方法來形成，而其可直接連接到該半導體的裝置元件 區域。 根據本發明的方法，其也可包含以下步驟：直接連結具 有一第一基板的一第一半導體裝置到一元件，移除一部份 该弟一基板來在連結之伋恭路出該第一半導體裝置的一剩

480628 五、發明說明（5) 餘部份，其中該元件可包含用於熱擴散及阻抗匹配的一基 板，或用於RF隔離，一天線，或是包含被動元件的一匹配 網路。該第一半導體裝置的剩餘部份可與該元件内連接， 而該剩餘部份的一部份可被移除來暴露出該元件的一部份 根據本 元件到該 。該第一 發明的方法亦可包含：直接連結一系統的一第 可移除該 移除該部份的該 系統的一第二元件，並 元件可以連結到具有一 基板的 部份 而該第 側面來 第二元件 隔離組件或一天線可以至少連結 一個。一光學裝置可以連結到一 半導體裝置到 速高密度 及第二半導體裝 可以連結到一高 太陽能電 根據本 板的表面 著的一側 包含直接 。該第二 件可與該 來内連接 第三元件 池可以 發明的 上來形 來連結 地連結 元件的 第三元 ，及該 之一來 高速低 不同的 裝置， 起。 方法也可包含附 置可以是 密度記憶 連結在一 成一第二元件 該第二元 每個該複 件到 數個第 一部份可以在連 件内連接，該第 第一元件與第三 内連接。凹陷可 内連接該第一及第二元件 基板的一第二元件，至少 一及第二元件可以由已經 内連接。一遮蔽組件，一 到該第一及第二元件中的 電子裝置，或可連結一低 密度半導體裝置。該第一 技術。例如，一微處理器 或另一例中，第一及第二 著複數個第一元件到一基 並直接由該第一元件所附 第三元件。該附著步驟可 一元件到該基板的一表面 結之後被移除。該第一元 一元件可使用該第二元件 元件可使育至少該第二及 以形成於該第二元件中，

第10頁 480628 五、發明說明（6) 而該第一元件可以在該凹陷中連結到該第二元件。 如另一具體實施例，一方法可包含以下步驟：在一第一 半導體裝置上形成一第一連結材料，並在一第二元件上形 成一第二連結材料。該第一及第二連結材料可以被直接連 結，而可在該第一半導體裝置的一暴露表面上形成具有複 數個接觸結構的一導體陣列。介層窗可以形成來穿過該第 一半導體裝置到該裝置區域，而在該裝置區域及該接觸結 構之間可形成内連接。該導體陣列可包含一栓格柵陣列。 該方法可進一步包含結合該栓格柵陣列及形成在一板，卡 片或基板上的導體區域。 根據本發明的裝置可包含具有一第一裝置的一第一裝置 部份，其包含一第一基板，而其中已移除該第一基板，形 成一第一連結材料在該第一裝置部份上，在其上形成具有 一第二連結材料的一第一元件，並將該第一連結材料直接 地連結到該第二連結材料。該第一裝置部份可包含一第一 太陽能電池部份，而該第一元件可包含一具有一基板的第 二太陽能電池。内連接可以形成在該第一太陽能電池部份 及該第二太陽能電池之間，其係連接在已經移除該第一基 板的該第一太陽能電池的一侧。 該第一裝置部份可包含具有主動元件的一半導體裝置， 該第一元件可包含用於熱擴散及阻抗匹配的一基板，或用 於RF隔離，一天線，或是包含被動元件的一匹配網路。該 第一裝置部份可具有一第一側及一相對的第二側，其可構 成一内連接到該裝置部份，其可由該第一側或由該第二側

480628 五、發明說明（7) 。一遮蔽組件或一隔離組件可直接地連結到該第一裝置部 份及該第一元件之一。一天線可直接地連結到該第一裝置 部份及該第一裝置元件之一，而内連接可構成於該天線與 至少該第一裝置部份及該第一元件之一。 該第一裝置部份可包含一光學裝置，而該第一元件可包 含一電子裝置。該第一元件也可包含一低速高密度半導體 裝置，而該第一裝置部份可包含一高速低密度半導體裝置 根據本 每一個皆 件，及一 於該第一 以構成於 之間，且 一元件可 如另一 發明的該 直接地連 第三元件 元件連結 該第三元 内連接可 以放置在 具體實施 包含具有 接地連結 整合裝置也可包含複數個第一元件，其 表面， 該第二 結到一基板的 係直接 到該基 件及該 形成於 形成於 例，根 相對上 到該裝 部份的 以形成 元件， 第 兀 其是連結 地連結到 板的該表面的那一側。内連接可 複數個第一元件 該第一元 該基板中 據本發明 側及底側 置部份的 部份，其 基板可直 接地連結到該裝置 份來穿過該第一及第二基板中的 連接可以僅穿過該第一及 該裝置部份，而信 機板的另 根據本發明的該 號及時 個來形成到該 整合裝 底側。内 件所選 的凹陷 的裝置 之半導 上側， 連接可 個或兩 基板中 可以穿 中所選出的一個 出者之間。該第 處。 可以包含一裝置 體裝置，一第一 一第二 形成到 者。電 基板則直 該裝置部 源及接地 的一個來形成到 第二裝置 脈内連接 裝置部份。 置也可包含複數個第一元件，其 過該第一及第二

第12頁 480628 五、發明說明（8) 每一個皆直接地連結一第二元件的一表面。該第一元件及 該第二元件可包含至少半導體裝置，圖案化導體，天線元 件及阻抗匹配元件之一。介層窗可形成在該第一元件，而 導電材料可形成在該介層窗中來内連接該第一元件與該第 ^ 二元件。 - 根據本發明的裝置也可包含一配置在一第一半導體裝置 上的第一連結材料，及一配置在一第一元件上的一第二連 結材料。該第一及第二連結材料係直接地連結。一導電陣 列可以配置在具有複數個導電區域之第一元件的一暴露表 面，而内連接可形成於該陣列的該導電區域及該半導體裝 置的導電區域之間。該導電陣列可包含'一检格拇陣列。該 弟二導電區域可配合於導電區域内’其形成在至少一板’ 卡片或基板之一之上。 圖式簡單說明 本發明的一更為完整的瞭解及其許多具有的好處，將可 參考配合所附圖面及以下的詳細說明而更加地瞭解，其中 圖1所示為根據本發明的該方法中的一步驟之截面圖； 圖2所示為根據本發明的該方法中的一步驟之截面圖； g 圖3所示為根據本發明來連結兩基板之截面圖； 圖4所示為根據本發明的一連結裝置之截面圖； 圖5所示為一複接面雙極性電晶體之截面圖； 圖6所示為根據本發明來連結圖4的電晶體之截面圖； 圖7所示為根據本發明的一連結裝置之截面圖；

第13.頁 480628 五、發明說明（9) 圖8所示為根據本發明來連結兩個裝置在一起之步驟之 截面圖； 圖9所示為根據本發明來連結兩個裝置在一起之步驟之 截面圖； 圖1 0所示為根據本發明來連結兩個裝置之截面圖； 圖1 1 A及1 1 B所示為根據本發明而要連結的兩個裝置之截 面圖 ； 圖1 2所示為連結圖1 1 A及1 1 B的裝置之截面圖； 圖1 3所示為内連接圖1 1 A及1 1 B裝置的步驟之截面圖； 圖1 4所示為連結圖1 1 A及1 1 B的該連結裝置到另一裝置的 步驟之截面圖； 圖1 5所示為連結及内連接三個裝置之截面圖； 圖1 6 A - 1 6 D所示為連結三個整合電路； 圖1 7A為一疊層的内連接結構； 圖1 7B為連結圖1 7A的該疊層的内連接結構到一具有積體 電路的基板； 圖1 8為一 2 D陣列的電路元件之； 圖1 9為連結及内連接2 D陣列的電路元件； 圖2 0 A - 2 0 F所示為根據本發明的整合方法； 圖2 1所示為根據本發明所整合裝置的一分解圖； 圖2 2 A所示為背面封裝； 圖2 2 B所示為頂面封裝； 圖2 3 - 3 4所示為根據本發明來整合太陽能電池之方法的 橫截面圖；

第14頁 480628 五、發明說明（ίο) 圖35及36為整合具有空洞的裝置； 圖3 YA —3 71)所示為根據本發明連結複數個模子或裝置到 一基板； 圖3 8A及3 8B所示為連接一連結裝置到一電路板或封裝。 較佳具體實施例說明 現在請參考圖面，特別是圖1 ，其所示為根據本發明的 該方法及裝置之第一具體實施例。一基板1 0具有一具有一 表面平面性的上表面1 1。基板1 0較佳地是一代用基板或一 積體電路晶圓。圖1所示的表面1 1的非平面度係為了說明 的目的，並不表示要描述實際的表面平面性的狀況。基板 1 0較佳地是具有一相當平滑及平坦的表面11。該上表面所 需要的平坦度及平面性可由研磨來達到。化學機械研磨或 C Μ P為達到所需要的平坦度及平面性之方法。該C Μ P製程可 用適當選擇研磨墊，研漿及研磨條件來最佳化，藉以達到 所需要的表面粗糙度及平面性。 在表面11上，沉積有厚度大於表面11的表面非平面性的 薄膜1 2。薄膜1 2必須具有良好的導熱性，及一高介電常數 ，例如S i 0 2，鑽石，或類鑽石的碳（D L C )。較佳地是，導 熱性在1-10 W/cmK範圍，而相對介電常數為卜3的範圍中 。薄膜1 1的厚度之較佳範圍為薄膜1 1的表面非平面性的1 -1 0倍。然後薄膜1 3的上表面1 3係研磨成具有粗糙度5 - 1 5 A 的平坦表面，較佳地是在5 -1 0 A之間。一平坦表面的粗链 度S 5 A為最佳的較平坦表面，其可加強該薄膜的連結特 性。

O:\70\70128.ptd 第15頁 480628 五、發明說明（11) 其也有可能來沉積薄膜12，研磨上表 、 其它的薄膜（圖2中的丨4 )，並研磨該第二“，然後即沉積 上表面（圖2中的15)所需要的平坦度。膜，以達到該 其可對每個或至少對該上薄膜重複該；個或多個薄膜， 可用來達到所需要的表面粗糙度及平面，=。研磨運作，其 該基板1 0現在已預備好晶圓連結。任 連結到基板10。％參考圖3，一基板 的基板皆可 裝置的積體電路晶E，其係以相同 '地：包含主動 ，藉由形成一暴露表面18的薄膜17，其而做為基板1〇 膜12的表面13在相同的範圍中（或薄膜"：Ί度係與薄 高度的平面性可進—步構成該連結製程。==以:較 個或多個研磨運作來形成一個或多個叠層用； 面18及12可帶到彼此接觸（如圖3的箭頭所示）。一料^象是 hn der Waals的連結可形成於表面18及13之間（圖:）。一 較強的連結·^由後續地加熱該結合的基板及薄膜來達成。 该連結的較佳方式係直接連結，而不需要使用施加壓力 ，電壓及溫度。如果該基板具有一叫的上表面（或其它 連結材料）’其可不需要沉積其它的Si 02疊層來研磨該表 面，其假設S 1 Ο?的上表面具有足夠的厚度來達到一足夠的 表面粗縫度及平面性，如ς M P。 範例 此祀例使用附著一材料像是GaAs，InP 4GaN到一鑽石基 板j例子，當其需要最佳化的熱封裝及介電效能。連結到 '一 口、J W刊衣/入"兒父人月b w ^ 高導熱性之材料的基板，可允許較佳地管理熱轉換 該

第16頁 480628 五、發明說明（12) 鑽石基板’在預備其連結之後，具有一相當平坦的上表面 基本上因為鑽石基板具有一相當粗糖的表面，一相當平 坦及平面的上表面可由研磨來達到。但研磨很貴，且難以 一致性地獲得非常平滑的表面。其也有矸能來在一銅的電 納質來形成該鑽石基板。鑽石薄膜基本上會在溫度降低時 ，在沉積之後來去除該銅電納質，其會在啟動成長時留下 一相當平滑及平坦的表面，而在成長終止時留下一較粗糙 的表面。 在该上表面上部沉積有一二氧化矽的薄層。該二氧化矽 薄層必須比該鑽石表面的非平面性要厚，例如·· i到1 〇倍 ’但要儘可能地薄來最佳化效能。然後該二氧化矽層即被 研磨成一平坦表面來適於晶圓連結，例如$ 5 A。該具有 薄石夕層的鑽石基板現在已預備好做為晶圓連結。 此時’任何形成在任何形式基板上的裝置可以連結到二 氧化矽層的表面。對於此例，可使用一複接面雙極性電晶 體（HBT)，如專利申請序號〇9/丨65, 2〇3中所述，該文獻在 此^用做為參考。該HBT係處理到一個程度使其預備可以 附著一代用基板，如圖5所示。基本上，此將包含形成該 射極金屬=的步驟，及執行基極蝕刻，進行基極金屬化， 進行純心化/平坦化階段，並施加一熱分路。在圖5中， 有集極層22形成在-GaAs基板2〇上，平坦化材料21，基極 區域23」基極接點24，射極25及射極接點26。其須注意到 ，在圖b中所不的一單-裝置並不是限制。-包含數個裝 置的晶圓或一積體電路也可用相同的方式來連結。

第17頁 480628 五、發明說明（13) 在該HBT的平坦化表面之上沉積有另一非常薄的二氧化 矽2 7層。二氧化矽層2 7的厚度比該HBT的該平坦化表面的 非平面性（如1到1 0倍），但須儘可能地薄來最佳化效能。 該二氧化矽層2 7的表面係經過研磨到足以進行晶圓連結的 平坦度，例如$ 5 A。然後疊層2 7及1 2即由將其放置在一 起來連結。該表面較佳地是在一濕式清洗處理之後放置在 相當靠近，其接著為一乾燥過程來驅除該疊層2 7及丨2之間 較強的連 的液體。其即形成一 V a n d e r W a a 1 s的連纟士。 結可由後續加熱結合的疊層2 7及1 2來達成°。

當疊層12及27在結合之後被加熱時，二 J : = 成：f置及代用基板中的；有毒：應。， 氧化㈣，及在該HBT裝置及二 129 :广：：形风一應力釋放層。•即為圖6的薄膜28 ^29。该應力釋放層為同質或材料的複合声， s 模數，使得此疊層將會在盆它疊層 曰 去4由# 口 — 且層之珂降伏應力的應用0

膜^ ί 研磨到一所要的表面粗糙度之二氧化石J

兒心，也有可能是其它的_。舉例而言，也可相 =或DLC。在使用料，A氣可以植入到其相對表面之 擇放4連結，來形成—符合層。該符合層為相等於該應乂 :—層的:&層。其較佳地是使用Sl，SiC或DLC薄膜來库 代—S 1 〇2薄膜，例如當需要改善導熱性時。 姓其，有可能在要連結的裝置中選擇該i態化/平坦化材 二，藉以最佳化該介電常數，導熱性及相鄰於該主動裝5 白、阻抗。特別是，DLC係由於其相較於其它材料之相當高

480628 五、發明說明（14) 的導熱性及低介電常數非常有效。 如圖5所示，該HBT裝置14基本上係形成於基板2〇上。在 連結遠裝置到基板1 〇之後，基板2 〇可由像是研磨，或碾磨 及研磨的處理，而允許近接到背面接點。 在本發明的第二具體實施例中，N個2 d陣列裝置係以重 複在該第一具體實施例所述的方法N次來連結在一起。由 圖7中所示的連結裝置開始（該HBT裝置顯示並無元件細節 ’如3 0 )，該基板2 〇將視需要被移除，並研磨該暴露的裝 置3 0表面，成為適於晶圓連結的平坦程度。在移除該基板 2 0期間可使用研磨及碾磨。另一個二氧化矽層3 1係沉積在 5玄暴露的裝置30表面上，並以前述施加於疊層12或27(圖 8)之方式來研磨到所需要的表面粗键度。 在圖9中所示為沒有裝置細節如3 2的基板3 4的下一個晶 圓’其具有一薄二氧化矽層3 3形成在相對於基板3 4的表面 ^ ° 4膜3 3係以如同薄膜1 1 ，2 7及3 1的相同方法而形成並 研应°然後薄膜3 3即連結到恭露的疊層3 1的表面。所得到 的k置係示於圖1 〇，其係在移除該基板3 4之後。該第二連 、“裝置的上表面係再次被研磨，並沉積另一個二氧化矽層 35來預備連結一第三裝置。此可進行N次來產生一N次整合 的衣呈。如此連結的該裝置即可被垂直地内連接。 範例 在多個裝置之間的連結範例可見於圖1 1 A，1 1 B及圖1 2到 15 圖1 1 A，1 1 B及圖1 2到1 5所示為根據本發明該連結如何 用來整合2個2D裝置陣列，其如何被内連接來形成一垂直 480628 五、發明說明（15) 整合的多重晶圓模組，及如合結合不同的技術。 圖1 1 A及1 1 B所示為要連結的兩個裝置。在此例中，圖 1 1 A及1 1 B的裝置係不同的具有内連接之積體電路晶圓。在 圖1 1 A中，一本身對稱hbt (SIHBT)晶圓包含一SIHBT代用 基板40，形成在基板4〇上的平坦化材料41，SIHBT裝置43 及内連接42及44，其較佳地是由一金屬形成。圖iiB所示 為具有一VCSEL基板45的一 VCSEL裝置，平坦化材料46， VCSEL裝置48及内連接47及49，其再次較佳地是以金屬製 成。如圖1 2所示，圖1丨a及1 1 B的裝置係以前述的方法來連 結’也就是以像是二氧化矽的材料即沉積在每個裝置的上 表面上’然後即研磨到表面粗链度為約5 -1 0 A。其也需要 高度的平面性。所連結的裝置係示於圖1 2。 接下來’如圖1 3所示，基板4〇被移除而暴露出内連接44 :一介層窗5 0被蝕刻穿過平坦化材料4 1，並進到平坦化材 料來暴露一部份的内連接47。當所示為一介層窗50時， .、」瞭解到可形成任何數目的介層窗，藉以構成適當的連 接到在該兩個連結基板中的裝置。 $連接51係形成在介層窗5〇中來内連接該裝置43及48。 此守"亥過&可在僅需要兩個晶圓來連結時即停止。如果 Ϊ:或夕個裝置需要被進一步整合，該過程可藉由形成 二/结^ 52來繼續，例如由二氧化矽所製成，然後其即研 碧^:面粗糙度5""1 0 Α，其是以前述的方法進行。在此 二峡f過程可包含填充任何形成於内連接5 0中的凹洞之 η /、可更為容易地製造一疊層5 2的平坦表面。該裝置

训628 五、發明說明（16) 如圖1 4所示，即 對於不同技術 +同的技術係由 其每個僅與該平 特性皆為已知， 料來組合該技術 造的方式。 已預備好來在需要時與其它的晶圓連結。 的晶圓，其平坦化材料可為相同。該兩個 不相互影響的平坦化材料的疊層所隔開。 坦化材料相互影響。因為該平坦化材料的 亚常用於目前的製程中，並不需要新的材 。本發明提供了結合不同技術而可生產製

再者 係分別 行。组 獲得那 商用化 組合的 裝置可 中可提 將一 到圖1 5 屬化5 3 份内連 伸部份 曰曰 圓 ，所有 製造然 合技術 一種技 者。其 產品中 以選擇 供少數 第三晶 所示為 ，藉以 接60。 ，藉以 中的裝 白、顧客化皆是在製程的末了進行。兩種晶圓 一起。該内連接係在連結之後來執 在製程的末了才進行。不論是需要 技術皆可為目前立即可使用且已經 新的製程。其有可能在最後 後連結在 的顧客係 術，這些 可不需要 有良好定 來組合未 的製造， 圓連結到 由钱刻平 暴露出另 内連接5 3 構成在另 置可以為 設計 義的控制’以一穩定製程所製造的 經驗證 可靠度 圖1 4的 坦化材 一個具 在平坦 一個階 具有内 的製程，而不視為新的，其 或較長期的資訊。 結構係示於圖1 5。其可注意 料4 1及4 6所形成的一額外金 以元件6 0 - 6 2的裝置之一部 化材料4 1的表面上具有一延 層上的内連接。在此例中第 連接55及57的CMOS裝置56 0 4 另一個介層窗被蝕刻穿過平坦化材料5 8並穿過連結材料5 2 ，而暴露出一部份的内連接5 1來允許連接到内連接5 9。内 連接59也連接到CMOS裝置56的内連接55。另一個内連接係

第21頁 480628 五、發明說明（17) 由I虫刻一介層窗穿過材料5 8及5 2而形成，藉以暴露出一部 份的内連接5 3。一内連接5 4係形成來接觸内連接5 3，其須 注意到，圖1 5並未明確地顯示形成在該裝置之間的連結層 ，但可瞭解到這些為使用前述配合於該第一具體實施例的 製程所形成的裝置。 由圖1 5亦可瞭解到本發明同時利用一接點的兩側。舉例 而言，如果在接點5 1之上的該塾為一接觸塾或一金屬線， 則該墊（或線）的底面則連接到位在該墊（或線）之下的内連 接4 7，當該墊（或線）的上部連接到以與内連接5 5重疊的接 點5 9。此可降低驅動的需求。 圖1 5也示出本發明的好處在於其對於電路拓樸來說並不 限於一個疊層（或可能為兩個疊層）。其有能力來設計成三 維。電路佈局可在如果具有能力來分辨出裝置的形式或類 別時進行最佳化，其中該功能或處理彼此干擾或是不湘容 。電路佈局因為使用三維而不只是二維，故可使面積最小 化。舉例而言，三個基本、上相同面積的習用晶片，具有視 需要的不同技術，可以由垂直地堆疊而僅用三分之一的《 積來實施。在考慮到降低個別晶片對於該堆疊晶片所降傳 的封裝需要時，該面積減少可以更多。垂直堆备也可在晶 片之間對於接地，偏壓或其它平面進行導電：或在路線化 期間在晶片中來改善信號隔離。 基本上，在一系統中信號會被放大，'然後即傳送於積體 電路之間的匯流排上。此需要相當多的階層偏移，匯流排 ，及在構成該系統的元件之間對於信號準位中不同的差異

Μ IS·

480628 五、發明說明（18)

來進行補償。如同一例，在一光線偵測裝置中的一像素接 收一非常小的電荷封包，其接著會被偏移到該裝置之外而 進到一記憶體裝置。在此例中的該光線偵測裝置及該記憶 體，其皆為獨立的積體電路，其需要放大經由緩衝器及該 像素及記憶體裝置之間的系統匯流排之該電荷封包。然後 該信號準位即被降低，藉以儲存該資訊在該記憶體裝置中 的一記憶單元内。當在記憶體中的資訊需要被處理時，該 資訊即再次使用更多的緩衝器及系統匯流排來偏移其準位 ，藉以在其上傳送該資料到一處理器，其也可使用一獨立 的積體電路來形成。對於不同信號的功率準位係由該内連 接及該匯流排來決定。

本發明可允許來獲得元件間的通訊及定址性。目前，信 號的功率準為可由該元件來決定，而非由該内連接，即該 系統匯流排及驅動器。如一範例，如圖1 6 A - 1 6 D所示，一 第一積體電路包含用以感應一光線信號的像素陣列等，其 係製造在一第一基板（圖1 6 A )。以一簡化的方式，一個像 素72即形成在一半導體疊層71中，其係形成在一基板70上 。在一第二基板上，製造了需要來儲存被移出該像素陣列 之資訊所需要的記憶體裝置，其如圖1 6 B所示。一半導體 層74係形成在一基板73上。記憶體單元75係形成在疊層74 中。最後，一用以處理該資訊的一處理器裝置即製造於圖 1 6 C所示的一第三基板之上。在疊層7 7中所示（以簡化的形 式）的不同元件7 8係形成在基板7 6上。然後每個基板即連 結在一起（係以在其上的像素陣列來暴露其在光線中）。

第23頁 480628 五、發明說明（19) 該二個基板可以連結在一起。一代用其4c f 、，、、 ^ ^ 代用基板（未示出）可以 使用IT述的技術來附著到疊層7 1的一上表面 70。然後該記憶體裝置的疊層74〜型/二亚移除基板 A甘化7Π仏呈+从主 &表面可連結到由移 除基板70所暴路的表面。然後可移除基板73，而 上表面即連結到由移除基板73所暴露的 $ s勺 可被移除到暴露該像素72。該内連接^ 邊代用基板 直接被製成於三個基板之間，其可 ^ 上逑的方法來 ，並當該系統被設計來使用獨2的教=:多，衝器的需要 接該系統的系統匯流排。該連結的二合裝置時需要來内連 可注意到圖1 6D並未顯示用來連結不\路係示於圖1 6D。其 以及視需要在移除對應的基板期"間同裝置的不同疊層， Ή的部份。 / a T以移除疊層71 ，74及 另一個範例為一典型的微處理器， & 某個數量的板上ROM，當大量的儲疒其中該微處理器包含 統匯流棑來存取時。在此例中，兮在獨立U Μ上透過糸 以製造在-第-基板上.，該記憶^理H亥板上應可 上。該兩個基板可被連結在-起，了 f製^ t —第二基板 到該記憶體裝i，其再次地消除了：4處f:直接地連結 器及其它緩衝器的需要。 i 统匯流排’位準偏移 本發明不僅允許以更小的方式及 “ l u y 八及直接的存取方式來製造 糸統，但也允許一較小的足跡。俞 ± r平乂」」疋力 月,j崦的每個獨立的裝置相 較於本發明中彼此堆疊在一起時，為其所需要的空間量的 至少三倍，當假設晶片係佔有幾乎4目同的A寸。 本發明的-第四具體實施例係使用前述的技術來分別由

第24頁 480628 五、發明說明（20) 其下的積體電路來製造該内連接。基本上，電路需要一些 内連接的階層，藉以提供所有需要的複雜功能。其需要6 個或更多的内連接階層。此需要相當大量熱處理，將其下 的主動裝置暴露到較高的熱負擔，並使製造過程複雜化。 本發明可用來分別製造主動裝置，然後即根據本發明了連 結來形成内連接的階層。特別是，每個内連接階層可形成 在獨立的基板上，然後依需要來連結在一起，並進行内連 接。其一次可以製造數個或所有的内連接層。然後該連結 在一起或單一内連接的基板可被連結到具有該主動裝置的 基板。其可使用那些圖1 5所示的類似於前述用以内連接不 同晶圓的技術。當完成時，内連接層的堆疊可以連結到該 主動裝置。 此係說明於圖1 7 A及1 7 B，其中係根據本發明的原理而連 結具有疊層8 0 - 8 3的内連接堆疊，然後如圖1 7 A所示，被連 結到圖1 6B或1 6C所示的積體電路。圖1 7B所示為闬於該連 結處理的該疊層的完整裝置，其為了清楚起見而有所省略 。在此例中，該積體電路的該基板可被移除，並連結到一 更佳的熱材料，例如類鑽石的碳。藉由此具體實施例，其 可得到更緊密的製程控制，其不需要補償或對於該增加的 熱負擔的不同效應進行妥協，其係由於在該主動裝置之上 積體電路内連接的多重疊層之基本處理所致。 本發明的另一應用是該内連接層的選擇。藉由能夠獨立 地處理該内連接，可以得到更多的設計彈性。例如那些處 理高速信號的某些疊層可以比其它的更為關鍵。該關鍵準

480628 五、發明說明（21) 位可以藉由其 化。相反地， 運作不是問題 除了上述的 的具體實施例 件陣列被陷入 。其每個元件 一電路層的2 - 的方式 該裝置 電路等 雙極性 CMOS 及 然後， 用既有 組合製 利用袁 第三 預備好 該第三 s亥晶 熱擴散 一匹S己 份或完 來處理 陣列可 。此可 ，藉以 雙極性 當需要 的先進 程，或 先進技 個晶圓 來產生 裝置也 圓連結 ，阻抗 網路之 整的基 它非關鍵疊層而彼此分離，藉以使重疊最小 非關鍵疊層可以在當重疊對於該裝置的高速 時，被置於相鄰的疊層中。 具體實施例，該積體電路的基板可以在以上 中被被完全地移除。其結果是一 2D的裝置元 在絕緣的平坦化材料中。其一例即示於圖1 8 可以完全地在每個元件之間隔離，及相對於 D裝置陣列。要連結的一第二晶圓可用相同 ，其構成另一個2 - D裝置元件的肆列。然後 式來内 同的技 產生一BiCMOS晶圓。 技術可以因為分別處 來產生一組合的技術 並經過驗證的技術’ 建立一既有的組合技 術或技術的發展所得 及後續的晶圓也可在 内連接到該第 用所需要的方 延伸來連結不 可為另一種技 可包含連結一 匹配，或RF隔 基板。這些元 板可被包含在 一及第 術。圖 積體電 離，一 件的組 此具體 連接，並產生電路及次 術在一起，例如C Μ 0 S及 在此例中，最先進的 理兩個晶圓而被組合。 裝置或電路時，即可使 而不是必須設計一新的 術，其不使用且不能夠 到的好處。 該基板已經被移除，而 二陣列時，進行處理。 1 9即為一例。 路或裝置到另一個用於 天線或包含被動元件的 合也可被整合。移除部 實施例中。該電路或裝

第26頁 卿628 、發明說明（22) 置可與 —整 送功率 被整合 離也可 光學 另一個 的一足 有阻抗 到的光 作，並 構的問 該天線，展 合的T / R模、 放大器或其 在該第二晶 整合在該模 裝置，例如 晶圓上的光 夠部份來運 不匹配，其 學架構可使 因為避免了 題而可以低 開器或其 a也可在-它晶圓整 圓或一第 組中，以 雷射及偵 學内連接 作成為疊 不會造成 得本發明 阻抗不四 功率運作 它元件内連接 一基板上的Μ E Μ 合在一起。一 <晶圓2^ ^ ° 及形成在一晶 螂器，在一晶 電路。該元件 力口的元件，所 明顯的反射或 因為低的寄生 配所造成限制 s中與一輸出傳 輪入接收晶圓可 適當的遮蔽或隔 圓上的一天線。 圓上可以整合於 可整合到一波長 以在裝置之間會 功率損失。所得 性而可以南速運 習用光學I/O架

該晶圓連結也可遵照圖3及4，其中晶圓〗〇為一裝置或電 =晶而晶圓1 6為下述的—支撐及封裝材料。此特別的 j U於巧衣技彳打有特別的興趣’其可提供改良的熱效 此’改良的雜訊效能，功率，接地，時脈及/或信號線的 隔離’改善的賴射致能，降低電阻，電容及電感，增加功 率到接地麵合’等等。在連結之後，來自該裝置或電路的 g基板係充份地薄型化或完全地被移除。該基板的剩餘部 份可不超過1 〇到2 0 “ m。額外的處理可進行到剩餘的矽基 板或背面’另外，如果該基板被完全地移除在包含主動裝 置的該疊層的背面上。 舉例而言’介層窗可被製成在位於該晶圓的”前側"上的 墊之底側。這些"塾"可經過最佳化設計來達此目的，因

第27頁 480628 五、發明說明（23) 此具有與一典型的墊明顯不同的架構。舉例而言，此墊基 本上為一介層窗，其啟始於該晶圓的前側處理上，並由後 側内連接。在圖2 0 A所示的範例中，其基極接點9 0具有一 介層窗結構，其係延伸到該裝置的背面，目前即透過移除 該基板而暴露。圖2 0 B所示為一延伸的金屬接點9 0 A，其可 、 透過一適當放置的介層窗來存取。 其可形成不同形式的介層窗。舉例而言，介層窗可以形 成在該π頂層"内連接階層，一 M較低π或一 π第一 π内連接階 層在該裝置隔壁，或直接形成來自該背側的該主動裝置。 在製成這些不同形式的介層窗之後，一内連接可以形成在 φ 該介層窗中，因此内連接製成在該晶圓的前側上或直接在 該主動裝置上的任何階層的内連接。額外階層的金屬化也 可形成在該π背侧π ，其類似於形成在該"前側π上的多重内 連接階層。在完成此π背側Η製程之後，該晶圓 '可根據像是 打線及球柵陣列的典型方法而被模製化及封裝。 此架構允許電源，接地，.時脈及信號路線話在該主動裝 置層的一側或兩側。舉例而言，電源及接地可以路線化在 一側，而接地，時脈及信號可以路線化在另一側。也有可 能有其它的架構，並可依需要來使用架構的組合。此架構 允許降低電阻，電感及電容，並依需要來允許不同形式的 @ 内連接之間的互動能夠最小化，例如電源及信號，或最大 化，如電源及接地。 在圖2 0 C中所示為一例。其須注意到在圖2 0 C中所示的尺 寸（及其它圖面）並未依比例繪製，而是依照說明的目的來

第28頁 480628 五、發明說明（24) =衣。所不的尺寸並不是要限制本發明。一對的裝置1 0 5 〇6可透過一些内連接層93_95而與其它電路元件（未示 八内連接。5亥&置係連結到可用做為模子附著之材料。 2層自1 0 2係以連接到"頂層”内連接層9 3的内連接丨〇 i所充 二"層1® 1 0 0係以連接到一中介内連接層9 4的内連接9 9 2充滿。介層窗96係經由疊層1〇3來連接裝置區域1〇4及内 j接97所形成。疊層1〇3可為一大致上薄型化的原始基板 私，餘部*，或是如果該原始基板係、完全地被移除，在原 :二板與裝置105及106之間的一疊層，或在基板移除之後 ^ 、在I置1 〇 5及1 0 6上的一疊層。當為標示該材料來區隔 忒不同的内連接疊層時，即可視為一絕緣材料。 ^另一個範例示於圖20D，其中兩個裝置180及181係由兩 j還過基板185及187來連接到所要連結的裝置。内連接 ,一2/ 188及189係經由基板185形成，而内連接183及184係 =基板186形成。基板185及186及裝置可包含如前所述 用來連結的平坦層。 计ί須ΐ意到’製成在不同階層上的介層窗可通過半導體 窗:〃 例中，在填充之前f要進行量測像是在該介層 二：*匕:亥暴露的半導體材料。@時，該裝置可以形成在 p :，.彖基板上’而其通過的區域將使形成的介層窗完全地 :=。此可經由像是在這些介層窗通過的區域中完全地氧 化该半導體材料來達成’並完全地敍刻掉該半導體材料， 亚以絕緣材料重新充填，或是兩者皆進行。 凊注意一熱擴散材料也可用做為該模子附著材料92。其

第29頁 480628 五、發明說明（25) 進一步可為一複合材料。該複合物可以被最佳化，例如其 可大部份為銅，並可連結到該模子上，並且可包含另一個 材料而傳導到模子區隔，其中可連結到模子之間的通道。 此架構進一步提供比習用封裝要改善的熱阻抗。舉例而 - 言，典型的封裝在該主動裝置層之間具有矽基板，其可產 ， 生熱量，而該模子則附著到該封裝。此ί夕基本上為〜6 0 0微 米，但基本上也可變薄到〜3 0 0微米。對於生產薄型化的限 制是由破壞決定。在該主動層中所產生的熱量基本上是穿 過該〜3 0 0微米基板傳導到一銅熱擴散器，或一類似的熱導 電材料，並由此構成一散熱器到週遭。此熱擴散器基本上 φ 為〜2 4 m 1 1 s厚或〜6 0 0微米。因為該銅的熱導性約為矽的3 倍，在該部份中於該矽基板内會有超過一半的溫度上昇。 另一個晶圓連結架構中，當材料9 2為一類似銅的材料，其 與習用的插塞具有類似的厚度，該溫升即降低超過一半， 因為穿過該平坦化材料的溫度下降對於適當的平坦化材料 及厚度而言，因為穿過該平坦化材料的溫度下降相較於穿 過該矽基板的溫度下降是可以忽略的，故其溫昇會降低至 少一半。適當的平坦化材料及厚度的範例為〇. 5微米的二 氧化石夕，及5微米的氮化石夕。 請注意如果散熱器的效率可以使該熱擴散器可被忽略， ® 而不會造成散熱器的溫度明顯上升的話，即可得到非常大 的溫度上升的降低。在此例中，該穿過約2微米的氮化矽 的溫降約為穿過相同熱流量的3 0 0微米的矽之溫降的十分 之一，其可導致該零件溫升約為十分之一。

第30頁 480628 五、發明說明（26) 熱阻抗的進一步改善可由晶圓連結在該裝置或電路晶圓 的背側上的一第二封裝材料來達到’其係在該基板明顯地 變薄或完全地移除之後，如圖2 0 E所示。在此例中的基板 1 0 3係完全地被移除，一第二封裝材料1 〇 7則連結到由移除 該基板所暴露的該表面。基板92及1〇7可選擇來具有高熱 導性，並可更為有效地擴散及移除來自該裝置的熱量。存 取到®層9 3 - 9 5或到該主動裝置本身，皆可透過一個或兩 個基板92及107來構成，其係依據内連接或封裝架構的形 式。 基板1 07的連結也可在進一步的背側處理之後完成，如 $前所提供的例子。以另一材料取代該矽基板因此可降低 該熱阻抗。當如前述般用來配合將熱量由該前側移除時， 該熱阻抗可進一步地改善。散熱器可以施加於前表面及後 表面，或者該前封裝材料及背封裝材料可用一谪當的材料 來做熱隔絕。 〜 合 列 〇 金 拇 内 金 該裝置或電路晶圓與適當材料的三明治結構在當用於配 了陣紐t技術時，或另一封裝技術不使用球柵陣 一後續組裝中使用另一種真實接觸 圖2 0 F所千焱佔田 丄，土 j j古叶’局取1土 屬二:士球柵陣列及球或凸塊，以及凸塊下 陣列法可以/由4/Λ2()Ε^㈣接階層°該球 連接而直接心封到所要的連接點之 屬化及球柵成形。田、接者p進仃適當的凸塊下 使用球柵陣列的一封裝技術範例

在圖2 0 G中所示為不借用一电^奉 480628

五、發明說明（27) 。此範例 中，其包 。其栓可 内。此組 先進的封 區域2 0 3 成在一板 此封裝 該主動裝 大相容於 被薄型化 子之間的 移除該基 石夕來達到 平坦化材 此架構 度。適當 接受應變 典型的方 靠度。 使用一栓格柵陣列Ml。此陣列係形成 含栓格栅陣列201及疊層93_95之間的土 在後續被壓入到-板片，基板或其牛 裝方法可消除焊塊，底充箄泰| 、匕-人、、且件 裝。另外，92的暴露表面；二士可用於 其可内連接到疊層93-95，後择恭路的接觸 ，…基板或其它次二皮壓入到形 置區域外的所有發，；本上移除除了在 該封裝材料。”的進石夕有明顯的較 或完全地移除之後，Μ由^ u々 由在忒基板 访*、4 5丨1曰士 9钱刻或移除所有在該模 矽來達到。瑕大的相衮林 _ ^ ^ 拓$德，蒋^觫女 由在溥型化或完全地 。在此例巾，該矽裝置“、士衣置所在之外的 料及内連接金屬化。也右$妾到矽’而是連接 士 ι仏也剂认·! 也有可能移除中等I的矽。 相罕父於典型的方法，可你… 7 地選擇封裝材料及/二使; 的材料，可卩^獲得一可 法中像是球柵陣列合星右纟…"_ 亚文。了 曰-、有>c受所導致的破壞之可 該晶圓連結可組合這種元件盥1 _ μ + 匕1干η其匕兀件來製造一车统， 系統的功能元件。圖2 1所示A ip ρ & 衣l π、、况次 f小局根據本發明所螫人糸鉍沾 分解圖。在此系、统中，—以:乃所ι "、統的 回在度低逮裝置1 5 1係聲八於 高速低密度裝置153。其它傻3勺人& w t丁、正σ於 匕像疋包含熱擴散器，隔離層

五、發明說明（28) ----—-—- 及天線之被動元件也$ ^ 在一基板150上，連^包含進來。 高密度低速石夕積體電^有具有元件155及内連接156的一 的基板已經移除，在卜之晶圓151的剩餘部份。該晶圓151 捭私叩 把—由 4的方法中，晶圓1 5 〇可以為一埶 例如一ΗΒΤ裝置（在移除 擴散态。一低密度高技肝 门 …、 阿連裝置1 5 3， 可連結 到已經鏈結到晶圓1 5 1的一絕緣基 基板之後所示） 板。基板152可以具有带^ ψ. ^ ^ , θ m 兒虱及熱絕緣特性，其也可是一熱 擴月文态，由像疋鑽石或来 士产甘上1 c:。^丄—大、員似鑽石的碳所製成。介層窗係形 ^ f 〇 不出），其可允許在晶圓1 51中的該矽裝 曰曰圓1 5 3中的该Ηβ丁之間的連接。在晶圓1 5 3上，連 :有具有接觸塾159的封裝基板154。另外，基板154可以 Υ具，一片狀天線1 5 9的一天線來接收輸入到該ΗΒΤ的信號 狀内連接（也未不出）可形成在基板1 54及在該ΗΒΤ晶圓上的 衣置之間，並視需要，而在基板1 5 9及晶圓1 5 1之間。 另:個糸統可以形成在具有一高密度嵌入式記憶體的微 處理為。在一晶圓（例如1 〇 )上的一微處理器可以連結並内 連接第一晶圓（例如1 6 )。此架構因為提供了該處理器與 記憶體元件之間藉由降低寄生電容而增加了通訊速率，而 造成一明顯的位元寬度增加。電源消耗也可藉由消除I /〇 驅動及該處理器及記憶體之間的位準偏移而被降低。該 ^構進一步允許相較於習用的晶片内嵌入記憶體的方法而 增加了記憶體。再者，該處理器及記憶體設計及製造流程 也可分別地最佳化來產生一最佳化設計及製造裝置的組合 ’其可不需要使設計及製程妥協於因為要在相同的晶圓上

ill

S8W

VyU； life

第33頁 480628 五、發明說明（29) '~ -- 製造，或是必須在電路板層次來内連接該兩個裝置 也包含連結一基板，其主要是做為機械支， 到衣置或電路晶圓。此可由圖3及4中看到，其中曰牙 為：ΐ置或電路晶圓，而元件16為-支樓基板：：;: = 電路曰曰圓10的基板接著可被部份或完全地移除，而 可由連接到已經移除該基板處的該晶圓的π背側,，祜二 。舉例而言，圖“所示為已經移除基板40,並形 5 1的—日日圓^ 1。如圖2 2 Α所示，晶圓4 1係安裝在一封裝丨丨3 (所不為簡化過的方式來說明本發明）。晶圓4丨的 被移除來暴露内連接51。在内連接51上形成有一連結墊’、 1 1 〇，*其係由纜線1 1 3連接到封裝墊1 1 2。其未示出連接到 其它裝置的终端。其它的封裝配置，例如翻晶片安裝也有 可能。其亦可能來整合三個或更多的元件或晶圓，其包含 一多層内連接。這些方法及裝置也可包含省略元件 或45 。 叹/ 在^ 一例中，一裝置或電路晶圓係連結到一第一基板， 而f衣置或電路晶圓的基板已被移除。一具有較佳的熱， ^ /或機械性質的第二基板接著被連結到該裝置的側 邊’或在移除該基板之後所暴露的電路晶圓。然後該第一 基板即f移除來暴露出該裝置或電路晶圓的頂侧。由圖6 7不的裝置開始，基板2 0被移除，而一第二基板1 1 5則連 L到/亥HBT裝置的背側。然後基板丨〇被移除，並暴露出該 HBT裝置的項側。該整合的裝置然後可被安裝在一封 中’如圖2 2 B所示。在接點2 6上形成有一連結墊1 1 7。塾

480628 五 、發明說明（30) ^ 7J^過窥線1 1 7而連接到封裝墊1 1 9。其未f ϋ it # ^ 呈右客@ Hni 置也疋可能的，例如使用一 〃有夕層内連接連結到的一裝置及翻晶片安穿。 堆豐的太陽能電池也可根據本發明 : =「21第？二能電池的橫截面。太陽 二姐’基板122 ’主動區域1 23及上接點124。電池 =〇接者以-連結材料125來平坦化，並研 =性及平滑度（圖24)，#依照第一具體實施例的方式： 月接點121也可在基板被大致薄型化或移除之後，在後續 的成形中被省略。

其準備有一第二電池126，其具有基板127，主動區域 128及接點丨29,(圖25)。在圖26中，連結材料13〇係沉積在 电池1 2 6上，並以在第一具體實施例中所討論的方式來平 坦化。黾池1 2 0及1 2 6係連結在一起，而移除電池1 2 6的某 板，例如籍由圖27所示的重疊及研磨。介層窗131 —I” ^ 形成來暴露部份的接點124及129(圖28)，内連接134係形 成在該介層窗中（圖2 9 )，而接點1 3 5即形成到該第二電池 (圖 30)。

5亥根據本發明整合的太陽能電池在維持一高度的電池之 間的光學透明度時，可具有增加的效率。也可達到低内連 接電阻及南機械強度。在此例中所示的堆疊可降低該接觸 區域約一半’其可被一典型接點（<10_5 〇hm__cm2)及内連接 電阻（<1〇-6 ohm-cm2)所接受。單一接面及串聯接面電池兩 者皆可使用本發明來堆疊。以本發明的該機械式堆疊可能

第35頁 480628 五、發明說明（31) 避免與磊晶技術整合，而造成關於串聯或串接式電池的晶 格成長限制。其進一步提供相較於其它機械式堆疊的太陽 能電池的改善之機械強度，並可由於大致上或完全地移除 基板來機械式地相容於溫度變化。最佳化的相容性係由移 除在一基板上電池之間的該主動層來達到，及/或藉由設 計該介層窗及内連接圖案來適當地降低在整個基板區域上 連續主動疊層的區域，以類似於先前描述的封裝方式。 更多的電池可使用本發明來堆叠。如圖3 1所示，連結材 料1 3 6係由堆疊在圖3 0中的電池上來形成，並此上述的方 式來平坦化。一具有平坦化的連結材料1 3 7，接點1 3 8及基 板1 3 9的第三電池係連結在材料1 3 6 (圖3 2 )之上，而介層窗 1 4 0則形成（圖3 3 )。然後即形成接點1 4 1及1 4 2 (圖3 4 )。 圖3 5及3 6所示為本發明的另一方面，其中一空洞係在表 面平坦化之前或之後來形成於一基板1 4 3中。後續連結到 一第二晶圚1 4 5可產生靠近該連結介面1 4 6的一有意的空洞 。該.空洞可為一介層窗，而用於後續的連接到位在晶圓 中 置 裝 的 圓 ， 晶 一 的第 域含 區包 同例 相範 不的含項 ^153 此 步成 一 完 進何 可如 法。 方結 合連 整的 的等 明面 發表 本及 據子 根模 到大 域較 區到 的域 大區 較小 士口 二二口 Λχ,ν 結連 連來 著地 接述 並下 ，如 域， 區二 大第 較或 到域 著區 附的 域大 區更 小外 將另 置路 裝電 學子 光電 一 的 合0) 整I/ 來 要 需 / 其入 ，輸 中學 法光 方有 二0一一 3. 一.、 種# 一現 第實 在來 ，路 Ί 一一口電 。 而子 域例電 區舉 一 的 與 出 輸

i

----- 五、發明說明（32) 。在此例—’該光學 '' 雷射（VCSELs) ，n • 置所品要的區域（如#古 士 +故K + P、1 —n光二極f耸、U如垂直凹處放射 二曰要的面積小得多。再V 基本上或比該電子 L圓尺寸基本上會：於光學裝置製造所需要 此，其亚不適於士 ^电电路破製造的晶圓尺寸 較高區域密度，到I有4r f較小的晶圓與裝置/電路的一 勹茨电子屯路將可整合於 电路的區域密度，因 要光學裝置。 而要更多的光學裝置，或不需 在一較佳的方法中， 兩 子來區分成較小的曰所需要來連結的模子係以習的骰 ，其尺寸與包含電;；置=模子係組合在-；。； 晶圓及所連結的該承载H尺寸差不多，及該較大的 的模子或裝置162係連結:®具= 。然後如果需要的話有;61的—基板16。 之間的内連接可使；_二板私除而在所連結的裝置 佳地是由包么曰yi34的方法來製成。該模子分離可較 來進所需要的模子之晶圓的平坦化之前 ^進订錢子也可較佳地是在此平坦化之 在組裝到一較大晶圓之前來辅助區分。 一、’ 匕二大晶圓上的模子組合可以用不同的方式來完成 ”包^在一特定位置上形成一凹處，而其可符合於其它包 含所需要電子裝置的晶圓，如圖3 7B所示，其中在凹處丨6 7 或基板1 6 3處為使用連結材料1 6 4及1 6 6的連結的裝置1 6 5。 其也有可能為其它的方法，包含模子附著等。舉例而言， 連結材料1 6 4及1 6 6可在當該模子及凹處的尺寸適合來壓入

i

第37頁 480628 五、發明說明（33) 吻合時被省略。 平= = 承載晶圓上之後，所得到的晶圓可被 子裝置的較大晶圓。此平坦化可用 被組F / w 1 式來進仃。舉例而言，如果模子係 ί:"ΐΪ= 處可形成來符合於該模子厚度，而 為分別示於嶋細的=:±表面。圖抓翻所示 的基板。在圖37C中’且有/置Λ 及連結到相對應 結到使用連結材料168及169的/二:162”^ 板1 6 0的另一側來連結到裝置咬 σ “私除的基 士 π 直4拉子1 6 2 〇圖3 7 D #来音介/ # 使用連結材料171及172時基板1* 丁K以於 另外，由模子組裝所得=曰=吉到/板173。 個晶圓的情況下來連結。舉例而古—^ +而要千坦化整 該模子高於其被組裝的該晶圓，豆=:子可以組裝成使 度。在此例中，後續的連結主要θ二=二上可為相同的高 土 I疋發生在該組奘 ，其並不會超過包含該組裝的模子的整個曰=悮子處 在晶圓連結之後移除此晶圓的美批 日日圓表四之上。 基板被完全地移除之前達到模^ \二此有效地在該模子 移除之後（或後續的整個基板），4 ^ 7 长凡成板子基板 連接到該電子電路。 、 如w述地被内 再者，根據上述 的 禋方式 上來彰 J忠’一類似於 方法可以在不需要組裝較小的模子在該承^ a曰

發明說明（34) 行。在此例中，該較小的、 晶圓。在該較小的模子、"以獨立地連結到該較大的 或大致地移除之後，其 立地連結’及其基板被完全地 為了在此例中進行基板 4述地内連接到裝置或電路。 基板移除可以附著到产^ :一類似材料的樣板到該模子 面來移除基板，包八:^連結的模子來製造一較佳的表 該較小模子所連处到的重豐寺。 的電子電路之外的^它功；1承載晶圓可具有除了包含前述 可用於重新路線化及將知7。舉例而言，該較大的晶圓也 它的用處。在此例中，^者的杈子彼此内連接。其也有其 圓1 6 0的兩側來連接不同/圖3 7C做為一範例，可透過晶 成。基板160及170的薄型化口置丨62 ’並透過基板而製 圖38A及38B所示為另二/可較佳地是降低介層窗厚度。 腦卡片，主機板等的方沣種内=接一裝置與一電路板，電 置，即連結到一封裝材料=^置可為如上述地連結的裝 連結之前具有地形，或在〆=直。該連結的封裝材料可在 觸之後，即構成地形。此=、4後續的介層窗及内連接可接 其允許一壓入符合，冷焊接形=使用一般的處理來進行， 結等，藉以形成在此^ ^丄音波焊接，或低溫熱音波連 卡片等之間，此係設計來八=機板，積體電路板，電腦 刻該封裝材料或沉積一額外二地形。此地形可以用蝕 料品質及形式，此地形可具:二製成、。，根據所使用的材 之範圍。此地形可存在於^ :寬比由平面到突然地央峰 封裝的裝置或電路將在後;板上到該 者的板上。1^附著機制並

不依靠升高溫度來重 塊，球柵陣列等所槿士 ~動材料來形成一連接，如同由焊 加可靠度。此方法也σ'。因此，其可明顯地降低應力及增 置或電路的封裝可以二=非常低的成本來製造，因勿該裝 施加或重新流動來槿士晶圓的大小來完成，焊塊不需要被 片等。 封裝的裝置/電路的組件到板，卡 在圖3 8 Α中所示的a 上表面上，其形成旦=更為特定的範例。在一裝置200的 係使用習用的處理拮^栓M 2 0 2的一栓袼栅陣列201。該栓 等。該栓2 0 2係具有一彳、7而形成，例如金屬化，微影，蝕刻 計來符合相對應的導恭龙]的大多而的孟屬結構。栓2 0 2係設 ，主機板等之上白c冓，例如在該電路板，電腦卡片 點，而藉由壓下該彳八=、土。此狹乍的尖端提供保證電子接 一金字塔％，但也c充該導電結構。該栓所示為具有 形成儘可能地小，而^ =可能形狀的裝置。該栓2 0 2可以 在1 : 1到1 : 3之程度。复=度範圍1 0 # 111中，並具有長寬比 2 0 2，基本上該裝置將、右主意θ到當裝置2〇〇僅顯示少數栓 例如可能省略了在該陳、大量的栓會形成在一陣列中， 或長方形矩陣。 或矩障的某些部份之栓的正方形 圖38B所示為一具有導恭 形成在一圖案中的金屬、墊％墊2 04的一板2 ，其較佳地是 箭頭205所示，栓2〇2即被」其係對應於栓2〇2的陣列。如 對應的一個。其可瞭解寸$ 並壓下對應於該墊2 0 4之 中來允許大量的内連接I ^常小的接點可以形成在一陣列 接來製成於該連結的裝置及該裝置所

第40頁 480628 五、發明說明（36) 連結的該板或卡片之間。 當特別的裝置及材料已配合該第—及第二呈體實施例來 加以說明’本發明並不受限於此。本發明可應用到形成在 任何形式的基板之上的任何形式的裝置。再者，里可使用 任何形式的技術來製造所要連結的裝置。舉例而言，在一 GaAs基板上的GaAs裝置可以連結到HBT裝置。同時，形成 在石夕基板上的以石夕為主的裝置，其也可連結到該⑽為主 的裝置或該HBT形式的裝置。其也可使用像是CM〇s，

BiCMOS ，npn 及pnp HBT ，VCSEL ， PIN ，HFET ，MESFET ， MOSFET ， HEMTS ， MEMs 及JFET 。 根據本發明的方法提供了一三維疊層的積體電路、纟士構。 該裝置為具有一高整合密度的多重晶片模組，迷相較於其 它多重晶片模組具有降低的内連接寄生電容。讀模組提供 了很大的彈性而使其可以組合不同的裝置及不同的彳支彳_ 顯然地，本發明的許多修正及變化也可能由以l — 上的揭7]Τ 之原理來提示。因此其可瞭解到在所附申請專利範圍中 本發明可以實現，而不需要此處所特別指明的

第41頁 480628 圖式簡單說明

第42頁

Claims (1)

1. 480628 六、申請專利範圍 1. 一種形成一整合裝置的方法，其包含： 在具有一第一基板之一第一半導體裝置上形成一第一連 結材料； 在具有一第二基板之一第一元件上形成一第二連結材料 的 置 裝 體 導 半 1 第 ; 亥 =° 料出 材露 結暴 連來 二板 第基 及一 一 第 第該 該份 結部 連一 接除 直移 中 裝 封- 在 置 裝 的 及合 •，整 份該 部裝 餘安 剩 法 方 之 項 份 β— Ji口 餘 剩 該 的 U 第置 圍裝 範體 利導 專半 請一 申第 如該 •由 2 含 包 其 封 亥 -5 接 4gc il 侧 露 暴- 的 法 ^第 之 ^玄 項古口 。：：之 置第板 裝圍基 體範 一 導利第 半專該 一 請有 第申具 該如結 到CO連 裝 含 包 其 侧 底 及 側 上 在 置 裝 體 導 半 側 上及 亥 .， 古σ 在份 成部 形該 即除 域移 區側 T// 主該 一 由 第 該 Γ - C 裝第 封圍 該範 接利 連專 側請 底申 該如 由4 半 法 方 之 項 第- 的 板 基 三 第·， 一份 有部 具餘 結剩 連該 接的 直置 裝 體 導 半- 第 。 該 置、到 含 Μ & t 罾其 '兀 裝 封 =0 及置 .，裝 件體 元導 一半 第 一 該第 的該 有接 所連 除側 移上 致該 大由 第 該 成 形 Φ— 第置 圍裝 Λ·巳 通豆 々章 邱月 利導 專半 請一 申第 如該 •在 5 ^ 法 方 之 項 含 包 其 及 置 裝 體 導 半

   第43頁 480628 六、申請專利範圍 形成由一暴露的剩餘部份側到至少該内連接階層之一之 連接；及 内連接該連接與該封裝。 6. 如申請專利範圍第5項之方法，其中形成連接包含： ； 由一暴露的剩餘部份側形成複數個内連接階層。 ^ 7. 如申請專利範圍第3項之方法，其包含： 直接連結一第三基板到該第一半導體裝置的該剩餘部 份； 由該上側暴露出部份的該第一半導體裝置；及 由該上側通過該第三基板連接該半導體裝置到該封裝。 | 8. 如申請專利範圍第7項之方法，其中該第一半導體裝 置包含複數個内連接階層；該方法包含： 由一暴露的剩餘部份侧形成連接到至少該内連接階層之 一；及 内連接該連接與該封裝。 9. 如申請專利範圍第1項之方法，其包含： 直接地形成一連接到該第一半導體裝置的一裝置元件區 域。 10. —種形成一整合裝置之方法，其包含： 連結一第一熱擴散基板到具有一裝置基板的一第一半導 ® 體裝置； 移除一部份該裝置基板來暴露出該第一半導體裝置的一 剩餘部份；及 連結一第二熱擴散基板到該第一半導體的該剩餘部份。

   第44頁 480628 六、申請專利範圍 1 1 .如申請專利範圍第1 0項之方法，其包含： 在該第一半導體裝置中形成複數個内連接階層；及 使用該第一熱擴散基板來形成到至少該内連接階層之一 之連接。 1 2.如申請專利範圍第1 1項之方法，其包含： 使用一真實接觸方法來形成到至少該内連接階層之一之 連接。 1 3.如申請專利範圍第1 1項之方法，其包含： 直接形成到該第一半導體裝置的一裝置元件區域之連接 〇 1 4.如申請專利範圍第1 0項之方法，其包含： 在該第一半導體裝置中形成複數個内連接階層.；及 使用該第二熱擴散基板來形成到至少該内連接階層之一 之連接。 1 5.如申請專利範圍第1 4項之方法，其包含： 使用一真實接觸法來形成到至少該内連接階層之一之連 接。 1 6,如申請專利範圍第1 0項之方法，其包含： 在該半導體裝置中形成内連接結構，其可在該移除該部 份之步驟前，藉由移除該部份所暴露的一側來接近。 1 7.如申請專利範圍第1 0項之方法，其包含： 使用由相對於藉由移除該部份所暴露的該側之一側之處 理，來在該半導體裝置中形成内連接結構，其可由移除該 部份所暴露的一側來接近。

   第45頁 480628 六、申請專利範圍 1 8. —種形成一整合裝置之方法，其包含： 直接連結具有一第一基板的一第一半導體裝置到一元件 :及 移除一部份該第一基板以在該連結之後暴露出該第一半 導體裝置的一剩餘部份； 其中該元件包含用來做為熱擴散，阻抗匹配，或用來RF 隔離用的一基板、一天線、及一包含被動元件的一匹配網 路中之一。 1 9.如申請專利範圍第1 8項之方法，其包含： 移除一部份該剩餘部份來暴露出該元件的一部份。 2 〇.如申請專利範圍第1 9項之方法，其包含： 内連接該第一半導體裝置的該剩餘部份與該元件。 2 1. —種形成一整合系統之方法，其包含： 直接連結一系統的一第一元件到一系統的一第二元件； 及 内連接該第一及第二元件。 2 2.如申請專利範圍第2 1項之方法，其包含： 連結該第一元件到具有一基板的一第二元件； 由該第二元件的一側移除該基板的至少一部份；及 由該第二元件的該侧内連接該第一及第二元件。， 2 3.如申請專利範圍第2 1項之方法，其包含： 連結一遮蔽組件及一隔離組件之一到至少該第一及第二 元件之一。 2 4.如申請專利範圍第2 1項之方法，其包含：

   480628 六、申請專利範圍 連結一天線到至少該第一及第二元件之一；及 連接該天線到至少該第一及第二元件之一。 2 5.如申請專利範圍第2 1項之方法，其包含 連結做為該第一元件的一光學裝置到做為該第二元件的 一電子裝置。 2 6.如申請專利範圍第2 1項之方法，其包含： 連結做為該第一元件的一低速高密度第一半導體裝置到 做為該第二元件的一高速低密度第二半導體裝置。 2 7.如申請專利範圍第2 1項之方法，其包含： 連結不同技術的該第一及第二半導體裝置。 2 8.如申請專利範圍第2 1項之方法，其包含： 連結做為該第一半導體裝置的一矽裝置到做為該第二半 導體裝置的一I I I-V的裝置。 2 9,如申請專利範圍第2 1項之方法，其包含： 連結在包含該第一元件的一第一基板上的一微處理器到 包含該第二組件的一高密度記憶體裝置。 3 〇.如申請專利範圍第2 1項之方法，其包含： 連結包含該第一元件的一第一太陽能電池到包含該第二 元件的一第二太陽能電池。 3 1.如申請專利範圍第3 0項之方法，其包含： 連結至少一第三太陽能電池到由連結該第一及第二太陽 能電池所形成的一元件。 3 2.如申請專利範圍第2 1項之方法，其包含： 在該第一元件的一表面中形成一空洞；

   480628 六、申請專利範圍 連結該第一元件的該表面到該第二元件的一表面。 3 3. —種整合裝置的方法，其包含： 附著複數個第一元件到一基板的一表面來形成一第二元 件；及 由該複數個第一元件所附著的一側直接地連結該第二元 件到一第三元件。 3 4.如申請專利範圍第3 3項之方法，其中的附著包含： 直接連結每個該複數個第一元件到該基板的該表面來形 成該第二元件。 3 5.如申請專利範圍第3 4項之方法，其包含： 在連結該第二元件到該第三元件之後，移除至少該第二 元件的一部份。 3 6 ·如申請專利範圍第3 4項之方法，其包含： 直接連結複數個第一半導體裝置到該基板的該表面；及 直接連結該第二元件到包含一第二半導體裝置的一第三 元件。 3 7.如申請專利範圍第34項之方法，其包含： 内連接該第一元件與該第三元件。 3 8.如申請專利範圍第3 4項之方法，其包含： 使用該第二元件來内連接該第一元件；及 使用至少該第二及第三元件之一來内連接該第一元件及 該第三元件。 3 9.如申請專利範圍第3 4項之方法，其包含： 在該第二元件中形成一凹處；及

   第48頁 480628 六、申請專利範圍 在該凹處中連結該複數個第一元件到該第二元件。 4 0 .如申請專利範圍第3 9項之方法，其包含： 在連結該第二元件到該第三元件之後來移除至少該第二 元件的一部份。 4 1 .如申請專利範圍第3 9項之方法，其包含： 直接連結複數個第一半導體裝置到該基板的該表面；及 直接連結該第二元件到包含一第二半導體裝置的一第三 元件。 4 2.如申請專利範圍第3 9項之方法，其包含： 内連接該第一元件及該第三元件。 4 3.如申請專利範圍第3 9項之方法，其包含： 使用該第二元件内連接該第一元件；及 使用至少該第二及第三元件之一來内連接該第一元件及 該第二元件。 4 4.如申請專利範圍第3 4項之方法，其包含： 直接連結做為該第一元件之第一半導體裝置在基板上； 及 直接連結該做為該第二元件之第一半導體裝置到至少用 於熱擴散、阻抗彼配、RF隔離用的一基板、一天線、一第 二半導體裝置、及一包含被動元件及導電層圖案化之一的 一匹配網路中之一。 4 5.如申請專利範圍第4 4項之方法，其包含： 移除該第一半導體裝置所連結的該基板之至少一部份。 4 6.如申請專利範圍第44項之方法，其包含：

   第49頁 480628 六、申請專利範圍 内連接該第一丰導體裝置與該第二元件。 4 7. —種形成一整合裝置之方法，其包含： 在具有一第一基板之一第一半導體裝置上形成一第一連 結材料； 在具有一第二基板之一第二元件上形成一第二連結材料 直接連結該第一及第二連結材料； 在該第一半導體裝置的一暴露表面上形成具有複數個接 點結構的一導體陣列； 形成穿過該第一半導體裝置到裝置區域的介層窗；及 形成該裝置區域及該接點結構之間的内連接。 4 8.如申請專利範圍第4 7項之方法，其包含： 形成做為該導體陣列之一栓格柵陣列。 4 9.如申請專利範圍第4 8項之方法，其包含： 結合該栓格柵陣列於形成在一板，卡片及基板之一的導 電區域。 5 〇 .如申請專利範圍第4 7項之方法，其包含： 結合該導體陣列於形成在一板，卡片及基板中至少一項 的導電區域。 51. —種整合裝置，其包含： 一包含具有一第一基板的一第一裝置之一第一裝置部份 ，由其中移除該第一基板； 一形成在該第一裝置部份上的第一連結材料； 一第一元件；

   第50頁 480628 六、申請專利範圍 一形成在該第一元件上的第二連結材料；及 該第一連結材料係直接地連結到該第二連結材料 5 2.如申請專利範圍第5 1項之整合裝置，其中： 該第一裝置部份包含一第一太陽能電池部份，其 有該第一基板的一第一太陽能電池，自該部份移除 包含具 該第一 基板； 該第一元件包含具有一第二基板的一第二太陽能電池； 及 該 側連 接， 53 至 移除 整合裝置包含形成用以自該第一太陽能電池部 接該第一太陽能電池部份及該第二太陽能電池 其中該第一基板自該部份移除。 .如申請專利範圍第5 2項之整合裝置，其包含： 少一第三太陽能電池部份，其係由一第三太陽 一第三基板來形成； 形成在該第三太陽能電池部份上的第三連結材 形成在該第一太陽能電池部份的該側上的第四 份之一 的内連 料； 連 及該 第三太陽能電池的一侧 54 該 接該第一太陽能電池，該第二太陽能電池的内 第三太陽能電池部份係形成於已移除該第三基 能電池 料； 連結材 連接、 板的該 該 的 如申請專利範圍第5 1項之整合裝置，其中： 第一裝置部份包含具有主動元件的一半導體裝置；及 第一元件包含用於熱擴散、阻抗匹配或用於RF隔離用 基板、一天線、及一包含被動元件的匹配網路中之一

   第51頁 480628 六、申請專利範圍 〇 5 5.如申請專利範圍第5 1項之整合裝置，其中： 該第一裝置部份包含一第一晶圓之一包含有一第一側及 一相對第二側的剩餘部份，該第一晶圓具有一第一基板， 其中大致上所有的該第一基板已由該剩餘部份的該第一側 移除；及 該第一元件係直接地連結到該剩餘部份的該第二側。 5 6.如申請專利範圍第5 5項之整合裝置，其包含： 一内連接係由該第一側連接到該第一裝置部份。 5 7.如申請專利範圍第5 6項之整合裝置，其中該内連接 包含一多重疊層内連接。 5 8 .如申請專利範圍第5 5項之整合裝置，其中： 該剩餘部份包含不超過該第一基板的1 0微米。 5 9.如申請專利範圍第5 5項之整合裝置，其中： 該剩餘部份包含不超過該第一基板的2 0微米。 6 〇.如申請專利範圍第5 5項之整合裝置，其包含： 一由該第一側連接到該第一裝置的封裝。 6 1,如申請專利範圍第5 1項之整合裝置，其包含： 該第一裝置部份包含一第一晶圓之一包含有一第一側及 一相對第二側的剩餘部份，其具有一第一基板，其中大致 上所有的該第一基板已由該剩餘部份的該第一側移除；及 該第一元件係直接地連結到該剩餘部份的該第一側。 6 2.如申請專利範圍第6 1項之整合裝置，其包含： 一内連接由該第一侧連接到該第一裝置部份。

   第52頁 480628 六、申請專利範圍 6 3.如申請專利範圍第6 2項之整合裝置，其中該内連接 包含一多重疊層内連接。 6 4.如申請專利範圍第6 3項之整合裝置，其包含： 一由該第二側連接到該第一裝置的封裝。 6 5.如申請專利範圍第5 1項之整合裝置，其中·· 該第一裝置部份包含一記憶體的一主動區域及一微處理 器的一主動區域之一；及 該第一元件分別包含一微處理器裝置及一記憶體裝置之 一；及 該整合裝置包含形成在該第一裝置部份及該第一元件之 間的内連接。 6 6.如申請專利範圍第5 1項之整合裝置，其包含： 一遮蔽組件及一隔離組件之一，其係直接地連結到至少 該第一裝置部份及該第一元件之一。 6 7.如申請專利範圍第5 1項之整合裝置，其包含： 一直接地連結到至少該第一裝置部份及該第一元件之一 的天線；及 連接該天線到至少該第一裝置部份及該第一元件之一的 内連接。 6 8.如申請專利範圍第5 1項之整合裝置，其中： 該第一裝置部份包含一光學裝置；及 該第一元件包含一電子裝置及電路之一。 6 9.如申請專利範圍第5 1項之整合裝置，其中： 該第一元件包含一低速高密度的第一半導體裝置；及

   480628 六、申請專利範圍 該第一裝置部份包含一高速低密度第二半導體裝置。 7 0.如申請專利範圍第6 9項之整合裝置，其包含： 該第一及第二半導體裝置具有不同的技術。 7 1 .如申請專利範圍第5 1項之整合裝置，其中·· 該第一元件包含一石夕處理器；及 該第一裝置部份包含一 I II -V裝置。 72. —種整合裝置，其包含： 負數個第一元件，其每個皆直接地由一第二元件連結到 一基板的一表面；及

   一第三元件直接地連結到該第二元件，其係由該第一元 件連結到該表面之一側。 7 3.如申請專利範圍第7 2項之裝置，其包含： 内連接形成在該第三元件及選擇的該複數個第一元件。 7 4.如申請專利範圍第72項之裝置，其包含： 内連接形成在所選擇的該複數個第一元件之間的内連接 〇 7 5.如申請專利範圍第7 2項之裝置，其包含：

   形成在該基板中的凹處，及 該第一元件即沉積在該凹處中。 76. —種整合裝置，其包含： 一裝置部份包含具有相對上側及底側的半導體裝置； 一第一基板直接地連結到該裝置部份的該上側；及 一第二基板直接地連結到該裝置部份的該底層。 7 7.如申請專利範圍第7 6項之裝置，其包含：

   第54頁 480628 六、申請專利範圍 形成到該裝置部份而通過每個該第一及第二基板之内連 接。 7 8.如申請專利範圍第7 6項之裝置，其包含： 形成在該裝置部份的電源及接地内連接可以僅是穿過該 第一及第二基板之一。 7 9.如申請專利範圍第7 8項之裝置，其包含： 至少僅形成該第一及第二基板到該裝置部份中，並僅穿 過該第一及第二基板的另一個。 8 〇.如申請專利範圍第7 6項之裝置，其中該裝置部份包 含複數個直接連結彼此的複數個裝置部份。 81. —種整合裝置，其包含： 複數個第一元件，其每個皆直接地連結到一第二元件的 一表面0 8 2.如申請專利範圍第8 1項之裝置，其中： 第一元件至少包含下列中的一項，如第一半導體裝置、 第一圖案化導體、第一天線元件、及具有被動元件的第一 阻抗匹配元件；及 該第二元件至少包含下列中的一項，如第二半導體裝置 、第二圖案化導體、第二天線元件、及具有被動元件的第 二阻抗匹配元件。 8 3.如申請專利範圍第8 2項之裝置，其中該第一元件至 少包含下列中的一項，該第一半導體裝置，第一圖案化導 體、第一天線元件、及具有被動元件而由其中移除一基板 的第一阻抗匹配元件。

   480628 六、申請專利範圍 8 4.如申請專利範圍第8 3項之裝置，其包含： 形成在該第一元件中的介層窗；及 形成在該介層窗中，内連接該第一元件到該第二元件之 導電材料。 85. —種整合裝置，其包含： 一第一連結材料，其置於具有一第一基板及第一導電區 域的一第一半導體裝置上； 一第二連結材料，其置於具有一第二基板的一第一元件 上，並直接地連結到該第一連結材料； 一導體陣列，其置於具有複數個第二導電區域之第一元 件的一暴露表面上；及 形成在該第一及第二導電區域之間的内連接。 8 6.如申請專利範圍第8 5項之裝置，其中該導體陣列包 含一栓格栅陣列。 8 7.如申請專利範圍第8 6項之裝置，其包含： 形成在至少一板、卡片及基板之一的導體區域，並結合 於該弟二導體區域。 8 8.如申請專利範圍第8 5項之裝置，其包含： 形成在至少一板、卡片及基板之一的導體區域，並結合 於該第二導體區域。

   第56頁