WO1982000210A1 - Numerical control unit - Google Patents

Numerical control unit Download PDF

Info

Publication number
WO1982000210A1
WO1982000210A1 PCT/JP1981/000155 JP8100155W WO8200210A1 WO 1982000210 A1 WO1982000210 A1 WO 1982000210A1 JP 8100155 W JP8100155 W JP 8100155W WO 8200210 A1 WO8200210 A1 WO 8200210A1
Authority
WO
WIPO (PCT)
Prior art keywords
main
numerical control
unit
local
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1981/000155
Other languages
English (en)
French (fr)
Inventor
Fanuc Ltd Fujitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fujitsu Fanuc Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Fanuc Ltd filed Critical Fujitsu Fanuc Ltd
Publication of WO1982000210A1 publication Critical patent/WO1982000210A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
    • G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4141—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by a controller or microprocessor per axis
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33337—For each axis a processor, microprocessor

Definitions

  • a main bus connected to a main processor for performing data processing for numerical control is provided with ⁇ - calculus for each control axis.
  • the present invention relates to a numerical control device having an axis control circuit connected to the ⁇ -pulse path, and particularly to a low-power load sharing function of the main processor in a local house.
  • the present invention relates to a numerical control device configured to be able to connect to a CAL processor unit.
  • a certain degree of function expansion is a new function (a new control program).
  • a new control program can be realized only by adding or replacing memory elements such as read-only memory with the built-in memory, but it exceeds the processing capability of the built-in bus ⁇ processor.
  • the number of control axes has been increased, so that the number of control axes has been increased, the control has been complicated, and the control has been extended to digitalization of position loop control, for example, servo control.
  • a ⁇ -calbus is connected to each of the control axes to a main path connected to the main processor.
  • the axis control circuit is connected to the ⁇ -calbus, and the number of processings of the main processor to a predetermined local bus exceeds the processing capacity.
  • a local processor for load sharing is connected to form a direct control device of number 1 '.
  • connecting the local processor to the local bus allows the load on the main processor to be shared.
  • FIG. 1 is a block diagram of a low-value control device showing an embodiment of the present invention. Les WIPO BEST MODE FOR CARRYING OUT THE INVENTION
  • the figure is a block diagram showing an embodiment of the present invention, wherein 1 is a main processor, 2 is a main bus, 5 is a main memory, 4a and 4b. Is a local bus, 5a and 5b are buffer circuits, 6a and 0b are local processors, 7a and 7b are local memories, 8 a and 8b are axis control circuits.
  • Pas Tsu off ⁇ circuit 5 a, 5 to b main Lee emission bus 2 and Enter a local bus 4 a, 4 Ru electrically connecting the possible 3 ⁇ 4 et tighten the b bar Tsu off ⁇ gate 5 0 a, 50b and mouth — Main memory 7a, 7b .; 7 'c sessor 1 and mouth loubrosa ⁇ a, 6b Includes a timing controller 51a, 5lb, etc. that controls timing so that it can be accessed. Also A, B, C are each times Michibu lock the shows, especially mouth one mosquito Le flop ⁇ Se Tsu support 6 a, 6 b and Enter a local Note Li 7 a, 7 b force ⁇ The circuit hook-up forms a local storage unit.
  • the present example device has a buffer circuit connected to the main bus 2 connected to the main ⁇ processor 1.
  • Main sigma sessor 1 is the local storage
  • the local memories 7a and 7b have local
  • a and 6b are the main processors according to the program.
  • the axis control circuit is controlled in place of sub-unit 1.
  • the force is configured so that the main memory 3 can access the main memory 3 from the mouthpiece processors 0a and 6b; For simplicity, etc., it may be configured so that a certain force can access.
  • the apparatus may be configured as follows.
  • Local processing unit B is coupled to the local buses 4a and 4b to divide each axis.
  • acceleration / deceleration control and position loop control Etc. are shared between the local processors 6a and 6b], and the load on the main processor 1 can be reduced.
  • Connect the local processor unit to the local processor 0a, 0b and perform the process to improve the function of the control y position at the local processor 0a, 0b. By doing so, the burden on the main ⁇ -sensor 1 can be reduced.
  • the circuit configuration is divided into circuit blocks A, B, and C as shown in the figure, and the circuit block is ij].
  • the local processor unit B can be used as an option, and when there is little control, the local processor unit B can be used as an inexpensive system. There is an advantage that the item can be configured.
  • the present invention is appropriate when the number of processes exceeds the processing capability of the main processor and the number of processes is large. It is configured to reduce the load sharing of the main processor by adding one cal processor unit, and is used for improving the function of the numerical controller. It is suitable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Numerical Control (AREA)

Description

明 細 書
数 値 制 御 装 置
技 術 分 野
こ の発明は 、 数値制御のための デー タ 処理 を行 ¾ う メ イ ン プ ロ セ ッ サ に接続さ れた メ イ ン バ ス に 、 制 御軸毎にそれぞれ α — カ ル バ ス を接続 し 、 しか も 該 π 一カ ル パ ス に軸制御回路を接続 して る数値制御 装置に係 、 特に ロ ー カ ルハ * ス に メ イ ン プ ロ セ ッ サ の負荷分担用 の ロ ー カ ル プ ロ セ ッ サュ ニ ッ ト を接-続 可能に構成 して な る数値制御装置に関す る。
!5
冃 京 ： Κ 術
プ ロ セ ッ サの演算機能を用いて数値制御のための デー タ 処理を実行する従来の数値制御装置において は 、 あ る程度の機能の拡張は新 しい機能 （ 新 しい制 御プ ロ グ ラ ム ） を甞込んだ リ ー ド オ ン リ メ モ リ 等の メ モ リ 素子の追加や交換のみで実現する こ と がで き るけれ ど も 、 内蔵 ブ σ セ ッ サの処理能力 を越え る大 幅 ¾機能の拡大は 、 その内蔵 プ σ セ ッ サを よ ]? 性能 の良い高速度の プ Π セ ッ サに取眷え る等既存の部分 に大幅に手を加え なければその実現が困難で あ っ た， その為に従来は 、 制御軸数の増加ゃ複雜 ¾ 位置ル ー プ制御た と えばサ ー ボ制御の デ ィ ジ タ ル化 に泮る う 制御 ¾ どの機能拡張が容易 に行な えず、 多様化する ユーザの ニ ー ズ に短納期 、 低価格で応え る こ と がで き ¾ い等の欠点が あ っ た。 従っ て 、 本発明は既存の構成部分に変更を加え る こ と く 、 機能を容易 に拡張する こ と がで き る融通 性の高い数値制御装置を提供する こ と を 目 的 とする。
発 明 の 開 示
本発明 に いては 、 数値制御のためのデー タ 処理 を行 ぅ メ ィ ン プ ロ セ ッ サ に接続された メ ィ ン パ ス に、 制御軸毎にそれぞれ σ — カ ル バ ス を接続 し、 し か も 該 α — カ ル バ ス に軸制御回路を接続す る と共に 、 所定の ロ ー カ ル バ ス に メ ィ ン ブ コ セ ッ サの処理件数 がその処理能力を越えて多 く ¾ つ た と き 負荷分担用 の ロ ー カ ル プ ロ セ ッ サ ュ - ッ ト を接続 して数 1'直制御 装置 構成 してい る。 即 ち 、 ロ ー カ ル プ ロ セ ッ サュ - ッ ト を ロ ー カ ル バ ス に接続する こ と で メ イ ン ブ ロ セ ッ サの負荷を分担する こ と がで き る よ う に構成 し てい るか ら 、 制御軸数の増加あ るいは位置ル ー プ制 御の複雜化 と いっ た機能の拡大を既存の部分に変更 を加えずに実現する こ と が可能 と る 'る。 従っ て 、 口 一 カ ル プ ロ セ ッ サュニ ッ ト を設けない状態を摞準仕 様に して き 、 必要に応 じて 口 一 カ ル プ ロ セ ッ サュ ニ ッ ト を付加する構成 と する こ と に よ j? 、 核能の拡 張 に対する融通性が高ま 、 多様化する ユ ー ザ の 二 ー ズ に迅速に対処する こ と がで き 非常に有 ¾であ る。
図面の簡単な説明
図は本発明の実施例を示す ¾値制御装置の ブ α ッ ク 図で あ る。 レ WIPO 発明 を実施す る ための最良の形態
本発明 を よ ！？ 詳細に説述する ため に 、 以下添付図 面に従っ て説明する。
図は本発明の実施例を示すブ ロ ッ ク 図で あ 、 1 は メ イ ン プ ロ セ ッ サ 、 2 は メ イ ン バ ス 、 5 は メ イ ン メ モ リ 、 4 a , 4 b は ロ ー カ ルバ ス 、 5 a ， 5 b は パ ッ フ ァ 回路 、 6 a , 0 b は ロ ー カ ル プ ロ セ ッ サ 、 7 a , 7 b は ロ ー カ ル メ モ リ 、 8 a ， 8 b は軸制御 回路で あ る。 パ ッ フ ァ 回路 5 a , 5 b には メ イ ン バ ス 2 と ロ ー カ ル バ ス 4 a ， 4 b と の電気的接続を 可 能 ¾ ら しめ る バ ッ フ ァ ゲー ト 5 0 a , 5 0 b 及び 口 — 力 ノレ メ モ リ 7 a , 7 b.を メ イ ン ； 7' c セ ッ サ 1 と 口 一 力 ル ブ ロ セ ッ サ ό a , 6 b の双方か ら ア ク セ ス で き る よ う に タ イ ミ ン グ を制御する タ イ ミ ン グ コ ン 卜 ロ ー ラ 5 1 a ， 5 l b ¾ どが含ま れてい る。 ま た A， B , C は各 々 回 路ブ ロ ッ ク を示 し、 特に 口 一 カ ル プ α セ ッ サ 6 a , 6 b 及び ロ ー カ ル メ モ リ 7 a , 7 b 力 λ り成る 回路 フ' 口 ッ ク Β は ロ ー カ ノレ フ' ロ セ ッ サ ュ ニ ッ ト を撂成 してい る。
本実旌例装置は同図 に示す よ う に 、 メ イ ン プ α セ ッ サ 1 に接続される メ ィ ン バ ス 2 と はバ ッ フ ァ 回 路
5 a , 5 b に よ っ て分雞された ロ ー カ ルパス 4 a , 4 b を設け る と 共に 、 これに制御釉每に分割さ れる 回路例えば軸制御回 路 8 a , 8 b を結合 し 、. しか も メ イ ン プ ロ セ ッ サ 1 の負荷分担用の ロ ー カ ノレ ブ ロ セ
■ O ッ サ 6 a , 6 b 及び ロ ー カ ル メ モ リ 7 a , 7 b カ ら
成る ロ ー カ ノレ ブ ロ セ ッ サ ュ ·=· ッ ト B を ロ ー カ ル ノ ス
4 a , 4 b に対 し適宜接続可能 に構成 してい る 。
メ イ ン フ * σ セ ッ サ 1 は ロ ー カ ノレ フ ロ セ ッ サ ュ ニ ッ
ト Β が結合され い状態においては 、 メ ィ ン メ モ リ
3 か ら読取っ た プ ロ グ ラ ム に従っ て数値制御のため
の演算処理を行な い、 その処理結果をバ ッ フ ァ ゲー
ト 5 0 a , 5 0 b 及び 口 一 カ ル バ ス 4 a , 4 b を介
して軸制御回路 8 a , 8 b に与え、 所定の数値制衙
を実行す る も ので あ る。 ま た ロ ー カ ル プ ロ セ ッ サ ュ
ニ ッ ト B が接続された状態ではその負荷の一部を 口
一 カ ル プ ロ セ ッ サ 6 a , ■ ό b に分担させる も のであ
る 。 即 ち 、 ロ ー カ ル メ モ リ 7 a , 7 b に は ロ ー カ ル
プ ロ セ ッ サ 0 a ， 0 b が実行する プ ロ グ ラ ム， 濱算
用デー タ が入力されてお ！） 、 ロ ー カ ル プ ロ セ ッ サ 6
a , 6 b は該ブ ロ グ ラ ム に従っ て 、 メ イ ン プ ロ セ ッ
サ 1 に代わっ て軸制御回路を制御する も のであ る。
この場合、 メ イ ン プ ロ セ ッ サ 1 力 ら ロ ー カ ル メ モ リ
7 a , 7 b を ア ク セ ス可能 と してお く のは、 例えば
軸制御回路 3 a , 8 b に異常が発生 した場合に α —
カ ル メ モ リ 7 a ， 7 b の所定領域にその 旨を瞢込み 、 メ イ ン プ ロ セ ッ サ 1 がそれを読取る こ と に よ シ ス テ ム全侔の動作を停止させる よ う な剞御を 可能 と す
るためで あ ]? 、 ま た 、 メ イ ン メ モ リ 3 の デー タ の う
ち必要な も のを ロ ー カ ル メ モ リ 7 a , 7 !3 に 送 し
O PI
» - 得る よ う にするためで あ る。 、 本実施例ては 口 一 力 ル ブ ロ セ ッ サ 0 a , 6 b か らは メ イ ン メ モ リ 3 に ア ク セ ス で き る い よ う 構成されてい る力；、 これは 簡略化等のためて あ る力 ら ア ク セ ス で き る よ う に構 成 して も 良い。
本実施例装置は こ の よ う る構成を有す る か ら 、 例 えば制御軸数の増加に伴い メ ィ ン プ ロ セ ッ サ 1 の処 理能力に限界が き た場合には 、 ロ ー カ ル バ ス 4 a， 4 b に ロ ー カ ル プ ロ セ ッ サ ュ ニ ッ 卜 B を結合 して軸 毎に分割され る処理た と えば加減速制御や位置ル ー ブ常 ϋ御等をその ロ ー カ ル プ ロ セ ッ サ 6 a , ό b 〖二分 担させる こ'と に よ ]? 、 メ イ ン プ ロ セ ッ サ 1 の負荷を 輊減する こ と がで き る。 ま た振動や ガ タ どの あ る 裱械負荷に対 しては メ イ ン プ ロ セ ッ サの負担を增カ Π させる こ と る く 位置ル ー プ制御の檨能を上げる こ と が で き る 。 S卩 ち 、 ロ ー カ ル プ ロ セ ッ サュ ニ ッ ト を接 続 し 、 ロ ー カ ル プ ロ セ ッ サ 0 a , 0 b に位置 y 御 ル ー ブの機能を 向上させ る処理を行わせる こ と に よ メ イ ン プ α セ ッ サ 1 の負担を輊滅で き る 。
ま た本実施例装置においては 、 回 路構成を 図 示の 如 く A， B , C の 回路 ブ ロ ッ ク に分害 ij して ]? 、 各 々 を実装単位 と してい る結杲、 ロ ー カ ル プ ロ セ ッ サ ュニ ッ ト B は オ プ シ ョ ン仕様にで き 、 制御 が少 な い と き 等は ロ ー カ ル プ ロ セ ッ サ ¾ しの安価な シ ス テ ム を構成で き る利点が あ る。
O P1 ,— " IPO 産業上の利用可能—性
以上の よ う に 、 本発明は メ イ ン プ ロ セ ッ サの処理 能力を越えて処理件数が多 く つ た と き 、 適宜 。 一 カ ル プ ロ セ ッ サュ ニ ッ ト を追加 して該メ イ ン ブ ロ セ ッ サの負荷分担を軽減する よ う に構成 したか ら数値 制御装置の機能を向上させる凝に使用 して好適であ る。

Claims

82/00210 請 求 の 範 囲
1. 数値制御プ ロ グ ラ ム る どを記憶する メ イ ン メ モ リ と 、 数値制御のた ¾の デー タ 処理を行な う メ イ ン プ ロ セ ッ サ と 、 メ イ ンパス と を有 し 、 デー タ 処理 結果に基いて工作機械を制御す る数値制御装置にお いて 、 制御軸每に前記メ ィ ン バ ス に 口 "" カ ル バ ス を 接続する と 共に該 — カ ル バ ス に軸制御回 路を接続 し、 し力 も ロ ー カ ル ノく ス に メ ィ ン プ ロ セ ッ サの処理 件数に応 じて該 メ ィ ン ブ σ セ ッ サの負荷分担用 の 口 — カ ル プ ロ セ ッ サ ュ ニ ッ ト を適宜接続 して る る こ と を特徵 と する数値制御装置。
2. 前言己メ イ ン バ ス と ロ ー カ ル パ ス間 に バ ッ フ ァ 回路を設けてる る こ と を特徵 と する特許請求の範囲 第 1 項記載の数値制御装置。
3. 前言己 口 一 カ ノレ フ' 口 セ ッ サ ユ ニ ッ ト は ロ ー 力 ノレ フ' 口 セ ッ サ と 、 メ イ ン フ' ロ セ ッ 卜 と ロ ー カ ル フ' ロ セ ッ サ と カゝ ら ア ク セ ス可能な メ モ リ を有す る こ と を特 徵と す る特許請求の範囲第 1 項又は第 2 項記載の数 値制御装置。
PCT/JP1981/000155 1980-07-07 1981-07-07 Numerical control unit Ceased WO1982000210A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9238180A JPS5717014A (en) 1980-07-07 1980-07-07 Numerical controller
JP80/92381800707 1980-07-07

Publications (1)

Publication Number Publication Date
WO1982000210A1 true WO1982000210A1 (en) 1982-01-21

Family

ID=14052837

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1981/000155 Ceased WO1982000210A1 (en) 1980-07-07 1981-07-07 Numerical control unit

Country Status (3)

Country Link
EP (1) EP0055782A4 (ja)
JP (1) JPS5717014A (ja)
WO (1) WO1982000210A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169208A (ja) * 1982-03-31 1983-10-05 Toko Inc 数値制御装置
GB2128367B (en) * 1982-09-20 1986-08-13 Xerox Corp Photocopying machine
EP0113379B1 (de) * 1982-12-13 1987-09-30 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Rechnerkopplung
JPS6045809A (ja) * 1983-08-22 1985-03-12 Nippon Sheet Glass Co Ltd 数値制御装置
JPS6045808A (ja) * 1983-08-22 1985-03-12 Nippon Sheet Glass Co Ltd 数値制御装置
JPS6063609A (ja) * 1983-09-16 1985-04-12 Fanuc Ltd 数値制御装置
JPS6093514A (ja) * 1983-10-27 1985-05-25 Fanuc Ltd 数値制御装置のインタ−フエイス装置
ES531117A0 (es) * 1984-03-29 1984-12-01 Aurki S Coop Ltda Sistema de control numerico para maquina-herramienta de n ejes
DE3501968A1 (de) * 1985-01-22 1986-07-24 Siemens AG, 1000 Berlin und 8000 München Steuerungseinrichtung fuer eine mehrachsige werkzeugmaschine
JPS62237503A (ja) * 1986-04-08 1987-10-17 Yokogawa Electric Corp サ−ボコントロ−ラ
JPS63316207A (ja) * 1987-06-19 1988-12-23 Fanuc Ltd 産業用ロボット制御装置
JPH01109403A (ja) * 1987-10-09 1989-04-26 Instron Corp 複数の制御要素の相互作用的制御を行なうための回路
JP2574983B2 (ja) * 1993-04-06 1997-01-22 本田技研工業株式会社 マルチタスク制御システム
JPH09196006A (ja) * 1996-12-27 1997-07-29 Smc Corp アクチュエータ制御装置
US7481695B2 (en) 2000-08-22 2009-01-27 Lam Research Corporation Polishing apparatus and methods having high processing workload for controlling polishing pressure applied by polishing head
US6585572B1 (en) 2000-08-22 2003-07-01 Lam Research Corporation Subaperture chemical mechanical polishing system
TW570860B (en) * 2000-08-22 2004-01-11 Lam Res Corp Polishing apparatus and methods having high processing workload for controlling polishing pressure applied by polishing head

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4880974A (ja) * 1971-12-31 1973-10-30
JPS5539944A (en) * 1978-09-12 1980-03-21 Mitsubishi Heavy Ind Ltd Control device of industrial robot

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130781A (en) * 1975-05-09 1976-11-13 Toyoda Mach Works Ltd Group controlling system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4880974A (ja) * 1971-12-31 1973-10-30
JPS5539944A (en) * 1978-09-12 1980-03-21 Mitsubishi Heavy Ind Ltd Control device of industrial robot

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0055782A4 *

Also Published As

Publication number Publication date
EP0055782A1 (en) 1982-07-14
EP0055782A4 (en) 1982-11-25
JPS5717014A (en) 1982-01-28

Similar Documents

Publication Publication Date Title
WO1982000210A1 (en) Numerical control unit
JPH06222810A (ja) プロセス制御システム用中央処理ユニット
JPS583054A (ja) シングルチツプマイクロコンピユ−タ
JPH09146616A (ja) ワンチップサーボコントローラ
KR970006412B1 (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
EP0464393A2 (en) Signal processor
WO2001067271A1 (fr) Dispositif de traitement d'informations
JPH0454651A (ja) 周辺プロセッサの接続方式
US20050235111A1 (en) Methods for operating a CPU having an internal data cache
JPH10333977A (ja) マイクロコントローラ装置
JPS62257562A (ja) デ−タの入出力動作制御方式
JPS58211206A (ja) シ−ケンス制御装置
JPS63170755A (ja) マイクロコンピユ−タ
JPH04158484A (ja) シングルチップマイクロコンピュータ
JPH02128269A (ja) プログラムイニシャルロード方式
KR920003018Y1 (ko) 서로 다른 기종의 cpu간 메모리 공유회로
CN1332327C (zh) 可同时由数据总线输入及输出数据的电脑系统
JPS59206924A (ja) 入出力制御装置
JPS60134376A (ja) Ｄｍａ制御用ｌｓｉ
JPS61264450A (ja) 記憶装置
JP2004139218A (ja) マイクロプロセッサ
JPH01161471A (ja) ワンチツプマイコン
JPS59127153A (ja) プログラム・ロ−デイング処理方式
JPH0498437A (ja) マイクロコンピュータシステム
JPS6361352A (ja) マイクロプロセツサシステムに於けるデ−タ転送方法

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): SU US

AL Designated countries for regional patents

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1981901898

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1981901898

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1981901898

Country of ref document: EP