WO1991006089A1 - Dispositif d'affichage a cristaux liquides - Google Patents

Dispositif d'affichage a cristaux liquides Download PDF

Info

Publication number
WO1991006089A1
WO1991006089A1 PCT/JP1990/001306 JP9001306W WO9106089A1 WO 1991006089 A1 WO1991006089 A1 WO 1991006089A1 JP 9001306 W JP9001306 W JP 9001306W WO 9106089 A1 WO9106089 A1 WO 9106089A1
Authority
WO
WIPO (PCT)
Prior art keywords
ram
data
cpu
lcd
character generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1990/001306
Other languages
English (en)
French (fr)
Inventor
Masaki Hamamoto
Toru Narusawa
Johann Koehl
Friedrich Klein
Peter Kaegeler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICROLAB GmbH
Nakajima All Precision Co Ltd
Original Assignee
MICROLAB GmbH
Nakajima All Precision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROLAB GmbH, Nakajima All Precision Co Ltd filed Critical MICROLAB GmbH
Publication of WO1991006089A1 publication Critical patent/WO1991006089A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels

Definitions

  • the present invention relates to an LCD display device.
  • FIG. 3 shows a conventional LCD display device.
  • Reference numeral 100 denotes a CPU (Central Processing Unit) comprising a microprocessor, and a first ROM (Read Only Memory) 102 having a control program and a character code therein.
  • a first RAM (Random Access Memory) 104 is provided for storing input characters (including characters and symbols as well as figures) as work data.
  • Reference numeral 106 denotes an LCD (Liquid Crystal Display) controller, which corresponds to a second ROM 108 storing character generation data and work data transmitted from the CPU 100.
  • a second RAM that stores the character generation data of the character read out from the second ROM 110 by the LCD controller 106 using a code (eg, ASCII). I 10 is provided.
  • Reference numeral 112 denotes an LCD unit, which character-generates the character generation data stored in the second RAM I 10 to the LCD display unit 116 via the driver circuit 114. Displayed as data.
  • the conventional LCD display device described above has the following problems. There are issues.
  • the LCD controller is made of LSI and has versatility so that it can correspond to various LCD units. Therefore, it has a complicated configuration and is as expensive as CPU. Therefore, there is a problem that the material cost in the manufacturing stage increases. Further, the second ROM and the second RAM provided in the LCD controller have a relatively small required capacity, but have recently been commercially available R0M, Since the RAM has a large capacity per chip, it is extremely uneconomical to use only a fraction of the memory capacity if it is provided exclusively for the second ROM and the second RAM. In addition, there is another problem that it takes time from input to display because data must pass through LSI, which requires two processing times, CPU and LCD controller.
  • an object of the present invention is to provide an LCD display device which is inexpensive and has a high display speed.
  • the present invention has the following configuration.
  • a CPU a ROM on which a control program for the CPU and character generation data are mounted, work data read from the ROM in response to an input from the CPU, and the character generation corresponding to the work data.
  • RAM for storing the character data
  • a latch circuit for temporarily holding the character generation data from the RAM, and the character generation data from the RAM.
  • a timing circuit for setting timing to be taken out and held in the latch circuit; and an LCD unit for displaying the character generation data held in the latch circuit as characters.
  • the timing circuit inhibits the CPU from taking in the character generation data from the RAM and sends the CPU to the latch circuit to hold the data. It is characterized by setting.
  • Character generation data is stored in the ROM connected to the CPU, and character generation data for display can be stored in the RAM as well, so that the conventional LCD controller can be used. Therefore, the second ROM and the second RAM become unnecessary. In addition, since the number of data passage steps is reduced, the time from input to display can be reduced.
  • the LCD display device When the LCD display device according to the present invention is used, an expensive LCD controller is not required, and furthermore, since only one set of R0M and one set of RAM are required, a significant cost reduction can be achieved and the cost can be reduced. It is possible to provide a simple LCD display device. In addition, since the microphone opening processor that processes data from the input to the LCD unit is only a CP processor, the data processing time is shortened and speedy display is possible.
  • FIG. 1 is a block diagram showing an embodiment of an LCD display device according to the present invention
  • FIG. 2 is a block diagram showing another embodiment
  • FIG. 3 is a block diagram showing a conventional LCD display device. Quickdiagram.
  • reference numeral 10 denotes a CPU, which is composed of a micro processor.
  • ROM 12 and RAM I are connected to the CPU 10.
  • the ROM 12 stores in advance a control program of the CPU 10 and character generation data that is data corresponding to LCD pixels for each character.
  • the memory capacity of R0M12 is, for example, 128 Kbytes, and an area of about 2 Kbytes may be allocated to the character generation data.
  • Input data (character) to 10 is stored, and character generation data corresponding to the input data is stored.
  • the character energy data stored in the RAM 14 is used as display data.
  • the memory capacity of the RAM I4 is, for example, 32 Kbytes, and an area of about 4 Kbytes may be allocated to the display data.
  • Reference numeral 16 denotes a timing circuit, which is composed of a counter circuit, and which receives a synchronization signal from the CPU 10 and sends the signal to the RAM 14 during the idle time of the CPU 10, that is, during a time when neither READ nor WRITE is performed. (For example, specifying the row or column of the dot (pixel) of the LCD display unit (described later)).
  • This address may be a counted value of timing surface 16.
  • the timing circuit 16 holds the character generation data, which is the output of the RAM I 4 corresponding to the address signal, to the latch circuit (described later). Send a signal to let.
  • Reference numeral 18 denotes a latch circuit, which is an output of the RAM I corresponding to the address from the timing circuit 16 in response to a signal from the timing circuit 16 and temporarily stores character generation data. Typically It is a circuit to hold.
  • Reference numeral 20 denotes an LCD unit, which includes an LCD display section 22 and a driver circuit 24 for displaying the LCD display section 22.
  • the output of the latch circuit 18 is input to the driver circuit 24, and the character corresponding to the input character generation data is displayed on the LCD display section 22.
  • the LCD display section 22 is a dot matrix type liquid crystal display section.
  • the CPU 10 reads the character “A” from the ROM 12 in the LCD display unit 22 of the character “A”. Read the character generation data corresponding to the dot (pixel) when “A” is displayed, and write it to the display data area of RAM14.
  • the timing image 16 is directed to the RAM I4 by the synchronization signal from the CPU 10 to aim for the idle time of the CPU 10 to indicate the column or row of the dot of the LCD display section 22.
  • the latch circuit 18 is also instructed to hold data. Characteristic data corresponding to the address sent from RAM 14 when CPU 10 is vacant
  • Example: 1 byte of binary data is sent from the connection point 26 to the latch circuit 18, and is sent from the latch circuit 18 to the driver circuit 24 of the LCD unit 20. . Then, the character “A” is displayed on the LCD display section 22 through the driver path 24. This operation is repeated for the next address specified by the timing area 16 during the idle time of the next CPU 10, and the character “A” is sent to the LCD display 22 by a predetermined number of repetitions. Is displayed. I However, since the above operation is repeated in a very short time, the character "A” is displayed almost instantaneously.
  • the timing surface 30 is composed of a power counter circuit as in the previous embodiment, and counts the input pulse 32.
  • This input pulse 32 may be from an independent pulse oscillation circuit or a pulse of a specific timing obtained by processing a clock pulse of CPU 10.
  • timing surface 16 sends a RAM I4 hairdress signal in response to the idle time of CPU 10, and sends a data retention instruction signal to latch circuit 18.
  • the timing image 30 is used by the CPU at a predetermined timing (for example, when counting up the pulse 32) to release the bus release signal for releasing the data bus with the RAM I4.
  • the above-mentioned LCD display device can be used, for example, as a display device of a word processor.
  • figures can be treated as characters as character generation data, and the contents of the ROM 12 can be used.
  • characters generation data having different display widths for one character is stored in advance, characters in various modes can be displayed in a short time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

明 細 書
発 明 の 名 称
L C D表示装置
技 術 分 野
本発明は L C D表示装置に関する。
背 景 技 術
従来の L C D表示装置を第 3図に示す。
1 0 0 はマイ ク ロプロセ ッサ力、ら成る C P U (Central Processing Unit) であり、 制御プロ グラムおよびキ ャ ラ ク タ コー ドが搭載された第 1 の R O M (Read Only Memory) 1 0 2 と入力 されたキ ャ ラ ク タ （文字、 記号の他、 図形も舍む） をワークデ ータ と して記憶する第 1 の R A M (Random Access Memory) 1 0 4が設けられている。
1 0 6 は L C D (Liquid Crystal Display)コ ン ト ローラであ り、 キャ ラクタ ジヱネ レーショ ンデータを記憶してある第 2 の R O M 1 0 8 と、 C P U 1 0 0から送られるワークデータに対 応するコー ド （例 ： A S C I I ) で、 L C Dコ ン ト ローラ 1 0 6が第 2の R O M 1 1 0から読出した当該キ ャ ラ ク タ のキ ャ ラ クタジェネ レーシ ョ ンデータを記憶する第 2の R AM I 1 0が 設けられている。
1 1 2 は L C Dュニ ッ トであり、 第 2 の R AM I 1 0に記憶 されているキャ ラクタジヱネ レーショ ンデータを ドライ バ回路 1 1 4を介して L C D表示部 1 1 6 にキ ャ ラ ク タと して表示す る。
発 明 の 開 示
しかしながら、 上記の従来の L C D表示装置には次のよう な 課題が有る。
L C Dコ ン ト ローラは L S I から成り、 各種の L C Dュニッ トに対応できるよう汎用性を持たせてあるため、 複雑な構成と なり C P Uと同等に高価である。 従って、 製造段階における材 料コス トが高く なるという課題が有る。 また、 L C Dコ ン ト口 ーラに設けられている第 2の R O Mと第 2の R AMは要求され る容量が比較的小さ くて済むにもかかわらず、 近年市販されて いる R 0 M、 R AMは 1 チップ当たりの容量が大きいため第 2 の R O M、 第 2の R AMとして専用に設けるとメ モ リ容量の数 分の一を使用するだけで非常に不経済である。 さらに、 C P U と L C Dコ ン ト ローラという 2つの処理時間を要する L S I を データが通過しな くてはならないため入力から表示までの時間 がかかるという課題も有る。
従って、 本発明は安価で表示速度が速い L C D表示装置を提 供することを目的とする。
上記課題を解決するため、 本発明は次の構成を備える。
すなわち、 C P Uと、 該 C P Uの制御プログラムおよびキヤ ラ ク タ ジェネ レーシ ョ ンデータを搭載した R O Mと、 前記 C P Uの入力に応じて前記 R O Mから読出したワークデータ及び該 ワークデータに対応する前記キャラクタジェネ レーシ ョ ンデー タを記憶するための R AMと、 該 R AMからの前記キャ ラ クタ ジヱネレーショ ンデータを一時的に保持するラ ッチ回路と、 前 記 R AMから前記キ ャ ラ ク タ ジヱネレ一ショ ンデータを取出し、 前記ラ ツチ回路へ保持するタイ ミ ングを設定するタイ ミ ング回 路と、 前記ラ ツチ回路に保持された前記キャラクタジヱネレ一 ショ ンデータをキャラクタ表示する L C Dュニッ トとを具備す る こ とを特徴と し、 又は前記タイ ミ ング回路は前記 C P Uに対 して前記 R AMからの前記キャ ラクタジェネ レーショ ンデータ の取込みを禁止して前記ラ ッチ回路へ送り保持するタイ ミ ング を設定する こ とを特徴とする。
続いて作用について説明する。
C P Uに接続された R O Mにキャ ラクタ ジェネレーショ ンデ ータが記憶され、 同じ く R A Mに表示用のキャ ラクタジヱネ レ —ショ ンデータを記憶可能になっているため、 従来の L C Dコ ン ト ロ一ラ、 第 2 の R O Mおよび第 2 の R A Mが不要となる。 また、 データの通過段数が少な く なるので入力から表示までの 時間を短縮できる。
本発明に係る L C D表示装置を用いると、 高価な L C Dコ ン ト ローラを不要と し、 さ らに R 0 Mと R A Mは各 1個ずつ 1組 で済むため大幅なコス トダウ ンが図れ、 安価な L C D表示装置 を提供する こ とが可能となる。 また入力から L C Dユニ ッ トま での間にデータの処理を行う マイ ク 口プロセ ッサが C P し'のみ なのでデータ処理の時間が早く なり スピーディ な表示が可能と なる等の著効を奏する。
図 面 の 簡 単 な 説 明
第 1図は本発明に係る L C D表示装置の実施例を示したプロ ッ クダイ アグラム、 第 2図は他の実施例を示したブロ ックダイ アグラム、 第 3図は従来の L C D表示装置を示したブロ ッ クダ ィ アグラム。
実 施 例
以下、 本発明の好適な実施例について添付図面と共に詳述す る。 第 1図において、 1 0は C P Uであり、 マイ ク ロプロセ ッサ から成っている。 その C P U 1 0には R OM 1 2と RAM I が接続されている。 R OM 1 2には C P U 1 0の制御プログラ ムおよび各キャ ラクタ毎の L C Dの画素に対応するデータであ るキャ ラクタジヱネ レーショ ンデータが予め記憶されている。 R 0 M 1 2のメ モ リ容量は例えば 1 2 8 Kバイ トのものを用い、 キャラクタジエネレーショ ンデータに 2 Kバイ ト程度のエリ ア を割り与えればよい。 一方、 1^八\11 4にはじ ？ 1； 1 0への入 力データ （キャラクタ） が記憶される と共に、 その入力データ に対応するキャラクタジヱネレーショ ンデータを記憶するよう になっている。 この R A M 1 4に記憶されるキャラクタジエネ レ一シヨ ンデータが表示用のデータ となる。 RAM I 4のメ モ リ容量は例えば 3 2 Kバイ トのものを用い、 表示用データには 4 Kバイ ト程度のエ リ アを割り与えればよい。
1 6はタイ ミ ング回路であり、 カウ ンタ回路から成り、 C P U 1 0からの同期信号を受けて C P U 1 0の空時間つまり、 R E A D、 W R I T Eを行わない時間に、 R AM 1 4へ送り出す L C Dのア ドレス 〔例えば L C D表示部 （後述） の ドッ ト （画 素） の行又は列の指定〕 を送る。 このア ドレスはタイ ミ ング面 路 1 6のカウ ン ト した値でもよい。 又、 タイ ミ ング回路 1 6は R AM I 4ヘア ドレス信号を送るのと同時にラ ッチ回路 （後述） へ、 当該ア ドレス信号に対応する RAM I 4の出力であるキヤ ラクタジヱネ レーショ ンデータを保持させる信号を送る。
1 8はラ ッチ回路であり、 タイ ミ ング回路 1 6からの信号に 応じてタイ ミ ング画路 1 6からのア ドレスに対応した RAM I の出力でありキャラクタジヱネレーショ ンデータを一時的に 保持する回路である。
2 0 は L C Dュニ ッ トであり、 L C D表示部 2 2 とその L C D表示部 2 2 に表示を行わせる ドライ バ回路 2 4 とを舍む。 ド ライ バ回路 2 4にはラ ッチ回路 1 8の出力が入力され、 その入 力であるキャ ラクタジェネ レーシ ョ ンデータに対応したキャ ラ クタが L C D表示部 2 2に表示される。 なお、 L C D表示部 2 2 は ドッ トマ ト リ クス型の液晶表示部である。
上述のよう に構成された L C D表示装置において、 例えば C P U 1 0 にキャ ラクタ 「 A」 が入力されたとする と、 C P U 1 0 は R O M 1 2からキャラクタ 「 A」 の L C D表示部 2 2 にお いて 「 A」 と表示される際の ド ッ ト （画素） に対応したキャ ラ クタジェネ レーシ ョ ンデータを読み出し、 R A M 1 4 の表示用 データ のエ リ アに書き込む。
そしてタイ ミ ング画路 1 6が C P U 1 0からの同期信号によ つて C P U 1 0 の空時間を狙って R AM I 4へ L C D表示部 2 2 の ド ッ トの列又は行を示すア ド レス信号を送る と共に、 ラ ッ チ回路 1 8へもデータ保持を指示する。 C P U 1 0が空いてい る時間に R A M 1 4から送り出されたァ ド レスに対応するキ ヤ ラ ク タ ジヱ ネ レーシ ョ ンデータ
(例 ： 1バイ トの 2進データ） は接続点 2 6からラ ッチ回路 1 8へ送られ、 ラ ッチ回路 1 8から L C Dュニ ッ ト 2 0 の ドライ バ回路 2 4へ送られる。 そして ドライ バ画路 2 4を介して L C D表示部 2 2へキャ ラクタ 「 A」 の部分と して表示される。 こ の動作が次の C P U 1 0の空時間にタイ ミ ング面路 1 6 の指定 する次のア ド レスについて繰り返され、 所定回数の繰り返しに よって L C D表示部 2 2へキャ ラクタ 「A」 が表示される。 し かし、 上述の動作は極めて短時間に繰り返されるため略一瞬で キャ ラクタ 「 A」 が表示される。
次に、 第 2図と共に他の実施例について説明する。 先の第 1 図の実施例と同一の構成部材については同一の番号を付し、 説 明は省略する。
タイ ミ ング面路 3 0 は前実施例と同様力ゥ ンタ回路からなり、 入力パルス 3 2をカウ ン トする。 この入力パルス 3 2 は独立し たパルス発振回路からでもよいし、 C P U 1 0 のクロ ックパル スを加工した特定のタィ ミ ングのパルスでもよい。 前実施例に おいてはタイ ミ ング面路 1 6 は C P U 1 0の空時間に対応して R AM I 4ヘア ドレス信号を送り、 ラ ッチ回路 1 8へデータ保 持の指示信号を送ったが、 C P U 1 0の空時間とタイ ミ ング画 路 1 6からの信号が同じタィ ミ ングに合わせることが不可能な 場合が有る。 そこで、 この実施例ではタイ ミ ング画路 3 0が所 定のタイ ミ ング （例えばパルス 3 2のカウ ン トア ップ時） で R AM I 4 とのデータバスを解放させるバス開放信号を C P U 1 0へ送り、 C P U 1 0 と R AM 1 4間のバスを強制的に解放し て R AM I 4のタイ ミ ング面路 3 0からのア ドレス信号に対応 するデータをラ ッチ回路 1 8へ送るようになつている。 つまり、 第 2図の実施例ではタイ ミ ング回路 3 0からのバス解放信号に より C P U 1 0 の空時間を強制的に作り出している。 その他に ついては前実施例と同じなので説明は省く。
上述の L C D表示装置としては例えばワー ドプロセ ッサのデ イスプレイ装置として用いることができる。 その場合、 キャラ クタジヱネレーショ ンデータとしては文字、 数字、 記号の他、 図形もキャラクタとして扱う ことができるし、 R O M 1 2の容 量によっては予め、 例えば 1 個のキャ ラクタについて表示幅の 異なったキャ ラクタジェネレーショ ンデータを記憶しておけば 様々な態様のキャ ラ クタ も短時間で表示可能となる。
以上、 本発明の好適な実施例について種々述べてきたが、 本 発明は上述の実施例に限定されるのではな く 、 発明の精神を逸 脱しない範囲で多 く の改変を施し得るのはもちろんである。

Claims

請 求 の 範 囲
1. C P Uと、
該 C P uの制御プログラムおよびキャラクタジエネ レーシ ョ ンデータを搭載した R O Mと、
前記 C P Uの入力に応じて前記 R O Mから読出したワーク データおよび該ワークデータに対応する前記キャラクタジェ ネ レーショ ンデータを記憶するための R AMと、
該 R A Mからの前記キャラクタジェネレーシ ョ ンデータを 一時的に保持するラ ッチ回路と、
前記 R AMから前記キ ャ ラ ク タ ジェネ レーシ ョ ンデータを 取出し、 前記ラ ッチ回路へ保持するタイ ミ ングを設定するタ ィ ミ ング回路と、
前記ラ ッチ回路に保持された前記キャ ラクタジ ネ レーシ ョ ンデータをキャ ラクタ表示する L C Dュニッ ト とを具備す る こ とを特徴とする L C D表示装置。
2. 前記タィ ミ ング回路は前記 C P Uに対して前記 R AMから の前記キ ャ ラ ク タ ジュネ レーシ ョ ンデータ の取込みを禁止し て前記ラ ッチ回路へ送り保持するタイ ミ ングを設定すること を特徴とする請求の範囲第 1項記載の L C D表示装置。
PCT/JP1990/001306 1989-10-11 1990-10-09 Dispositif d'affichage a cristaux liquides Ceased WO1991006089A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1/264447 1989-10-11
JP26444789A JPH03126073A (ja) 1989-10-11 1989-10-11 Ｌｃｄ表示装置

Publications (1)

Publication Number Publication Date
WO1991006089A1 true WO1991006089A1 (fr) 1991-05-02

Family

ID=17403323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/001306 Ceased WO1991006089A1 (fr) 1989-10-11 1990-10-09 Dispositif d'affichage a cristaux liquides

Country Status (3)

Country Link
EP (1) EP0447564A1 (ja)
JP (1) JPH03126073A (ja)
WO (1) WO1991006089A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5859490A (ja) * 1981-10-06 1983-04-08 株式会社東芝 表示制御装置
JPS58190990A (ja) * 1982-05-01 1983-11-08 富士通株式会社 液晶パネルの位置指定装置
JPS6073727A (ja) * 1983-09-30 1985-04-25 Fujitsu Ltd ディスプレイキ−ボ−ドの駆動方法
JPS6141189A (ja) * 1984-07-31 1986-02-27 ソ−ド株式会社 液晶表示装置の制御装置
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
JPS61282886A (ja) * 1985-06-07 1986-12-13 キヤノン株式会社 情報処理装置
JPS62192796A (ja) * 1986-02-19 1987-08-24 株式会社日立製作所 液晶ドライバ付きマイクロコンピユ−タ
JPS63175892A (ja) * 1987-01-16 1988-07-20 三洋電機株式会社 マイクロコンピユ−タ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5859490A (ja) * 1981-10-06 1983-04-08 株式会社東芝 表示制御装置
JPS58190990A (ja) * 1982-05-01 1983-11-08 富士通株式会社 液晶パネルの位置指定装置
JPS6073727A (ja) * 1983-09-30 1985-04-25 Fujitsu Ltd ディスプレイキ−ボ−ドの駆動方法
JPS6141189A (ja) * 1984-07-31 1986-02-27 ソ−ド株式会社 液晶表示装置の制御装置
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
JPS61282886A (ja) * 1985-06-07 1986-12-13 キヤノン株式会社 情報処理装置
JPS62192796A (ja) * 1986-02-19 1987-08-24 株式会社日立製作所 液晶ドライバ付きマイクロコンピユ−タ
JPS63175892A (ja) * 1987-01-16 1988-07-20 三洋電機株式会社 マイクロコンピユ−タ

Also Published As

Publication number Publication date
EP0447564A1 (en) 1991-09-25
JPH03126073A (ja) 1991-05-29

Similar Documents

Publication Publication Date Title
WO1991006089A1 (fr) Dispositif d'affichage a cristaux liquides
KR920010414A (ko) 단말기 구조 및 그 처리회로
JPS61286940A (ja) イベントカウンタ
JPS6341163A (ja) 印字装置
US6873332B2 (en) Microcomputer having OSD circuit, and bus control device and method
JP2932478B2 (ja) プリンタの状態表示装置
JPS6053875B2 (ja) パタ−ン発生装置
JPS6335989B2 (ja)
JPH05224952A (ja) 情報処理装置
JPH0567035A (ja) Ｄｍａ転送におけるデータアライメント方式
JPH0454626A (ja) データ出力装置
JP2833902B2 (ja) ビットマップ表示装置の表示アトリビュート制御回路
JPH0799518B2 (ja) デ−タ処理装置
JPH01112326A (ja) ビデオ信号処理装置
JPS62287290A (ja) デイスプレイ制御方式
JPS61200591A (ja) 画像表示装置
JPH05250355A (ja) 表示制御方法
JPS6327882A (ja) 出力装置
JPH0592833U (ja) 情報処理装置
JPS62297953A (ja) 表示装置
JPS6146981A (ja) 文字処理装置
JPS62249194A (ja) 液晶表示コントロ−ラ
JPS6295585A (ja) インテリジエント端末装置
JPS61282958A (ja) マイクロコンピユ−タ
KR19980077606A (ko) 산업용 컨트롤러에서의 폰트 데이터 출력 시스템

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1990914783

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1990914783

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1990914783

Country of ref document: EP