WO1999052013A1 - Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same - Google Patents

Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same Download PDF

Info

Publication number
WO1999052013A1
WO1999052013A1 PCT/JP1999/001646 JP9901646W WO9952013A1 WO 1999052013 A1 WO1999052013 A1 WO 1999052013A1 JP 9901646 W JP9901646 W JP 9901646W WO 9952013 A1 WO9952013 A1 WO 9952013A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
tft
liquid crystal
manufacturing
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1999/001646
Other languages
English (en)
French (fr)
Inventor
Kazufumi Ogawa
Kazuyasu Adachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10085699A external-priority patent/JPH11282013A/ja
Priority claimed from JP08572698A external-priority patent/JP3288968B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to EP99909351A priority Critical patent/EP1069465A1/en
Priority to KR1020007010478A priority patent/KR20010071123A/ko
Priority to US09/647,397 priority patent/US6472297B1/en
Publication of WO1999052013A1 publication Critical patent/WO1999052013A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Definitions

  • the present invention relates to an active matrix type TFT array substrate for a liquid crystal display device using a thin film transistor. Background technology
  • poly-Si TFTs low-temperature process type polysilicon thin film transistors
  • poly-Si TFTs have been used as control elements.
  • the development of matrix type liquid crystal display devices has been active.
  • poly-Si TFTs have a higher field-effect mobility than amorphous silicon TFTs, so that higher definition and higher aperture ratio of liquid crystal display devices can be achieved.
  • a low-temperature process type can use an inexpensive glass substrate, there is a possibility that a large-area, high-definition liquid crystal display device can be provided at low cost.
  • FIG. 7 is a cross-sectional view showing a manufacturing procedure of the low-temperature process poly-Si type TF II.
  • reference numeral 701 denotes a glass substrate
  • reference numeral 702 denotes a knob layer
  • reference numeral 703 denotes a layer.
  • Amorphous silicon layer 704 is a polysilicon layer
  • 705 is a gate insulating layer
  • 706 is a gate electrode
  • 707 is a source region
  • 708 is a gate.
  • In the drain region 709 is a contact hole
  • 710 is a source electrode
  • 711 is a drain electrode.
  • a glass layer 70 2 composed of a Si 3 N 4 layer having a thickness of, for example, 60 OA is formed on a glass substrate 70 1, and this metal buffer is formed.
  • Amorphous silicon is deposited on the entire surface of layer 702 (Fig. 7 (a)).
  • the entire surface of the amorphous silicon layer 703 is irradiated with an excimer laser, and the silicon is heated and melted to be recrystallized.
  • the gate insulating layer 705 is etched to form contact holes 709 and 709 that reach the source region 707 and the drain region 708.
  • a contact electrode 710 and a drain electrode 711 having a film thickness of 300 A with A 1 buried in the contact holes 709 and 709 are formed.
  • a low-temperature process poly-Si TFT is completed.
  • excimer laser light is used for polycrystallization, so that the substrate temperature rise is small (approximately 600 ° C. or less).
  • an inexpensive glass substrate can be used, and a large-area polysilicon thin film can be formed as compared with the high-temperature process method (approximately 100 or more). Therefore, the liquid crystal display device can have a large screen.
  • An object of the present invention is to solve the above-mentioned problems in the conventional low-temperature process poly-Si type TFT. More specifically, it is possible to provide a poly-Si type TFT array substrate having a high field effect mobility and a small in-plane variation of the field effect mobility without using an expensive quartz substrate. aimed to. It is another object of the present invention to provide a large-screen, high-definition, high-performance liquid crystal display device at a lower cost using such a poly-Si type TFT array substrate.
  • FIG. 4 is a schematic plan view of the TFT array substrate.
  • reference numeral 412 denotes a glass substrate
  • reference numeral 413 denotes a pixel portion formed on the glass substrate 412.
  • pixels are arranged in a matrix shape in the pixel section 413, and a TFT for pixel switch is arranged corresponding to each pixel.
  • Reference numerals 414 and 415 denote so-called peripheral drive circuits for driving the TFTs for the pixel switches.
  • reference numeral 414 denotes a gate drive circuit unit having a built-in TFT
  • reference numeral 415 denotes a TFT. This is the source drive circuit section that incorporates.
  • amorphous silicon is deposited on the entire surface of the glass substrate 412, and thereafter, an excimer laser is formed on almost the entire surface of the amorphous silicon layer.
  • a single light is applied to melt the silicon and make it polycrystalline.
  • the width of one light of an excimer laser is limited, so that a large area cannot be irradiated at one time. Therefore, a method of sequentially scanning the substrate surface with a line-shaped excimer laser beam (line beam) is adopted. According to this method, a long width in the line direction of the line beam is used. It becomes narrow crystal grains.
  • the shape and size of the crystal grains are likely to be non-uniform.
  • the amorphous silicon layer has no crystal nuclei that induce crystal growth in the initial stage of crystallization.
  • the excimer laser is irradiated, and crystal nuclei are generated uncertainly and randomly at a certain stage when crystallization starts, and crystals grow rapidly. Therefore, the crystal growth becomes unstable and disordered, and as a result, the shape and size of the crystal grains become uneven.
  • minute crystal grains may bulge up at the grain boundaries where they collide, or the structure of the grain boundaries may be distorted.
  • the present inventors scan the amorphous silicon layer of 320 mm ⁇ 400 mm with an excimer laser beam (line beam) to perform polycrystallization, and When the field-effect mobility of each part of the polysilicon layer was examined, the field-effect mobility varied depending on the part within the range of 50 to 300 cm 1 / Vs. This was confirmed. It was also confirmed that the polysilicon in the peripheral region had a higher field-effect mobility than the polysilicon in the vicinity of the center.
  • the field-effect mobility of the polysilicon layer becomes non-uniform, and particularly, the pixel portion has an array-like shape. Since this tendency is remarkable in the TFT formed in the above, it is considered that display unevenness (for example, linear unevenness) occurs.
  • the high-temperature process polycrystallization method approximately 100 ° C or more
  • the low-temperature process method is not used.
  • the present invention for solving the above-mentioned problems is configured as follows. In the following, the present invention will be described in order of the first invention group to the seventh invention group.
  • the first aspect of the present invention according to the first invention group is a liquid crystal having a process of forming a poly-Si type TFT on a substrate using a polysilicon semiconductor layer in a channel region.
  • a polysilicon layer having a uniform in-plane field-effect mobility can be formed.
  • the reason is as follows.
  • a conventional method of forming a polysilicon layer is to deposit amorphous silicon on a substrate and then heat and melt the amorphous silicon to recrystallize it. A silicon layer was being produced.
  • crystal nuclei are generated in an uncertain and random manner in the initial stage after heating and melting, and the shape and size of the crystal grains are not uniform, so that the field effect mobility varies. Problems arise.
  • the above-described configuration uses a silicon particle to which energy is added, thereby producing a polysilicon layer at the stage when the silicon particle is deposited on the substrate.
  • the silicon particles to which the energy is added have energy above a steady level for a while after reaching the substrate.
  • migration occurs on the substrate, and the energy state moves to a stable point where the energy state becomes more stable.
  • the temperature distribution becomes non-uniform, so that it is difficult to form a high-quality polysilicon layer.
  • the silicon particles to which energy is added are sequentially irradiated on the substrate to simultaneously perform polycrystallization, so that the uniform polysilicon is not affected by the size of the substrate area.
  • the production efficiency is high because a heat-melting layer can be formed and heating and melting are not required.
  • a polysilicon layer formed by the polysilicon layer forming step is further provided.
  • a heat treatment step for heating, melting and recrystallizing the silicon layer is added.
  • the polysilicon layer formed in the polysilicon layer forming step has a remarkably high field-effect mobility.
  • a third aspect of the first invention group is characterized in that the heat treatment in the heat treatment step is performed in an atmosphere containing hydrogen.
  • the TFT using the polysilicon layer as a channel region has a high speed. Therefore, it can be suitably used as an element for a pixel switch and also as an element for a driving circuit of the pixel switch. Therefore, the above-described manufacturing method, in which a poly-Si TFT for pixel switching and a poly-Si TFT for driving the same on a single substrate, are formed together, a liquid crystal with high speed and high integration can be obtained. TFT array substrates for display devices can be manufactured efficiently.
  • the specific region for forming the driving poly-Si type TFT is provided before the step of forming the driving poly-Si type TFT. Only heat treatment selectively It is characterized by having a specific region heat treatment step for increasing the crystallinity of the polysilicon layer in the region.
  • a sixth aspect according to the first invention group is characterized in that, in the fifth aspect, an excimer laser or an infrared lamp is used as a heating means in the specific area heating treatment step. I do. Excimer lasers or infrared lamps are preferred because they can be partially heated and have good heating efficiency.
  • FIGS. 4 (a) and 4 (b) are plan views schematically showing a general TFT array substrate for a liquid crystal display device.
  • the difference between FIGS. 4 (a) and 4 (b) is the display of the liquid crystal display device.
  • the point is that the area of the part is different. That is, FIG. 4 (b) has a larger display area than FIG. 4 (a).
  • the excimer laser light is applied to almost the entire surface of the substrate. Must be irradiated. But, At present, there is no device that can irradiate a large area with one light of excimer laser at a time.
  • the layer formed on the substrate is a polysilicon layer from the beginning
  • the second is that only a limited specific area on the substrate is subjected to heat treatment (recrystallization). Processing).
  • the width of the drive circuit section is not significantly affected by the size of the display section. Therefore, if only the driving circuit portion is recrystallized, recrystallization can be achieved without requiring a special excimer laser irradiation device.
  • the other part is a polysilicon layer, it has sufficient field-effect mobility without recrystallization.
  • a higher quality polysilicon layer can be obtained as compared with the case where the amorphous layer is crystallized.
  • uniform transistor characteristics can be obtained over the entire surface of the array substrate.
  • a seventh aspect according to the first invention group is characterized in that, in the sixth aspect, the heat treatment in the specific region heat treatment step is performed in an atmosphere containing hydrogen. Heat treatment in a hydrogen atmosphere can terminate the silicon dangling bond, which is preferable in that the field-effect mobility of the polysilicon layer can be further improved.
  • the heat treatment is performed so that the field-effect mobility of the specific region is 100 cm 2 / Vs or more. It is characterized by performing. When the field effect mobility is 100 cm ! / D ⁇ s or more, high frequency driving becomes possible.
  • a ninth aspect according to a first aspect of the present invention is the method according to the second aspect, wherein after the heat treatment step, a poly-Si TFT for a pixel switch for switching pixels is manufactured.
  • An IC chip mounting step for mounting a single-crystal silicon IC chip including a circuit for driving a poly-Si TFT for a pixel switch manufactured by the above-described manufacturing method on the substrate. It is characterized by having.
  • poly-Si TFTs can perform switching at a much higher speed than amorphous Si TFTs
  • single-crystal series that can be driven at high frequency can be used for the poly-Si TFTs for pixel switches.
  • a TFT array substrate for liquid crystal display devices with excellent response speed that can fully utilize the high-speed operation performance of the single-crystal silicon IC chip is manufactured. it can.
  • the step of forming a polysilicon layer in the first aspect is performed by applying thermal energy to an evaporation source made of solid silicon.
  • the silicon is evaporated to silicon particles, which are excited in the plasma region and ionized, and then excited. And irradiating the substrate with silicon particles in a dry state to deposit the particles.
  • the polysilicon layer is formed using an evaporation source made of the same silicon as the material constituting the polysilicon layer, impurities are added to the polysilicon layer. No contamination.
  • this method using an evaporation source can increase the silicon particle generation area and irradiate the silicon particles from multiple directions to the substrate surface. . Therefore, a polysilicon layer having excellent uniformity can be formed, and this effect is remarkably exhibited particularly when a large-area polysilicon layer is formed.
  • the silicon particles are excited in the plasma region to be ionized, and then irradiated on the substrate surface to form a deposited layer.
  • the silicon particles irradiated by this method are used. Holds energy even after reaching the substrate, and can move (migrate) to a stable point where the energy state becomes more stable on the substrate. Therefore, if a defect occurs in the crystal during the crystallization process, the newly irradiated silicon particles will migrate and eliminate the defect.
  • a dense silicon layer having few crystal defects is formed by the movement of the silicon particles. Such a polysilicon layer is excellent in the transistor characteristics.
  • a eleventh aspect according to a first invention group is characterized in that, in the tenth aspect, the substrate in the polysilicon layer forming step is arranged outside a plasma region. I do. When the substrate is placed in the plasma region, the substrate temperature rises due to the collision of the plasma particles. However, this is not the case with the above configuration in which the substrate is placed outside the plasma region. Therefore, an inexpensive glass substrate having a low heat-resistant temperature can be used.
  • a twelfth aspect according to a first invention group is the twelfth aspect, in the first aspect, wherein the substrate in the polysilicon layer forming step is configured such that silicon particles are evaporated from the evaporation source. It is characterized by being arranged in a direction different from the direction.
  • the evaporated silicon particles once move away from the substrate, and then only the excited and ionized particles having a high energy are irradiated to the substrate surface. .
  • the step of forming a polysilicon layer in the first aspect is formed by decomposing a gaseous silicon compound with high-frequency energy.
  • the method is characterized in that, after the silicon particles thus excited are excited in a plasma region to be ionized, the silicon particles in an excited state are irradiated onto the substrate to deposit them.
  • a fourteenth aspect according to a first invention group is characterized in that, in the thirteenth aspect, the substrate in the polysilicon layer forming step is arranged outside a plasma region. And According to this configuration, the same function and effect as in the eleventh embodiment can be obtained.
  • the silicon particles excited and ionized in the plasma region are extracted and irradiated onto the substrate.
  • the electric field applying means are extracted and irradiated on the substrate. Due to the high energy levels, they are actively migrated on the substrate to form a better polysilicon layer. Therefore, a higher-speed poly-Si type TFT can be formed.
  • the step of forming a polysilicon layer comprises applying arc discharge energy to an evaporation source made of solid silicon.
  • excited and ionized silicon particles are produced using a pressure gradient plasma gun equipped with a means for irradiating and depositing the silicon particles on the substrate.
  • a seventeenth aspect of the present invention according to a second invention group is a method for manufacturing a TFT array substrate for a liquid crystal display device, comprising a process of manufacturing a TFT on a substrate, wherein the material forming the gate insulating layer is provided.
  • Heat energy is applied to a solid evaporation source composed of the same substance as above to evaporate the substance to form particles, which are excited in the plasma region to be ionized and irradiated to the substrate.
  • a gate insulating layer forming step for forming a gate insulating layer on the silicon semiconductor layer in the channel region of the TFT by depositing the gate is provided.
  • the gate insulating layer forming step is a vapor deposition method having the same principle as the method of forming the polysilicon layer described in the first invention group.
  • this vapor deposition method the same material as the material constituting the gate insulating layer is used as an evaporation source, and particles evaporated from this evaporation source are stacked to form a gate insulating layer, so that there are few impurities.
  • a gate insulating layer can be formed.
  • the silicon layer which is the active layer of the TFT, is not exposed to the air by adopting the load lock method, so that the polysilicon layer can be formed.
  • a gate insulating layer can be continuously formed on the layer. Therefore, contamination at the interface between the silicon layer and the gate insulating layer can be completely prevented.
  • a uniform and dense gate insulating layer can be formed as in the case of the polysilicon layer, and as a result, the variation in transistor characteristics is reduced.
  • a small number of TFT array substrates can be manufactured.
  • An eighteenth aspect according to a third invention is a method of manufacturing a TFT array substrate for a liquid crystal display device having a process of forming a TFT on a substrate, the method being the same as the element constituting the gate insulating layer.
  • a gaseous compound containing an element is decomposed by using high-frequency energy to generate element particles, and the element particles are excited in a plasma region, ionized, and irradiated on the substrate, thereby forming the TFT.
  • This configuration utilizes the same principle as that of the thirteenth aspect of the first invention group for forming the gate insulating layer.
  • This configuration also has the Vt characteristic (the operation of the transistor). It is possible to form a TFT group with less variation in threshold voltage (threshold voltage).
  • a ninth aspect according to a fourth invention group is a method for manufacturing a TFT array substrate for a liquid crystal display device, which has a process of manufacturing a poly_Si type TFT on a substrate, the method comprising a solid silicon.
  • the thermal energy is applied to the evaporation source to evaporate the silicon into silicon particles, which are excited in the plasma region, ionized, and irradiated to the substrate.
  • the step of forming a polysilicon layer on a substrate and the step of applying heat energy to a solid-state evaporation source made of the same material as the material constituting the gate insulating layer The source is evaporated to form particles, and the particles are excited in a plasma region, ionized, irradiated on the substrate, and laminated to form a gate insulating layer, thereby forming a gate insulating layer. And a step.
  • a TFT group having a high field-effect mobility and a small variation in v t characteristics can be manufactured with high production efficiency.
  • a twenty-fifth aspect according to a fourth invention group is the twelfth aspect, wherein the apparatus for performing the polysilicon layer forming step and the gate insulating layer forming step is provided. Then, a particle generating means for irradiating the evaporation source made of a solid substance with arc discharge energy to evaporate the evaporation source to form particles, and an excitation means for guiding the generated particles to a plasma region to excite and ionize. It is characterized by using a pressure gradient plasma gun equipped with a pressure gradient plasma gun.
  • Evaporated particles can be efficiently generated by using the above-mentioned pressure gradient plasma gun. Also, the evaporation area can be increased. Therefore, a uniform thin film having a small variation in the film density can be formed, and this effect is remarkably exerted particularly when the area of the thin film becomes large. (5) Fifth invention group
  • At least a twenty-first aspect according to a fifth aspect of the present invention is a pixel switch TFT for switching the transparent pixel electrode, a transparent pixel electrode, and a drive for driving the pixel switch TFT.
  • the TFT for the pixel switch has a field-effect mobility of 1 to 25 cm '/ Vs.
  • Poly-Si TFTs having a field-effect mobility of 100 cm ! / Vs or more are used as the driving elements, and these poly-Si TFTs are used.
  • the transparent pixel electrode is formed on the transparent substrate.
  • the pixel can be switched at a sufficient speed, and if the field-effect mobility is within this range, it can be printed on the substrate. It can be manufactured by a method of forming a silicon layer at the stage where silicon particles are deposited. Therefore, even if the area of the display section is increased, switching without variation can be performed.
  • a field-effect mobility of 100 cm ! / Vs or more can be realized by a Si-type TFT formed on a substrate, and a field-effect mobility of 100 cm ⁇ / Vs or more.
  • necessary and sufficient high-speed control can be performed. Therefore, with the above configuration, an array substrate for a liquid crystal display device capable of displaying moving images with high definition can be provided at low cost.
  • a twenty-second aspect according to a fifth invention group is the poly-Si type TFT according to the twenty-first aspect, wherein the pixel switch TFT has a field-effect mobility of 1 to 25 cm ′ / V ⁇ s.
  • a TFT is used, and an M0S transistor having a field-effect mobility of 100 cm ! / Vs or more is used as the driving element.
  • the MOS transistor is retrofitted on the transparent substrate.
  • a poly-Si TFT with a field-effect mobility of 1 to 25 cm 2 / V-s is sufficient to turn on and off the light transmission, and the field-effect mobility is 100 cm 2 / V
  • a MOS transistor of .s or more is retrofitted as a driving element, a TFT array substrate for a liquid crystal display device capable of high-frequency driving can be constructed, taking full advantage of the performance of the MOS transistor.
  • At least a first comb pixel electrode, a pixel switch TFT for switching the first comb pixel electrode, and a pixel switch TFT are provided.
  • a second comb-shaped pixel electrode disposed opposite to the first comb-shaped pixel electrode on the substrate.
  • a poly-Si TFT having a field effect mobility of l to 25 cm ! / Vs is used as the TFT for the pixel switch, and the field effect mobility is used as the driving element.
  • a poly-Si TFT having a degree of 100 cm / Vs or more is used, and the poly-Si TFT and the first and second comb-shaped pixel electrodes are formed on the substrate. It is characterized in that
  • a TFT array substrate for a liquid crystal display device that can be driven at a high frequency can be configured, and this substrate has little angle dependence in display.
  • a twenty-fourth aspect according to a sixth invention group is the poly-Si type having a field-effect mobility of 1 to 25 cm / Vs as the pixel switch TFT in the second aspect.
  • TFT is used, and as the driving element, A MOS transistor having a field-effect mobility of 100 cm 2 / V ⁇ s or more is used, and the MOS transistor is retrofitted to the substrate.
  • the poly-Si TFT for the pixel switch is an n-channel TFT, and
  • the field-effect mobility is 5 to 25 cm 1 / V ⁇ s.
  • the n-channel type TFT has a high field-effect mobility, and a poly-Si type TFT having a field-effect mobility set to 5 to 25 cm ! / V-s is used as an element for a pixel switch.
  • a TFT array for liquid crystal display devices with sufficient high-speed response can be constructed.
  • the opposing electrode (common electrode) formed on the second substrate is composed of a reflective film mainly composed of metal A1, and a color filter is formed on the surface of the opposing electrode to form a reflective electrode. It can be used as a color liquid crystal display device.
  • a color filter is first formed on the second substrate, and a counter electrode is formed with a transparent conductive film thereon, a transmission type color liquid crystal display device can be obtained.
  • FIG. 1 is a sectional view showing a procedure for manufacturing a poly-Si type TFT according to the present invention.
  • FIG. 2 is a conceptual diagram illustrating the structure of a thin film forming apparatus using a pressure gradient plasma gun.
  • FIG. 3 is a conceptual diagram for explaining the structure of another thin film forming apparatus using a pressure gradient plasma gun.
  • FIG. 4 is a plan view schematically showing a TFT array substrate.
  • FIG. 5 is a cross-sectional view schematically showing a liquid crystal display device according to the present invention.
  • ⁇ FIG. 6 is a cross-sectional view schematically showing a comb-shaped pixel electrode.
  • FIG. 7 is a cross-sectional view showing a manufacturing procedure of a low-temperature process po-Si type TFT according to a conventional technique.
  • BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described focusing on a method of forming a polysilicon layer on a substrate.
  • a silicon layer is formed at the stage where silicon particles are deposited on a substrate by using silicon particles that are excited and ionized by adding energy.
  • the most important feature is that it is With this method, there is no need to raise the substrate temperature when forming the polysilicon layer, and in each of the following examples, an inexpensive glass substrate having a heat resistance of 600 ° C. or less is used.
  • the present invention does not exclude the use of a quartz substrate that withstands a temperature exceeding 600 ° C. instead of such a glass substrate.
  • FIG. 1 is a cross-sectional view schematically showing a cross section of the substrate in each step.
  • 101 is a glass substrate
  • 102 is No.
  • buffer layer
  • 104 is a polysilicon layer
  • 105 is a gate insulating layer
  • 106 is a gate electrode
  • 107 is a source region
  • 108 is a gate region.
  • the drain region, 109 indicates a contact hole
  • 110 indicates a source electrode
  • a SiO 2 layer having a thickness of, for example, 500 OA is formed as a buffer layer 102 on a glass substrate 101.
  • a polysilicon layer 104 is formed on this buffer layer 102 by using a pressure gradient plasma gun described later (FIG. 1 (a)). The details of the method of forming the polysilicon layer 104 will be described later.
  • the polysilicon layer 104 is etched using a photolithography method to form a pattern of a predetermined shape, and then the pattern-like polysilicon layer 104, A gate insulating layer 105 of, for example, SiO.sub.i having a thickness of 150 A is formed thereon. Further, on the gate insulating layer 105, a gate electrode 106 made of, for example, 600 O Mo is formed. Then, using this gate electrode 106 as a mask, for example, a line ion is implanted into the polysilicon layer 104 (FIG. 1B).
  • the gate insulating layer 105 is etched to form contact holes 109 and 109 reaching the source region 107 and the drain region 108, respectively, and these contact holes are formed.
  • the source electrode 110 and the drain electrode 111 are formed by embedding A1 having a thickness of 300 A in 109.
  • the manufacturing procedure of only one TFT (thin film transistor) is shown, but the poly-Si type TFT array substrate has Many TFTs manufactured by the same method have been formed. Further, in the poly-Si type TFT array substrate according to the first embodiment, the poly-Si type TFT is formed not only as a pixel part but also as a peripheral driving circuit. A gate, a line, and a source bus line that connect to the switch TFT are formed. Further, a pixel electrode made of, for example, indium tin oxide is formed on the drain electrode 111.
  • a driving circuit section composed of a pixel section 4 13 and a gate driving circuit section 4 14 and a source driving circuit section 4 15 on a single glass substrate 4 12 are provided.
  • a large number of pixels are formed in a matrix in the pixel section 413, and a TFT for pixel switching for switching these pixels is provided for each pixel. The number is formed corresponding to the number of pixels.
  • a gate drive TFT and a source drive TFT for driving the pixel switch TFT are formed in the gate drive circuit section 4 14 and the source drive circuit section 4 15. .
  • Example 1 the polysilicon layer was formed using a thin film forming apparatus shown in FIG. 2 incorporating a pressure gradient plasma gun manufactured by Sumitomo Heavy Industries, Ltd.
  • This device belongs to the category of the ion plating method and has been newly developed.
  • FIG. 2 is a conceptual diagram for explaining a thin film forming apparatus.
  • reference numeral 2 12 denotes a vacuum vessel which is a main body of the apparatus
  • reference numeral 2 17 denotes a glass substrate for depositing polysilicon
  • reference numeral 2 18 denotes a mounting table on which a glass substrate 2 17 is placed
  • 219 is the evaporation source for forming the polysilicon layer-In this example, a polysilicon cone is used.
  • 222 indicates silicon ions that are excited and ionized.
  • Reference numeral 220 denotes a pressure gradient plasma gun as a means for generating excited ionized particles constituting a main part of this apparatus.
  • This pressure gradient plasma gun 220 includes an evaporative particle generation unit 2. 2 3 and a plasma region 2 2 1. Then, in the apparatus of the first embodiment, the evaporating particle generator 22 3 causes the thermal energy of the DC arc discharge to act on the evaporating source 2 19 to evaporate the silicon particles. In the plasma region 221, the Ar gas is excited to form a high-density plasma atmosphere.
  • This device guides the silicon particles generated in the evaporating particle generation section 22 to the plasma area section 221, where they are excited and ionized, and then on the mounting table 2 18 It is designed to irradiate the glass substrate 217 installed in the room.
  • the ionized silicon particles are irradiated on the glass substrate 217, the silicon particles are deposited on the substrate, and the polycrystallization proceeds simultaneously with the deposition process. .
  • the Si0 2 (No. 5) layer of 50,000 A in advance As a specific condition for forming the polysilicon layer, as a glass substrate 217, an undercoat was made on the Si0 2 (No. 5) layer of 50,000 A in advance. A borosilicate glass substrate was used. The degree of vacuum of the vacuum vessel 2 16 was set to 3 ⁇ 10 -4 Torr, and the discharge current of the pressure gradient plasma gun 220 was set to about 10 OA. Then, while heating the glass substrate 217 placed on the mounting table 218 to 200 ° C. under these conditions, the excited and ionized silicon particles 222 are scattered. The substrate 21 was irradiated for 20 seconds. As a result, a polysilicon layer of about 100 OA was formed on the glass substrate 21. Therefore, the steps shown in FIGS. 1 (b) to (d) were performed on this polysilicon layer to produce an n-channel type poly-Si type TFT array substrate.
  • the field-effect mobility was 5 cm 2 / V ⁇ s. This value is about 10 times the field-effect mobility of amorphous silicon, and is used as a switching element for an active matrix liquid crystal display device. It has sufficient performance for practical use.
  • the silicon particles excited and ionized by the pressure gradient plasma gun have high energy. Therefore, most of them reach the glass substrate in a sufficiently ionized state and retain energy after that, so that they move in the sedimentary layer to a stable point where the energy state becomes more stable (migration) ). For this reason, when the deposited layer is crystallized at the stage when the silicon particles are deposited on the substrate, and when microscopic defects are generated in the crystal during the progress of the crystallization, the defect is The silicon particles move to eliminate defects and form aggregates of crystal grains with few crystal defects. In addition, the migration forms a polysilicon layer with higher density. A polysilicon layer made of crystal grains having excellent density and few crystal defects has excellent electric field effect mobility.
  • the present inventors can form a polysilicon thin film composed of crystal grains of 500 to 700 nm by the manufacturing method of Example 1 and use this polysilicon thin film to obtain n —When you make a channel TFT, 5 ⁇ 2 5 cm 1 / V . Field-effect mobility of the s are sure that can be realized.
  • the evaporation area can be increased, and the evaporation area can be increased. This makes it possible to irradiate the excited and ionized silicon particles onto the glass substrate from various directions. Therefore, according to the manufacturing method of the present invention, a polysilicon layer having excellent uniformity can be formed.
  • a silicon layer is formed simultaneously with the deposition of silicon particles on a substrate. Therefore, unlike the conventional method, it is not necessary to recrystallize after forming a silicon layer (amorphous layer) once, so that productivity is improved accordingly.
  • the method of irradiating and depositing the evaporated silicon particles can form a uniform polysilicon layer, so that a large-screen, high-definition liquid crystal display device can be manufactured at a low cost.
  • the glass substrate 217 is arranged outside the plasma region 221, but in such an apparatus, the glass substrate 217 is not provided. Since the plasma particles (Ar> particles) do not collide, there is no increase in the substrate temperature due to the collision of the plasma particles. In other words, by using the thin film forming apparatus shown in FIG. 2, a polysilicon layer can be formed at a low substrate temperature. Therefore, an inexpensive glass substrate can be used. The present inventors have confirmed that a polysilicon layer can be formed even at a substrate temperature of 100 ° C. or lower.
  • the peripheral driving circuit is also formed of the po1y-Si type TFT, but in the second embodiment, a driving circuit is formed instead of the peripheral driving circuit formed of the po1y-Si type TFT.
  • a poly-Si type TF array substrate for a liquid crystal display device was fabricated by attaching an IC chip to the substrate. Elements other than the peripheral driving circuit are the same as those in the first embodiment. Note that the term “post-installation” in this specification refers to incorporating a separately manufactured element into a substrate.
  • the field-effect mobility of the poly-Si TFT for pixel switch formed in Example 2 was 5 cm 2 / V ⁇ s. This mobility is about 10 times that of an amorphous TFT.
  • the IC chip used in this example has an M0S transistor formed on a single-crystal silicon layer, and is compatible with the above-mentioned poly-Si type TFT for pixel switch. It has a much faster drive speed than the ones in comparison. Therefore, the substrate of Example 2 in which a poly-Si TFT having sufficient performance as a pixel switch element and an IC chip were combined was compared with an amorphous TFT array substrate. However, it has become possible to obtain extremely high-definition images.
  • Example 3 the liquid crystal display device shown in FIG. 5 was manufactured using the poly-Si type TFT array substrate manufactured in Example 1.
  • FIG. 5 is a schematic cross-sectional view of the liquid crystal display device according to the third embodiment.
  • 501 is a first substrate manufactured using the poly-Si type TFT array substrate manufactured in the first embodiment. is there.
  • the first substrate 501 has a matrix-shaped pixel electrode group 502 formed by the method described in Embodiment 1 and a TFT group 502 for driving these pixel electrodes. 3, and a liquid crystal alignment film 504 is formed on the pixel electrode group 502.
  • reference numeral 505 denotes a second substrate opposed to the first substrate 501, and the second substrate 505 is provided with a G (green) on a separately prepared transparent glass substrate.
  • B bullet
  • R red
  • a color filter group 506, a counter electrode (common electrode) 507 and a liquid crystal alignment film 508. I have.
  • the first substrate and the second substrate have their liquid crystal alignment films opposed to each other so that the alignment direction of the liquid crystal is twisted 90 degrees, and a gap between the two substrates is provided. They are overlaid with a gap of about 5 micron with 10 and adhesive 511 interposed. Twisted nematic liquid crystal (ZLI4792; manufactured by Merck) 509 is sealed in the above-mentioned gap, and furthermore, polarizing plates 512, 5 It has a structure with 13 arranged.
  • the IPS (ex. In-plane-switching) type poly-Si type TFT array substrates were fabricated. Further, a known liquid crystal alignment film was formed on the surface of the substrate. This substrate is referred to as a first substrate.
  • a liquid crystal alignment film similar to the above was formed on a separately prepared transparent glass substrate, and this was used as a second substrate.
  • the first substrate and the second substrate are overlapped with any gap with the liquid crystal alignment film inside, and the nematic liquid crystal is sealed in the gap to produce an IPS liquid crystal display. did.
  • a TFT array substrate for a liquid crystal display device was manufactured in the same manner as in Example 1 except that the thin film forming apparatus shown in FIG. 3 was used instead of the apparatus shown in FIG.
  • the apparatus shown in FIG. 3 uses a pressure gradient plasma gun (manufactured by Sumitomo Heavy Industries, Ltd.) as in FIG. 2, and in FIG. 3, reference numeral 32 3 denotes a vacuum vessel and reference numeral 32 4 denotes a poly.
  • a glass substrate on which a silicon layer is deposited 325 is a mounting table on which the glass substrate 324 is set, 328 is a voltage applying means, 330 is a glass substrate 324 and a plasma region 3 It is an insulator for electrically separating 29 from the other.
  • 32 6 is a silicon evaporation source (here, a silicon tablet is used), which is a raw material of the polysilicon layer, and 33 1 is excited and ionized. It is a silicon particle.
  • Reference numeral 327 denotes a pressure gradient type plasma gun used for evaporating the evaporation source 326 and exciting the evaporated silicon particles by plasma.
  • the pressure gradient type plasma gun 327 has an evaporating particle generating section 332 and a plasma region section 229.
  • the evaporating particle generating section 33 The thermal energy of the DC arc discharge acts on the silicon particles to evaporate the silicon particles.In the plasma region 329, Ar gas is excited and the high-density plasma atmosphere is excited. Are formed.
  • the evaporating particle generating section 332 is arranged between the plasma area section 329 and the substrate 324.
  • the glass substrate 324 is placed in a direction (downward) different from the evaporation direction of silicon particles (the plasma region side). Therefore, in the device having this structure, the silicon particles generated in the evaporating particle generating section 332 first evaporate in the direction opposite to the substrate 324 and enter the plasma area section 329. After being excited and ionized here, the substrate 324 is irradiated by the action of the electric field applied by the voltage applying means 328.
  • Example 6 is different from Example 6 in that a step of forming a polysilicon layer on a substrate and then selectively heating and recrystallizing only a specific region of the polysilicon layer was added.
  • a polySi TFT array substrate was manufactured in the same manner as in Example 1 except for the above.
  • a polysilicon layer is formed on a transparent glass substrate, and then an excimer laser is applied to a polysilicon region where a peripheral drive circuit is to be formed. Irradiate light (anneal treatment) to the area Only recrystallized. Is the irradiation conditions of the excimer laser first light for the recrystallization, were irradiated with 3 5 0 m J / cm J excimer, single The first light of. Note that items other than the selective heating process (specific region heating step) are the same as those in the first embodiment, and a description thereof will be omitted.
  • the field-effect mobility of the region (pixel region) not subjected to the heat treatment is ⁇ ⁇ / V ⁇ S, and the field-effect mobility of the region (drive circuit portion) subjected to the heat treatment.
  • a gate insulating film is formed on the polysilicon layer prepared above, a p-type or n-type impurity is diffused to form a source / drain region, and then a metal thin film is deposited.
  • a gate electrode and a gate bus line were formed, an interlayer insulating film was formed, and then a thin metal film was deposited again to form a source electrode and a source pass line.
  • a TFT group for the pixel switch and a driving TFT group for driving the TFT for the pixel switch are formed on the substrate, and a transparent pixel electrode group is formed on the substrate to form the TFT group for the liquid crystal display device. It became a ray board.
  • a known liquid crystal alignment film was formed on the surface of the pixel electrode group of the TFT array substrate for a liquid crystal display device, and this was used as a first substrate.
  • a counter electrode was formed on a transparent glass substrate prepared separately, and a liquid crystal alignment film was formed thereon to form a second substrate.
  • the liquid crystal display of Example 3 is obtained by a method in which the first substrate and the second substrate are overlapped with a fixed cap with the liquid crystal alignment film on the inside, and the liquid crystal is sealed in the gear. The device was completed.
  • the peripheral drive circuit section refers to a circuit for controlling and driving a TFT for a pixel switch, and specifically, a gate drive circuit section 4 14 shown in FIG. Refers to the circuit section 415.
  • an excimer laser beam of 300 to 450 mJ / cm ! May be generally used for the heat treatment on the planned area of the peripheral drive circuit section. It has been confirmed that the field effect mobility of the peripheral drive circuit can be increased to 100 to 500 cm ! / V ⁇ s by irradiation with one laser beam.
  • the transparent pixel electrode of the first substrate in the sixth embodiment is a pair of first and second comb-shaped pixel electrodes as shown in FIG. 6, and the transparent substrate is provided on the second substrate facing the first substrate.
  • An IPS (inplain switching) liquid crystal display device in which liquid crystal molecules were rotated by an in-plane horizontal electric field was manufactured in the same manner as in Example 6 except that the counter electrode was not formed.
  • the first pixel electrode and the second pixel electrode are formed separately, and then the liquid crystal alignment film is formed. Was formed.
  • Example 8 is characterized in that not only the polysilicon layer but also the gate insulating layer were formed using a thin film forming apparatus using a pressure gradient plasma gun, and other features were described. Is the same as in the first embodiment. That is, the method of manufacturing the thin film transistor of the eighth embodiment is the same as that of the first embodiment with respect to the steps (a), (c), and (d) of FIG. Only the steps of are different.
  • a thin film forming apparatus having the same structure as that of FIG. A solid SiN or Si0 having the same material composition as in Example 5 was placed, and the other conditions were the same as the thin film forming conditions in Example 1, and the silicon was placed on the substrate. An oxide film layer was formed.
  • the same material as the constituent material of the gate insulating layer is used as the evaporation source, and this material is excited to deposit on the polysilicon layer.
  • formation can be, for example, S i 0, it is the this to N ss (the interface state density) to 1 0 12 / cm! or less in the case of a film. Therefore, according to the present embodiment, dehydration treatment for removing impurities is unnecessary.
  • SiO 2 As a gate insulating layer, a silane-based gas is used or TEOS is used.
  • Si 3 N 4 and Sioi can be efficiently evaporated over a large area, similarly to the case of forming a polysilicon layer.
  • a uniform and dense gate insulating layer can be formed.
  • the polysilicon layer which is the active layer of the TFT, is exposed to the air.
  • a gate insulating layer can be continuously formed on a polysilicon layer. Therefore, the policy Contamination at the interface between the silicon layer and the gate insulating layer can be prevented, and as a result, the variation in Vt characteristics of each TFT can be significantly reduced.
  • the amorphous silicon can be obtained without performing laser annealing.
  • a polysilicon layer having a field-effect mobility about 2 to 50 times higher than that of silicon can be formed.
  • the polysilicon layer formed by this method has high in-plane uniformity and maintains high uniformity even in a large area. Therefore, the poly-Si type TFT array substrate for a liquid crystal display device using such a polysilicon layer according to the present invention can provide a high-definition display, and furthermore, has an electric field effect. Since the mobility is uniform in the plane, a high-quality image with little display unevenness can be obtained even when the screen is enlarged. Therefore, the present invention is an extremely useful technique for increasing the screen size and definition of a liquid crystal display device, and the industrial significance of the present invention is great.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

明 糸田 書 液晶表示装置用 T F Tア レイ基板とその製造方法
およびそれを用いた液晶表示装置とその製造方法 技 術 分 野
この発明は、 薄膜 ト ラ ンジスタ を用いたァクテ ィ ブマ ト リ ッ クス 方式の液晶表示装置用 T F Tア レイ基板に関する。 背 景 技 術
近年、 アモルフ ァス シ リ コ ン薄膜 ト ラ ン ジスタ に代え、 低温プロ セス形のポ リ シ リ コ ン薄膜 ト ラ ンジスタ （以下、 poly-Si 型 T F T という ） を制御素子とするァクテ ィ ブマ ト リ ッ クス方式の液晶表示 装置の開発が活発化 している。 この理由は、 poly-Si 型 T F Tはァ モルフ ァス シ リ コ ン T F Tに比較し電界効果移動度が大きいので、 液晶表示装置の一層の高精細化、 高開口率化を図る こ とができ、 ま た低温プロセス形である と安価なガラス基板を使用できるので、 大 面積で高精細な液晶表示装置を低コス ト で提供できる可能性がある からである。
このよ う な低温プロセス poly- Si 型 T F Tの製造方法を図 7 に 基づいて説明する。 図 7は、 低温プロセス poly-Si型 T F Τの製 造手順を示す断面図であ り 、 図 7 中、 7 0 1 はガラ ス基板、 7 0 2 はノ ッ フ ァ一層、 7 0 3はアモルフ ァス シ リ コ ン層、 7 0 4はポ リ シ リ コ ン層、 7 0 5はゲー ト絶縁層、 7 0 6 はゲー ト電極、 7 0 7 はソース領域、 7 0 8は ド レイ ン領域、 7 0 9はコ ンタ ク ト ホール、 7 1 0はソース電極、 7 1 1 は ド レイ ン電極である。 製造の手順と しては、 先ずガラス基板 7 0 1 上に例えば 6 0 O A の膜厚の S i 3 N 4 層からなるノ ッ フ ァ一層 7 0 2 を形成し、 この ノヽ' ッ フ ァ—層 7 0 2の全面にアモルフ ァス シ リ コ ンを堆積する （図 7 ( a ) ) 。 次きに こ のアモルフ ァ ス シ リ コ ン層 7 0 3の全面にェ キシマ レ一ザ一を照射 しシ リ コ ンを加熱溶融 して再結晶化 し、 ポ リ シ リ コ ン層 7 0 4 となす。 ポ リ シ リ コ ン層 7 0 4上に、 例えば膜厚 2 0 0 Aの S i 3 N 4 層 と膜厚 1 5 0 0 Aの S i C 層を蒸着 しゲ — ト絶緣層 7 0 5 とな し、 こ のゲー ト絶縁層 7 0 5上に、 例えば膜 厚 6 0 0 O Aの M oからなるゲー ト電極 7 0 6 を形成する。 そ して . このゲー ト電極 7 0 6 をマス ク と して リ ンイ オンをポ リ シ リ コ ン層 7 0 4に注入する （図 7 ( b ) ) 。 再びエキシマ レ一ザ一を照射 し て、 ポ リ シ リ コ ン層 7 0 4 に注入 した リ ンイ オ ンの活性化を行い、 ソース領域 7 0 7及び ド レ イ ン領域 7 0 8 と なす （図 7 ( c ) ) o 最後にゲ一 ト絶縁層 7 0 5 をエッチングし、 ソース領域 7 0 7及び ド レイ ン領域 7 0 8に到達するコ ンタク ト ホール 7 0 9 · 7 0 9 を 形成し、 こ のコ ンタ ク ト ホール 7 0 9 · 7 0 9内に A 1 を埋め込ん だ状態の膜厚 3 0 0 0 Aのソース電極 7 1 0及び ド レイ ン電極 7 1 1 を形成する。 以上で低温プロ セス poly-Si型 T F Tが完成する。 この方法では、 多結晶化にエキシマ レ一ザ一光を使用するので、 基板温度の上昇が少ない （概ね 6 0 0 °C以下） 。 このため、 安価な ガラス基板を使用する こ とができ、 高温プロセス法 （概ね 1 0 0 0 以上） に比較 し大面積のポ リ シ リ コ ン薄膜を形成する こ とがで きる。 よって、 液晶表示装置の大画面化が可能である。
と こ ろが、 上記低温プロ セス法を用いて大画面の液晶表示装置を 作製する と、 表示ムラが多 く な り 、 現在の と こ ろ十分な表示性能が 実現できない。 発 明 の 開 示
本発明は、 従来の低温プロセス poly- Si型 T F Tにおける上記 課題を解決する こ とを主な 目的とする。 よ り 具体的には高価な石英 基板を用いる こ とな く 、 電界効果移動度が高 く 、 かつ電界効果移動 度の面内バラ ツキが少ない poly- Si 型 T F Tア レイ基板を提供す る こ と を 目的とする。 また、 このよ う な poly- Si型 T F Τアレイ 基板を用いて、 大画面で高精細、 高性能な液晶表示装置をよ り 安価 に提供する こ とを 目的とする。
こ こで、 上記目的を達成する ための本発明構成を開示する前に、 従来の低温プロセス形の poly-Si 型 T F Tで表示ムラが発生する 原因について考察 してお く 。
図 4は、 T F Tア レイ 基板の概略平面図であ り 、 図中、 4 1 2は ガラス基板、 4 1 3はガラス基板 4 1 2上に形成された画素部であ る。 この画素部 4 1 3 には、 図示 してないが、 マ ト リ ッ クス状に画 素が配列され、 また各画素に対応 して画素スィ ツチ用 T F Tが配置 されている。 4 1 4、 4 1 5は上記画素スィ ッチ用 T F Tを駆動す るためのいわゆる周辺駆動回路であ り 、 例えば 4 1 4が T F Tを内 蔵するゲー ト駆動回路部、 4 1 5が T F Tを内蔵するソース駆動回 路部である。
前記図 7 に示 したよ う に、 従来法では、 ガラス基板 4 1 2の全面 にアモルフ ァスシ リ コ ンを堆積 し、 しかる後に このアモルフ ァス シ リ コ ン層のほぼ全面にエキシマ レ一ザ一光を照射 しシ リ コ ンを溶融 させ多結晶化させている。 しか し、 この方法による と、 次のよ う な 問題が発生する。 すなわち、 エキシマ レ一ザ一光の幅は限られているので、 一度に 大面積に照射できない。 よって、 基板面上を ライ ン状のエキシマ レ —ザ一光 （ライ ン ビーム） で順次走査する方法が採用されるが、 こ の方法によ る と、 ライ ン ビームのライ ン方向に長い幅狭の結晶粒と なる。 また順次結晶化を行う方法であるので、 結晶粒の形状や大き さが不均一にな り 易い。 更にアモルフ ァ スシ リ コ ン層には結晶化の 初期段階において結晶成長を誘導する結晶核が存在 しない。 よって . エキシマ レ一ザ一が照射され、 結晶化が始ま る或る段階で結晶核が 不確実かつ無秩序に発生 し急速に結晶成長する。 よって、 結晶成長 が不安定かつ無秩序的にな り 、 その結果と して結晶粒の形状や大き さが不均一となる。 また、 急速に結晶成長する ため、 微小な結晶粒 が衝突 し合う粒界に盛 り 上が り ができた り 、 粒界部分の構造が歪に なった り する。
実際上、 本発明者らが、 3 2 0 m m x 4 0 0 m mのアモルフ ァ ス シ リ コ ン層に対 しエキシマ レ一ザ一光 （ライ ン ビーム） を走査させ 多結晶化を行い、 こ のポ リ シ リ コ ン層の各部位の電界効果移動度を 調べた と こ ろ、 部位によ って電界効果移動度が 5 0 - 3 0 0 c m 1 / V · s の範囲内でばらつ く こ とが確認された。 また、 周辺領域の ポ リ シ リ コ ンの方が中心部付近のポ リ シ リ コ ンょ り も電界効果移動 度が高い傾向が確認された。
つま り 、 従来よ り知られている低温プロ セス po l y-S i 形 T F T の製造方法による と、 ポ リ シ リ コ ン層の電界効果移動度が不均一と な り 、 特に画素部にアレイ状に形成される T F T において こ の傾向 が顕著となるため、 表示ムラ （例えば線状のムラ） が発生する と考 え られる。 これに対 し、 高価な石英基板を用いて行う で高温プロセ ス多結晶化法 （約 1 0 0 0 °C以上） による と、 低温プロセス法にお ける上記問題を解消 し易い。 しか し、 高温プロセス法によ る と、 大 画面が製造 し難 く 、 またコス ト の上昇を招 く という課題がある。 以上のよ う な課題を解消する ための本発明は、 次のよ う に構成さ れている。 なお、 以下では本発明を第 1 発明群〜第 7 発明群に分け て順次説明する。
( 1 ) 第 1 発明群
第 1 発明群にかかる本発明のの第 1 の態様は、 チャネル領域にポ リ シ リ コ ン半導体層を用いてなる po l y- S i 型 T F T を基板上に形 成する プロセスを有する液晶表示装置用 T F Τ ア レ イ基板の製造方 法であって、 シ リ コ ン粒子が基板上に堆積された段階でポ リ シ リ コ ン層が形成される よ う に、 予めエネルギーを付加 して励起させたシ リ コ ン粒子を前記基板に照射 し堆積させるポ リ シ リ コ ン層形成ステ ッ プを備える こ とを特徴とする。
こ の構成によれば、 大面積であっても電界効果移動度が面内で均 一なポ リ シ リ コ ン層を形成できる。 こ の理由は次のよ うである。 従来技術によるポ リ シ リ コ ン層の形成方法は、 基板上にァモルフ ァスシ リ コ ンを堆積 し、 しかる後にアモルフ ァス シ リ コ ンを加熱溶 融し再結晶化する方法で、 ポ リ シ リ コ ン層を作製 していた。 しか し こ の方法である と、 加熱溶融後の初期段階において結晶核が不確実 かつ無秩序に発生 し、 結晶粒の形状や大きさが不均一とるため、 電 界効果移動度がバラ ック等の問題が生 じる。
これに対 し上記構成は、 エネルギーを付加 したシ リ コ ン粒子を用 いる こ とによ り 、 シ リ コ ン粒子が基板に堆積された段階でポ リ シ リ コ ン層 となる製造方法であ り 、 アモルフ ァ ス シ リ コ ンを加熱溶融し 再結晶化する工程を有 しないので、 従来の低温プロセス法における よ う な問題が生 じない。 こ のこ と を更に説明する。 上記構成による と、 エネルギーを付加 したシ リ コ ン粒子は基板に到達 した後も暫 く の間、 定常レベル以上のエネルギーを有 している。 よって、 基板上 でマイ グレ一シ ョ ン して、 エネルギー状態がよ り 安定化する安定点 に移動する。 このよう な運動によ り 堆積層の多結晶化が進行するが、 多結晶化の進行中に順次、 新たなシ リ コ ン粒子が照射され基板上で マイ グレーシ ョ ンするので、 結晶構造に欠陥等が生 じても、 新たに 加わる シ リ コ ン粒子が結晶欠陥等を治癒する。 よって、 上記構成に よる と、 結晶欠陥の少ない結晶粒を形成でき る と と もに、 密度の均 一な良質なポ リ シ リ コ ン層を形成できる。
また、 従来の低温プロ セス法では、 基板面積が大き く なる と温度 分布が不均一になるため、 良質なポ リ シ リ コ ン層の形成が困難とな るが、 上記本発明製造方法は、 エネルギーを付加 したシ リ コ ン粒子 を順次基板に照射し同時並行的に多結晶化を図る方法であるので、 基板面積の大小に影響される こ とな く 、 均一なポ リ シ リ コ ン層を形 成する こ とができ、 また加熱溶融を必要と しないので、 生産効率が よい。
第 1 発明群にかかる第 2 の態様は、 上記第 1 の態様のポ リ シ リ コ ン層形成ステ ッ プの後に、 更に、 前記ポ リ シ リ コ ン層形成ステ ップ で形成 したポ リ シ リ コ ン層を加熱 し溶融 して再結晶化する加熱処理 ステ ッ プを付加 したこ とを特徴とする。
前記ポ リ シ リ コ ン層形成ステ ッ プで作製されたポ リ シ リ コ ン層に 対 し加熱処理を施すこ の構成である と、 格段に高い電界効果移動度 を有するポ リ シ リ コ ン層となすこ とができ る。 こ の理由は、 上記ポ リ シ リ コ ン層を加熱した場合、 小さな結晶粒は溶融 し再結晶化され るべき溶融物となるが、 大結晶粒は完全に溶融せず微小粒と して残 存 して、 再結晶化における結晶核となる。 よ って、 再結晶化が円滑 に進行 し、 その結果と して均一な大粒子か ら なる結晶粒の集合体で ある再結晶ポ リ シ リ コ ン層が形成できる。 こ のよ う なポ リ シ リ コ ン 層は電界効果移動度が高いので、 高速な poly- Si型 T F Tを作製 できる こ と になる。
第 1 発明群にかかる第 3の態様は、 前記加熱処理ステ ッ プにおけ る加熱処理を、 水素を含む雰囲気中で行う こ と を特徴とする。
水素雰囲気中での加熱処理を行う と、 シ リ コ ンのダング リ ングポ ン ドが終端するので、 ポ リ シ リ コ ン層の電界効果移動度を更に向上 させる こ とができる。
第 1 発明群にかかる第 4の態様は、 前記ポ リ シ リ コ ン層形成ステ ヅ ブの後に、 画素スィ ッチ用 poly-Si型 T F Tを作製するステ ツ プと、 前記画素スィ ッチ用 poly- Si型 T F Tを駆動するための駆 動用 poly-Si型 T F Tを作製するステ ップとを備える こ とを特徴 とする。
前記ポ リ シ リ コ ン層形成ステ ッ プで形成 したポ リ シ リ コ ン層は、 高い電界効果移動度を有するので、 このポ リ シ リ コ ン層をチャネル 領域とする T F Tは高速性に優れ、 画素スィ ツチ用素子と しても、 画素スィ ツチの駆動回路用の素子と して も好適に使用できる。 よつ て、 一枚の基板上に画素スィ ヅチ用 poly- Si型 T F Tと これを駆 動させる poly- Si 型 T F Tを共に形成する上記製造方法である と、 高速性と集積度に優れた液晶表示装置用 T F Tアレイ基板を効率よ く 製造できる。
第 1 発明群にかかる第 5の態様は、 前記第 4の態様において、 前 記駆動用 poly- Si 型 T F Tを形成するステ ッ プの前に、 駆動用 poly-Si 型 T F Tを形成する特定領域のみを選択的に加熱処理 して、 当該領域のポ リ シ リ コ ン層の結晶性を高める特定領域加熱処理ステ ツ プを備える こ とを特徴とする。
この構成では、 駆動用 poly-Si 型 T F Tを形成する特定領域の みを予め加熱処理 して再結晶化を行うが、 この方法である と高速性 に優れた T F Tア レイ基板を効率よ く 製造する こ とができる。 なぜ な ら、 駆動用 T F Tは、 画素スィ ッチ用 T F Tに比較しよ り 高速性 が必要である。 その一方、 周辺駆動回路用 T F Tを形成する特定領 域は、 基板全体の面積に比較 し極めて小面積である。 したがって、 よ り高速性が必要な回路部分のみを加熱処理する上記構成である と - よ り 少ないエネルギーで再結晶化でき、 また加熱面積が小さい分、 温度分布に不均一が生 じに く いので、 均一な結晶化を図る こ とがで きるからである。
第 1発明群にかかる第 6 の態様は、 前記第 5の態様において、 前 記特定領域加熱処理ステ ッ プにおける加熱手段と して、 エキシマ レ —ザまたは赤外線ラ ンプを用いる こ とを特徴とする。 エキシマ レー ザまたは赤外線ラ ンプは、 部分的に加熱でき、 かつ加熱効率が良い 点で好ま しい。
上記第 5の態様および第 6の態様について、 前記図 4に基づいて 更に説明する。
図 4 ( a ) 及び （ b ) は、 一般的な液晶表示装置用 T F Tアレイ 基板の概略を示す平面図であ り 、 図 4 ( a ) と図 4 ( b ) の違いは 液晶表示装置の表示部の面積が異なる点である。 すなわち、 図 4 ( a ) に比較 し図 4 ( b ) の方が大きな表示面積となっている。 こ こで、 基板上にアモルフ ァス シ リ コ ンの層を形成した後に、 エキシ マ レ一ザ一ァニールによって結晶化する従来法である と、 基板のほ ほ全面にエキシマ レ一ザ一光を照射 しなければな らない。 しか し、 現在の と こ ろ大面積に一度にエキシマ レ一ザ一光を照射できる装置 は存在 しない。 よって、 線状のエキシマ レ一ザ一光を順次走査する 方法を採用する こ とになるが、 この方法である と、 生産効率が悪い と と もに、 均一なポ リ シ リ コ ン層が得 られに く い。 また、 赤外線ラ ンプも用い、 赤外線を全面に照射する方法である と、 基板温度が高 温になるので安価なガラス基板を使用できな く なる。
これに対して、 上記第 5 、 第 6 の態様によれば、 従来技術におけ る よう な問題点が生 じない。 この理由の第 1 は、 基板上に形成され た層は当初からポ リ シシ リ コ ン層であるからであ り 、 第 2 は、 基板 上の限定された特定領域のみを加熱処理 （再結晶処理） するからで ある。
図 4 ( a ) と図 4 ( b ) の比較から明 らかなよ う に、 駆動回路部 の横幅は、 表示部の面積の大小にあま り 影響されない。 よって、 駆 動回路部のみを再結晶化するのであれば、 特別なエキシマ レーザー 照射装置を必要とせずに、 再結晶化を図る こ とがで きる。 そ して、 他の部分 （画素部） はポ リ シ リ コ ン層であるので、 再結晶化しな く と も十分な電界効果移動度を有 している。 更に、 ポ リ シ リ コ ン層の 再結晶化である と、 アモルフ ァス層を結晶化する場合に比較し高品 質のポ リ シ リ コ ン層を得 られる。 以上から して、 上記第 5 、 第 6 の 態様による と、 ア レイ基板全面で均一な ト ラ ンジスタ一特性が得ら れる。
なお、 図 4 ( a ) において、 エキシマ レ一ザ一光のライ ン ビーム 4 3 2 a、 4 3 2 b を走査 しながら照射する際の走査方向 4 3 3 a 4 3 3 b をソース及びゲー ト信号の走査方向 と平行にする と、 ビー ム幅の短い レーザーでも効率のよい再結晶化を行う こ とができる。 第 1 発明群にかかる第 7 の態様は、 前記第 6 の態様において、 前 記特定領域加熱処理ステ ッ プにおける加熱処理を、 水素を含む雰囲 気中で行う こ とを特徴とする。 水素雰囲気中で加熱処理を行う と、 シ リ コ ンのダング リ ングボン ドを終端させる こ とができ、 ポ リ シ リ コ ン層の電界効果移動度を更に向させる こ とができる点で好ま しい , 第 1 発明群にかかる第 8の態様は、 前記第 5 の態様において、 前 記特定領域の電界効果移動度が 1 0 0 c m2 /V · s以上となる よ う に、 前記加熱処理を行う こ とを特徴とする。 電界効果移動度を 1 0 0 c m! / D · s 以上とする と、 高周波駆動が可能になる。 第 1 発明群にかかる第 9 の態様は、 前記第 2の態様において、 前 記加熱処理ステ ッ プの後に、 画素をスィ ツチ ングする画素スィ ツチ 用 poly- Si 型 T F Tを作製するステ ッ プと、 前記製造方法で作製 した画素スィ ツチ用の poly-Si型 T F Tを駆動させるための回路 を内蔵する単結晶シ リ コ ン I Cチッ プを前記基板に組み込む I Cチ ヅ プ組み込みステ ッ プと を備える こ とを特徴とする。
poly-Si 型 T F Tはァモルフ ァス S i型 T F Tに比較し格段に し高速なスィ ツチングが可能であるので、 この画素スィ ツチ用 poly- Si 型 T F Tに、 高周波駆動が可能な単結晶シ リ コ ン I Cチヅ プを駆動用素子と して組み合わせる と、 単結晶シ リ コ ン I Cチッ プ の高速動作性能を十分に活用 し得た応答速度に優れた液晶表示装置 用 T F Tア レイ基板が作製できる。
第 1 発明群にかかる第 1 0の態様は、 前記第 1 の態様におけるポ リ シ リ コ ン層形成ステ ッ プを、 固体シ リ コ ンからなる蒸発源に熱ェ ネルギ一を作用させシ リ コ ンを蒸発させて シ リ コ ン粒子とな し、 こ のシ リ コ ン粒子をプラズマ領域中で励起 しイ オン化 した後、 励起状 態のシ リ コ ン粒子を前記基板に照射 し堆積させるステ ッ プと したこ とを特徴とする。
この構成では、 ポ リ シ リ コ ン層を構成する物質と同一のシ リ コ ン からなる蒸発源を用いてポ リ シ リ コ ン層を形成するので、 ポ リ シ リ コ ン層に不純物が混入 しな し。 また、 蒸発源を用いる この方法であ る と、 シ リ コ ン粒子の発生面積を広 く する こ とができ、 シ リ コ ン粒 子を多方向から基板面に照射する こ とができ る。 よって、 均一性に 優れたポ リ シ リ コ ン層が形成でき、 特に大面積ポ リ シ リ コ ン層を形 成する場合において こ の効果が顕著に発揮される。
更に、 この構成では、 シ リ コ ン粒子をプラ ズマ領域中で励起 しィ オン化 した後、 基板面に照射 し堆積層を形成するが、 こ の方法で照 射されたシ リ コ ン粒子は、 基板に到達 した後もエネルギーを保持 し てお り 、 基板上でエネルギー状態がよ り 安定化する安定点まで移動 (マイ グレーシ ョ ン） する こ とができる。 よって、 結晶化過程で結 晶内に欠陥が生 じる と、 新たに照射されたシ リ コ ン粒子がマイ グレ —シヨ ン してその欠陥を解消する。 こ の構成の製造方法では、 この よ う なシ リ コ ン粒子の運動によって緻密で結晶欠陥の少ないポ リ シ リ コ ン層が形成される。 このよ う なポ リ シ リ コ ン層は、 ト ラ ンジス 夕特性に優れる。
第 1 発明群にかかる第 1 1 の態様は、 前記第 1 0 の態様において 前記ポ リ シ リ コ ン層形成ステ ッ プにおける前記基板が、 プラズマ領 域外に配置されている こ と を特徴とする。 プラズマ領域内に基板が 配置されている と、 プラズマ粒子の衝突によ り基板温度が上昇する が、 基板をプラズマ領域外に配置 した上記構成である と このよ う な こ とがない。 よって、 耐熱温度の低い安価なガラス基板が使用でき る。 第 1 発明群にかかる第 1 2 の態様は、 前記第 1 1 の態様において、 前記ポ リ シ リ コ ン層形成ステ ッ プにおける前記基板は、 前記蒸発源 から シ リ コ ン粒子が蒸発する方向 と異なる方向に配置されている こ とを特徴とする。
こ の構成では、 蒸発 したシ リ コ ン粒子は、 一旦、 基板から離れる 方向に移動し、 その後、 励起されイ オン化された高いエネルギーを 有する粒子のみが基板面に照射される こ と になる。
第 1 発明群にかかる第 1 3 の態様は、 前記第 1 の態様におけるポ リ シ リ コ ン層形成ステ ッ プが、 高周波エネルギーによ り ガス状のシ リ コ ン化合物を分解 して生成させたシ リ コ ン粒子を、 プラズマ領域 中で励起 しイ オン化 した後、 励起状態のシ リ コ ン粒子を前記基板に 照射 し堆積させるステ ッ プである こ とを特徴とする。
ガス状のシ リ コ ン化合物を分解 してシ リ コ ン粒子を生成させる方 法であっても、 上記第 1 の態様で説明 した作用効果が得られる。 但 し、 シ リ コ ン化合物を分解させる こ の方法は、 固体状のシ リ コ ン蒸 発源か ら シ リ コ ン粒子を生成させる方法に比較 して、 生産効率性が 悪い と と も に、 形成されるポ リ シ リ コ ン層に不純物が混入 し易い。 第 1 発明群にかかる第 1 4 の態様は、 前記第 1 3 の態様において , 前記ポ リ シ リ コ ン層形成ステ ッ プにおける前記基板が、 プラズマ領 域外に配置されている こ とを特徴とする。 こ の構成による と、 上記 第 1 1 の態様における と同様の作用効果を得 られる。
第 1 発明群にかかる第 1 5 の態様は、 前記第 1 1 、 1 2、 1 3、 または 1 4 の態様において、 前記プラズマ領域と前記基板の間に電 界を印加する手段を設け、 電界によ り前記プラズマ領域で励起され イ オ ン化されたシ リ コ ン粒子を引き出 して前記基板に照射する こ と を特徴とする。 この構成では、 電界印加手段でプラズマ領域中で励起されイ オン 化されたシ リ コ ン粒子の う ちィ ォン化粒子のみを引き出 して基板に 照射するが、 イ オン化粒子は、 エネルギー レベルが高いので、 基板 上で活発にマイ グレーシ ョ ン して よ り 良質なポ リ シ リ コ ン層を形成 する。 よって、 よ り 高速な po l y- S i 型 T F Tを形成でき る こ とに なる。
第 1 発明群にかかる第 1 6 の態様は、 前記第 1 0 の態様において、 ポ リ シ リ コ ン層形成ステ ッ プが、 固体シ リ コ ンからなる蒸発源にァ —ク放電エネルギーを照射 してシ リ コ ンを蒸発させシ リ コ ン粒子と なすシ リ コ ン粒子発生手段と、 発生 したシ リ コ ン粒子をプラズマ領 域に導き励起 してイ オン化粒子を生成する励起手段とを備えた圧力 勾配型プラズマガンを使用 して、 励起されイ オン化されたシ リ コ ン 粒子を作製 し、 このシ リ コ ン粒子を前記基板に照射 し堆積させるス テ ツ プである こ と を特徴とする。
上記圧力勾配型プラズマガンを使用する と、 極めて効率よ く 高品 質のポ リ シ リ コ ン層が形成でき、 特に大面積のポ リ シ リ コ ン層を効 率よ く 製造する こ とができる。
( 2 ) 第 2 発明群
第 2 発明群にかかる本発明の第 1 7 の態様は、 T F T を基板上に 作製する プロセス を有する液晶表示装置用 T F Tア レイ基板の製造 方法であって、 ゲ一 ト絶縁層を構成する物質と同一の物質からなる 固体状蒸発源に熱エネルギーを作用させ、 前記物質を蒸発させて粒 子とな し、 この粒子をプラズマ領域中で励起 しイ オン化 して前記基 板に照射 して堆積させる こ とによ り 、 前記 T F Tのチャネル領域の シ リ コ ン半導体層上にゲー ト絶縁層を形成するゲー ト絶縁層形成ス テ 、ソ プを備える こ と を特徴とする。 上記ゲ一 ト絶縁層形成ステ ッ プは、 上記第 1 発明群で説明 したポ リ シ リ コ ン層の形成方法と原理を同 じ く する蒸着法である。 この蒸 着法では、 ゲー ト絶縁層を構成する物質と全 く 同 じ物質を蒸発源と し、 この蒸発源から蒸発させた粒子を積層 してゲ一 ト絶縁層となす ので、 不純物の少ないゲー ト絶縁層が形成で きる。 また、 上記構成 の製造方法では、 ロー ド ロ ッ ク方式を採用する こ とによ り 、 T F T の能動層である シ リ コ ン層を大気に曝すこ とな く 、 ポ リ シ リ コ ン層 の上に連続的にゲー ト絶縁層を形成する こ とができる。 よって、 シ リ コ ン層とゲー ト絶縁層 との界面の汚染が完全に防止できる。
更に、 上記構成の製造方法では、 ポ リ シ リ コ ン層における場合と 同様、 均一で緻密なゲー ト絶縁層が形成で き るので、 これらの結果 と して ト ラ ンジスタ特性のバラ ツキの少ない T F Tアレイ基板を製 造する こ とがきる。
( 3 ) 第 3 発明群
第 3 発明群にかかる第 1 8 の態様は、 T F T を基板上に形成する プロセスを有する液晶表示装置用 T F Tア レ イ 基板の製造方法であ つて、 ゲー ト絶縁層を構成する元素と同一の元素を含有するガス状 化合物を高周波エネルギーを用いて分解 し元素粒子を生成させ、 こ の元素粒子をプラズマ領域中で励起しイ オン化 して前記基板に照射 する こ とによ り 、 前記 T F Tのチャネル領域のシ リ コ ン半導体層上 にゲ一 ト絶縁層を形成するゲ一 ト絶縁層形成ステ ッ プを備える こ と を特徴とする。
この構成は、 上記第 1 発明群の第 1 3 の態様と同様な原理をゲー ト絶縁層の形成に利用 した ものであ り 、 こ の構成によっても V t 特 性 （ ト ラ ンジス タ の動作 しき値電圧 ； ス レ シ ョ一ル ド電圧） のパラ ツキの少ない T F T群を形成する こ とがで き る。 ( 4 ) 第 4発明群
第 4発明群にかかる第 1 9 の態様は、 p o l y _ S i 型 T F T を基板 上に作製する プロセスを有する液晶表示装置用 T F Tア レイ基板の 製造方法であって、 固体シ リ コ ンからなる蒸発源に熱エネルギーを 作用させてシ リ コ ンを蒸発させシ リ コ ン粒子とな し、 このシ リ コ ン 粒子をプラズマ領域中で励起 しイ オン化 して前記基板に照射する こ とによ り 、 基板上にポ リ シ リ コ ン層を形成するステ ッ プと、 ゲー ト 絶縁層を構成する物質と同一の物質からなる 固体状蒸発源に熱エネ ルギーを作用させ、 前記蒸発源を蒸発させ粒子とな し、 この粒子を プラズマ領域中で励起 しイ オン化 して前記基板に照射して積層させ る こ と によ り 、 ゲー ト絶縁層を形成するゲー ト絶縁層形成ステ ッ プ と、 を備える こ とを特徴とする。
この構成による と、 電界効果移動度が高 く 、 かつ v t 特性のバラ ヅキの少ない T F T群を生産効率よ く 製造する こ とができる。
第 4発明群にかかる第 2 0 の態様は、 前記第 1 9 の態様において . 前記ポ リ シ リ コ ン層形成ステ ップおよびゲ一 ト絶縁層形成ステ ップ を実行するための装置と して、 固体状物質か らなる蒸発源にアーク 放電エネルギーを照射 し蒸発源を蒸発させ粒子となす粒子発生手段 と、 発生 した粒子をプラズマ領域に導き励起 してイ オン化させる励 起手段とを備える圧力勾配型プラズマガンを用いる こ とを特徴とす る。
上記圧力勾配型プラズマガンを用いる と、 効率よ く 蒸発粒子を発 生させる こ とができる。 また、 蒸発面積を広 く するする こ とができ る。 したがって、 膜密度のバラ ヅキの小さい均一な薄膜を形成でき 特に薄膜面積が大き く なつた場合にこの作用効果が顕著に発揮され る。 ( 5 ) 第 5発明群
第 5発明群にかかる第 2 1 の態様は、 少な く と も、 透明画素電極 と、 前記透明画素電極をスィ ツチングする画素スィ ツチ用 T F T と . 前記画素スィ ツチ用 T F Tを駆動するための駆動素子とが透明基板 上に配置されてなる液晶表示装置用 T F Tア レイ基板であって、 前 記画素スィ ッチ用 T F T と して、 電界効果移動度が 1 ~ 2 5 c m' /V · sの poly- Si 型 T F Tが使用され、 前記駆動素子と して、 電界効果移動度が 1 0 0 c m! / V · s以上の poly- Si型 T F T が使用され、 かつこれらの poly-Si 型 T F Τおよび前記透明画素 電極が前記透明基板上で形成されたものである こ とを特徴とする。
この構成の意義は次の通 り である。 電界効果移動度が 1 ~ 2 5 c m ' /V · sの素子であれば、 十分な速度で画素をスイ ッチングで きる と と もに、 この範囲の電界効果移動度であれば、 基板上にシ リ コ ン粒子を堆積させた段階でポ リ シ リ コ ン層 となす製法によ り製造 する こ とができる。 よって、 表示部の面積を大き く して もバラ ツキ のないスィ ツチングが可能となる。
他方、 1 0 0 c m! / V · s以上の電界効果移動度は、 基板上で 形成する Si型 T F Tで実現でき、 かつ 1 0 0 c m^ / V · s以上 の電界効果移動度であれば、 必要十分な高速制御がな し得る。 よつ て、 上記構成である と、 動画を高精細に表示できる液晶表示装置用 アレイ基板が安価に提供で きる こ とになる。
第 5発明群にかかる第 2 2の態様は、 前記第 2 1 の態様において 前記画素スィ ツチ用 T F T と して、 電界効果移動度が 1 〜 2 5 c m ' / V · sの poly- Si 型 T F Tが使用され、 前記駆動素子と して、 電界効果移動度が 1 0 0 c m! / V · s以上の M 0 S ト ラ ンジスタ が使用され、 かつ当該 M 0 S ト ラ ンジスタは前記透明基板に後付け されたものである こ とを特徴とする。
電界効果移動度が 1 〜 2 5 c m2 / V - sの poly- Si型 T F T は光透過を O N、 O F Fするには十分であ り 、 これに電界効果移動 度が 1 0 0 c m 2 /V . s以上の M O S ト ラ ンジスタ を駆動素子 と して後付けする と、 M O S ト ラ ンジスタの性能を十分に生か し得 た高周波駆動が可能な液晶表示装置用 T F Tア レイ基板が構成でき る。
( 6 ) 第 6発明群
第 6発明群にかかる第 2 3の態様は、 少な く と も、 第 1 の櫛形画 素電極と、 前記第 1 の櫛形画素電極をスィ ツチングする画素スィ ッ チ用 T F T と、 前記画素スィ ツチ用 T F Tを駆動する駆動素子と、 前記第 1 の櫛形画素電極に対向 し配置された第 2の櫛形画素電極と が基板上に配置されてなるィ ンプレイ ン形液晶表示素子用 T F Tァ レイ基板であって、 前記画素スィ ッチ用 T F T と して、 電界効果移 動度が l ~ 2 5 c m! / V · sの poly- Si 型 T F Tが使用され、 前記駆動素子と して、 電界効果移動度が 1 0 0 c mi / V · s以上 である poly- Si 型 T F Tが使用され、 かつこれらの poly- Si型 T F Tおよび前記第 1、 第 2の櫛形画素電極が、 前記基板上で形成さ れたものである こ とを特徴とする。
この構成による と、 高周波駆動が可能な液晶表示装置用 T F Tァ レイ基板が構成でき、 しかも この基板は表示における角度依存性が 少ない。
第 6発明群にかかる第 2 4の態様は、 前記第 2 3の態様において 前記画素スィ ッチ用 T F T と して、 電界効果移動度が 1 〜 2 5 c m / V · sの poly- Si 型 T F Tが使用され、 前記駆動素子と して、 電界効果移動度が 1 0 0 c m2 / V · s以上の M O S ト ラ ンジスタ が使用 され、 かつ当該 M 0 S ト ラ ンジスタが前記基板に後付けされ たものである こ とを特徴とする。
電界効果移動度が l ~ 2 5 c m! / V · s の poly- Si型 T F T と、 電界効果移動度が 1 0 0 c m! / V · s以上である後付け M O S ト ラ ンジスタ との組み合わせである と、 低コス ト でも って高周波 駆動が可能で視野角の広い I P S方式の液晶表示装置用 T F Tァ レ ィ基板を提供できる。
( 7 ) 第 7発明群
本発明の第 2 5 の態様は、 前記第 2 1、 2 2、 2 3、 または 2 4 の態様において、 前記画素スィ ッチ用の poly-Si T F Tが nチヤネ ル型であ り 、 かつその電界効果移動度が 5〜 2 5 c m 1 / V · sで ある こ とを特徴とする。
nチャ ンネル型 T F Tは、 電界効果移動度が高 く 、 かつ電界効果 移動度を 5〜 2 5 c m! /V - s に設定した poly- Si型 T F Tを 画素スィ ツチ用素子といて用いる と、 十分な高速応答性を持った液 晶表示装置用 T F Tアレイ が構成できる。
なお、 本発明は、 以上で説明 した各態様に更に他の要素を付加す る こ とができる こ とは勿論である。 例えば第 2の基板上に形成する 対向電極 （共通電極） を金属 A 1 を主成分と した反射膜で構成し、 更にカラーフ ィ ルタ一を対向電極の表面に形成する こ とによ り反射 型カラ一液晶表示装置となすこ とができる。 他方、 第 2の基板上に 先にカラ一フ ィ ルターを形成し、 その上に透明導電膜で対向電極を 形成する と透過型カラー液晶表示装置となすこ とができる。 図 面 の 簡 単 な 説 明 図 1 は、 本発明にかかる p o l y - S i 型 T F Tの製造手順を示す断 面図である。
図 2 は、 圧力勾配型プラズマガンを用いた薄膜形成装置の構造を 説明するための概念図である。
図 3 は、 圧力勾配型プラズマガンを用いた も う 一つの薄膜形成装 置の構造を説明するための概念図である。
図 4 は、 T F Tア レイ 基板の概略を示す平面図である。
図 5 は、 本発明にかかる液晶表示装置の概略を示す断面図である < 図 6 は、 櫛形画素電極の概略を示す断面図である。
第 7 図は、 従来技術にかかる低温プロセス p o - S i 型 T F Tの 製造手順を示す断面図である。 発明を実施するための最良の形態 基板上にポ リ シ リ コ ン層を形成する方法を中心に して、 本発明実 施例を説明する。 なお、 本発明は、 エネルギーを付加 して励起しィ オン化 したシ リ コ ン粒子を用いて、 シ リ コ ン粒子を基板上に堆積 し た段階でポ リ シ リ コ ン層が形成される よう に したこ とを最大の特徴 とする。 この方法である とポ リ シ リ コ ン層の形成に際して基板温度 を高める必要がないので、 以下の各実施例では、 耐熱性が 6 0 0 °C 以下の安価なガラス基板を用いている。 ただ し、 本発明は、 このよ うなガラス基板に代えて 6 0 0 °Cを超える温度に耐える石英基板を 用いる こ とを排除する ものではない。
(実施例 1 )
本発明の実施例 1 における薄膜 ト ラ ンジス タの製造手順を図 1 に 基づいて説明する。 図 1 は、 各工程における基板断面を模式的に示 した断面図である。 同図において、 1 0 1 はガラス基板、 1 0 2 は ノ、'ッ フ ァ一層、 1 0 4はポ リ シ リ コ ン層、 1 0 5はゲー ト絶縁層、 1 0 6はゲー ト電極、 1 0 7 はソ一ス領域、 1 0 8は ド レ イ ン領域、 1 0 9はコ ンタ ク ドホール、 1 1 0はソース電極、 1 1 1 ド レイ ン 電極を示す。
製造手順は次の通 り である。 ガラス基板 1 0 1 上にバッ フ ァ一層 1 0 2 と して、 例えば 5 0 0 O Aの膜厚の S i 02 層を形成する。 このバッ フ ァ一層 1 0 2上に後記する圧力勾配型プラズマガンを用 いて、 ポ リ シ リ コ ン層 1 0 4 を形成する （図 1 ( a ) ) 。 ポ リ シ リ コ ン層 1 0 4の形成方法の詳細については後述する。
次ぎにポ リ シ リ コ ン層 1 0 4をホ ト リ ソ法を用いてエッチング し 所定形状のパターンを形成した後、 こ のパタ ーン状のポ リ シ リ コ ン 層 1 0 4 ， 上に、 例えば 1 5 0 0 Aの膜厚の S i O i からなるゲ一 ト絶縁層 1 0 5 を形成する。 さ らにこのゲー ト絶縁層 1 0 5上に、 例えば 6 0 0 O Aの M oからなるゲー ト電極 1 0 6 を形成する。 そ して、 このゲー ト電極 1 0 6 をマス ク と してポ リ シ リ コ ン層 1 0 4 に例えば リ ンイ オンを注入する （図 1 ( b ) ) 。
こ の後、 エキシマ レ一ザ一光を照射 してポ リ シ リ コ ン層 1 0 4に 注入された リ ンイ オンの活性化を行い、 ソース領域 1 0 7及び ド レ イ ン領域 1 0 8 を形成する （図 1 ( c ) ) 。
更にゲー ト絶縁層 1 0 5 をエッチング し、 ソース領域 1 0 7、 ド レイ ン領域 1 0 8にそれぞれ達する コ ンタ ク ト ホール 1 0 9 · 1 0 9 を形成し、 このコ ンタ ク ト ホール 1 0 9 内に 3 0 0 0 Aの膜厚の A 1 を埋め込みソース電極 1 1 0及び ド レ イ ン電極 1 1 1 を形成す る。
なお、 上記説明では、 1 つの T F T (薄膜 ト ラ ンジスタ） のみの 製造手順を示 したが、 poly- Si 型 T F Tア レ イ基板には、 上記と 同様な方法で作製された多数の T F Tが形成されている。 更に、 実 施例 1 にかかる poly- Si 型 T F Tアレイ基板では、 画素部のみな らず周辺駆動回路と して も poly- Si型 T F Tが形成されてお り 、 更にこれらの駆動用 T F T と画素スィ ツチ用 T F T とを接続するゲ — トノ、'スラ イ ンおよびソースバスライ ンが形成されている。 また、 ド レイ ン電極 1 1 1 上には例えばイ ンジウム錫酸化物からなる画素 電極が形成されている。
次きに、 このよ う な実施例 1 にかかる poly- Si型 T F Tアレイ 基板の概要を図 4 に基づいて説明する。
図 4 ( a ) に示すよ う に、 一枚のガラス基板 4 1 2上に画素部 4 1 3 と、 ゲー ト駆動回路部 4 1 4やソース駆動回路部 4 1 5からな る駆動回路部が設け られている。 そ して、 図示 してないが、 画素部 4 1 3 には、 多数の画素がマ ト リ ッ クス状に形成されてお り 、 また これらの画素をスィ ツチングする画素スィ ツチ用 T F Tが各画素に 対応する数だけ形成されている。 更に、 ゲー ト駆動回路部 4 1 4、 ソース駆動回路部 4 1 5 には、 前記画素スィ ッチ用 T F Tを駆動す るためのゲ一 ト駆動用 T F Tやソース駆動用 T F Tが形成されてい る。
こ こで、 圧力勾配型プラズマガンを用いたポ リ シ リ コ ン層の形成 方法を詳説する。
実施例 1 では、 ポ リ シ リ コ ン層の形成には、 住友重機株式会社製 の圧力勾配型プラズマガンを組み込んだ図 2 に示す薄膜形成装置を 用いた。 こ の装置は、 イ オンプレーティ ング法の範疇に属する装置 であ り 、 新規に開発されたものである。 なお、 図 2は、 薄膜形成装 置を説明するための概念図である。 図 2 中、 2 1 2は装置の本体部である真空容器、 2 1 7はポ リ シ リ コ ンを堆積するガラス基板、 2 1 8はガラ ス基板 2 1 7 を設置す る載置台、 2 1 9はポ リ シ リ コ ン層を形成するための蒸発源であ り - この例ではポ リ シ リ コ ン夕 ブレ ッ ト が使用されている。 また、 2 2 2は励起されイ オン化されたシ リ コ ン粒子を示 している。
2 2 0は、 この装置の主要部を構成する励起イ オン化粒子発生手 段と しての圧力勾配型プラズマガンであ り 、 この圧力勾配型プラズ マガン 2 2 0は、 蒸発粒子発生部 2 2 3 と プラズマ領域部 2 2 1 と を有する。 そ して、 実施例 1 の装置では、 蒸発粒子発生部 2 2 3が. 蒸発源 2 1 9 に直流アーク放電の熱エネルギーを作用させて シ リ コ ン粒子を蒸発させる よ う になつてお り 、 プラ ズマ領域部 2 2 1 では. A rガスが励起されて高密度なプラズマ雰囲気が形成されている。 この装置は、 蒸発粒子発生部 2 2 3で発生させたシ リ コ ン粒子をプ ラズマ領域部 2 2 1 に導き、 こ こで励起 してイ オン化し、 しかる後 に載置台 2 1 8上に設置されたガラス基板 2 1 7 に照射する構造に なっている。 イ オン化されたシ リ コ ン粒子がガラス基板 2 1 7 に照 射される と、 シ リ コ ン粒子が基板上に堆積され、 かつ堆積過程と同 時進行的に多結晶化が進行する。
ポ リ シ リ コ ン層形成における具体的条件と しては、 ガラス基板 2 1 7 と して予め 5 0 0 0 Aの S i 02 (ノ、 'ッ フ ァー層） をアンダー コー ト した硼ケィ酸ガラス基板を用いた。 ま た、 真空容器 2 1 6の 真空度は 3 X 1 0 -4T o r r と し、 圧力勾配型プラズマガン 2 2 0 の放電電流は約 1 0 O Aに設定 した。 そ して、 この条件の下で載置 台 2 1 8 に配置 したガラス基板 2 1 7 を 2 0 0 °Cに加熱 しながら、 励起 しイ オン化 したシ リ コ ン粒子 2 2 2 をガラ ス基板 2 1 7 に 2 0 秒間照射 した。 この結果、 ガラス基板 2 1 7上に約 1 0 0 O Aのポ リ シ リ コ ン層 が形成された。 そこで、 こ のポ リ シ リ コ ン層に対 し、 前記図 1 ( b ) 〜 （ d ) の工程を行って、 n—チャ ンネル形の poly- Si型 T F Tア レ イ 基板を作製した。
上記で作製 した poly- Si型 T F Tの ト ラ ンジスタ特性を測定 し た と こ ろ、 電界効果移動度は、 5 c m2 / V · s であっ た。 なお、 こ の値は、 アモルフ ァス シ リ コ ンの電界効果移動度の約 1 0倍であ り 、 ァクテ ィ ブマ ト リ ッ クス方式の液晶表示装置用のスイ チング素 子と して十分に実用に耐える性能を有する。
と こ ろで、 圧力勾配型プラズマガンを用いた薄膜形成装置を使用 する と電界効果移動度に優れたポ リ シ リ コ ン層が得 られる等の効果 がある。 次ぎにこ の理由を説明する。
(1) 圧力勾配型プラズマガンで励起されィ オン化されたシ リ コ ン 粒子は、 高いエネルギーを持っている。 よって、 その殆どが十分に イ オン化された状態でガラス基板に到達 し、 その後もエネルギーを 保持 しているので、 堆積層中をエネルギー状態がよ り 安定化する安 定点まで移動 （マイ グレーシ ョ ン） する こ とがで きる。 このため、 基板上にシ リ コ ン粒子が堆積された段階で堆積層が結晶化する と と も に、 この結晶化の進行過程において結晶内に微視的な欠陥が生 じ る と、 その欠陥をな く なる よ う にシ リ コ ン粒子が移動して結晶欠陥 の少ない結晶粒の集合体を形成する。 また、 マイ グレーシ ョ ンによ り 、 よ り 緻密性に優れたポ リ シ リ コ ン層が形成される。 緻密性に優 れ、 かつ結晶欠陥の少ない結晶粒子からなるポ リ シ リ コ ン層は、 電 界効果移動度に優れる。 本発明者らは、 実施例 1 の製造方法によ り 5 0 0〜 7 0 0 n mの結晶粒からなるポ リ シ リ コ ン薄膜を形成でき このポ リ シ リ コ ン薄膜を用いて n—チャネル T F Tを作製する と、 5 〜 2 5 c m 1 / V . s の電界効果移動度が実現で きる こ と を確認 している。
( 2 ) 固体状のシ リ コ ン （シ リ コ ンタ ブレ ッ ト ） を用い、 蒸発粒子 を発生させる本発明製造方法である と、 蒸発面積を広 く する こ とが でき、 蒸発面積を広 く する と、 励起しイ オン化 したシ リ コ ン粒子を 様々な方向からガラス基板に照射する こ とができる。 よって、 本発 明製造方法による と、 均一性に優れたポ リ シ リ コ ン層を形成できる こ とになる。
( 3 ) また、 圧力勾配型プラズマガンを使用 した薄膜形成装置を用 いる本発明製造方法による と、 基板上にシ リ コ ン粒子を堆積する と 同時にポ リ シ リ コ ン層が形成される。 よって、 従来法のよ う に一旦 シ リ コ ン ン層 （アモルフ ァ ス層） を形成した後に再結晶を行う必要 がないので、 その分、 生産性に優れる。 ま ら、 蒸発させたシ リ コ ン 粒子を照射 し堆積させる方法である と、 均一なポ リ シ リ コ ン層が形 成できるので、 大画面 · 高精細な液晶表示装置を低コ ス ト で実現で きる o
( 4 ) 更に、 図 2 に示す装置では、 ガラス基板 2 1 7 がプラズマ領 域部 2 2 1 の外に配置されているが、 このよ う な装置である と、 ガ ラス基板 2 1 7 にプラズマ粒子 （ A r>粒子） が衝突する こ とがない よって、 プラズマ粒子の衝突に起因する基板温度の上昇がない。 つ ま り、 図 2 の薄膜形成装置を使用する と、 低い基板温度のま までポ リ シ リ コ ン層を形成する こ とができる。 よって、 安価なガラス基板 を使用できる。 なお、 本発明者らは、 1 0 0 °C以下の基板温度でも ポ リ シ リ コ ン層の形成が可能である こ とを確認 している。
(実施例 2 ) 実施例 1 では周辺駆動回路をも po 1 y- S i型 T F Tで形成したが、 実施例 2では、 po 1 y- S i 型 T F Tからなる周辺駆動回路に代えて、 駆動回路が形成された I Cチ ッ プを基板に後付けする方法で液晶表 示装置用の poly- Si型 T F Τア レイ基板を作製 した。 なお、 周辺 駆動回路以外の要素については、 上記実施例 1 と同様である。 なお、 本明細書における 「後付け」 とは、 別途で作製された素子を基板に 組み込むこを とい う 。
実施例 2で形成した画素スィ ツチ用 poly-Si 型 T F Tの電界効 果移動度は 5 c m2 / V · s であった。 こ の移動度は、 ァモルフ ァ ス型 T F Tの約 1 0倍である。 他方、 この実施例で使用 した I Cチ ッ プは、 単結晶シ リ コ ン層上に M 0 S ト ラ ンジスタが形成されたも のであ り 、 上記画素スイ ッチ用 poly-Si型 T F Tに比較し格段に 早い駆動速度を有 している。 よって、 画素スィ ッチ用素子と して十 分な性能を有する poly- Si型 T F T と、 I Cチ ッ プとを組み合わ せた実施例 2の基板は、 アモルフ ァ ス型 T F Tア レイ基板に比較し、 格段に高精細な映像を得る こ とができる もの となった。
(実施例 3 )
実施例 3では、 実施例 1 で作製 した poly- Si 型 T F Tアレイ基 板を用いて図 5 に示す液晶表示装置を作製 した。
図 5は実施例 3 にかかる液晶表示装置の断面模式図であ り 、 図中、 5 0 1 は、 実施例 1 で作製 した poly- Si型 T F Tアレイ基板を用 いて作製 した第 1 の基板である。 こ の第 1 の基板 5 0 1 には、 実施 例 1 で説明 した方法によ り 作製されたマ ト リ ッ クス状の画素電極群 5 0 2 と これらの画素電極を駆動する T F T群 5 0 3が形成されて お り 、 更に画素電極群 5 0 2上に液晶配向膜 5 0 4が形成されてい る。 他方、 5 0 5は第 1 の基板 5 0 1 に対向する第 2 の基板であ り 、 この第 2 の基板 5 0 5は、 別途で用意 した透明ガラス基板上に G (グ リ ーン） 、 B (ブル一） 、 R ( レ ッ ド） からなるカラ一フ ィ ル ター群 5 0 6 と、 対向電極 （共通電極） 5 0 7 と液晶配向膜 5 0 8 とがそれそれ形成されている。
上記第 1 の基板と第 2の基板とは、 液晶の配向方向が 9 0度ツイ ス ト する よ う に、 それそれの液晶配向膜を対向させ、 両基板の間に スぺ一サ一 5 1 0 と接着剤 5 1 1 とを介在させて約 5 ミ ク ロ ンのギ ヤ ッ プで重ね合わせ られている。 そ して、 上記ギャ ッ プ内にはツイ ス ト ネマチ ッ ク液晶 （ Z L I 4 7 9 2 ； メ ルク社製） 5 0 9が封入 され、 更に両基板の外側に偏光板 5 1 2、 5 1 3が配置された構造 になっている。
このよ う な構造の実施例 3の液晶表示装置に、 ビデオ信号を用い て動的映像を表示させたと こ ろ、 アモルフ ァスシ リ コ ンを用いた従 来の液晶表示装置に比べ、 明瞭かつ精細な映像が得 られた。 なお、 図 5の矢印 5 1 4はバヅク ライ 卜 の照射方向を示 し、 矢印 Aは映像 が表示される方向を示 している。
(実施例 4 )
実施例 1 における画素電極を、 第 1 の櫛形電極と第 2の櫛形電極 とからなる 1 対の櫛形画素電極 （図 6参照） と したこ と以外は実施 例 1 と同様な製法で、 I P S ( inplane-switching )型の poly-Si 型 T F Tア レイ基板を作製した。 更にこの基板の表面に公知の液晶 配向膜を形成 した。 この基板を第 1 の基板とする。
他方、 別途に用意 した透明ガラス基板に上記と同様な液晶配向膜 を形成し、 これを第 2の基板と した。 上記第 1 の基板と第 2 の基板を液晶配向膜を内側に して任意のギ ヤ ッ プで重ね合わせ、 ギャ ッ プ内にネマチ ッ ク液晶を封止 して I P S型液晶表示装置を作製 した。
ビデオ信号を用いてこの液晶表示装置を駆動させた と こ ろ、 精細 かつ明瞭な映像が得られる こ とが確認できた。
(実施例 5 )
前記図 2 の装置に代えて、 図 3 に示す薄膜形成装置を用いたこ と 以外は、 上記実施例 1 と 同様に して液晶表示装置用 T F Tアレイ基 板を作製 した。
図 3 の装置は、 前記図 2 と 同様、 圧力勾配型プラズマガン （住友 重機 （株） 製） を用いた装置であ り 、 図 3 中、 3 2 3 は真空容器、 3 2 4 はポ リ シ リ コ ン層を堆積するガラス基板、 3 2 5 はガラス基 板 3 2 4 を設置する載置台、 3 2 8 は電圧印加手段、 3 3 0 はガラ ス基板 3 2 4 とプラズマ領域部 3 2 9 とを電気的に分離するための 絶縁体である。 また、 3 2 6 はポ リ シ リ コ ン層の原料である シ リ コ ン蒸発源 （ こ こではシ リ コ ンタ ブレ ッ ト を使用） 、 3 3 1 は励起さ れイ オン化されたシ リ コ ン粒子である。
3 2 7 は蒸発源 3 2 6 を蒸発させる と と も に蒸発 したシ リ コ ン粒 子をプラズマによ り励起する ために用い られる圧力勾配型プラズマ ガンである。 この圧力勾配型プラズマガン 3 2 7 は、 蒸発粒子発生 部 3 3 2 と プラズマ領域部 2 2 9 とを有 し、 実施例 5 の装置では、 蒸発粒子発生部 3 3 2 が、 蒸発源 3 2 6 に直流アーク放電の熱エネ ルギ一を作用させてシ リ コ ン粒子を蒸発させる よう になつてお り 、 プラズマ領域部 3 2 9 では、 A r ガスが励起されて高密度なプラズ マ雰囲気が形成されている。 こ こで、 この図 3 の装置においては、 蒸発粒子発生部 3 3 2 はプ ラズマ領域部 3 2 9 と基板 3 2 4 の中間に配置されている。 つま り 、 ガラス基板 3 2 4 がシ リ コ ン粒子の蒸発方向 （プラズマ領域部側） と異なる方向 （下方） に設置されている。 よ って、 こ の構造の装置 では、 蒸発粒子発生部 3 3 2 で発生 したシ リ コ ン粒子は、 先ず基板 3 2 4 と反対の方向に蒸発 してプラズマ領域部 3 2 9 に入 り 、 こ こ で励起されイ オン化された後、 電圧印加手段 3 2 8 で印加された電 界の作用によって、 基板 3 2 4 に照射される。
つま り、 この構造である と、 プラズマ領域部 3 2 9 で励起された 粒子のう ち、 イ オン化されたシ リ コ ン粒子のみを選択的にガラス基 板 3 2 4上に照射する こ とができる。 したがって、 中性粒子等も照 射される前記図 2 の装置を用いた場合に比較 し、 さ ら に良質なポ リ シ リ コ ン層を形成できる。 なぜな ら、 イ オン化された粒子は、 エネ ルギ一レベルが高いので、 堆積層中で十分にマイ グレーシ ョ ンする からである。
なお、 この実施例で製造 したア レイ 基板を用いて液晶表示装置 ( I P S型液晶表示装置を含む） を作製する と、 一層高精細な表示 を実現する こ とができる こ とが確認されている。
(実施例 6 )
実施例 6 は、 基板上にポ リ シ リ コ ン層を形成した後、 このポ リ シ リ コ ン層の特定領域のみを選択的に加熱処理 して再結晶化する工程 を付加 した点を除き、 上記実施例 1 と同様に して、 po l y-S i 型 T F Tアレイ基板を作製 した。
よ り 詳し く は、 先ず透明ガラス基板上にポ リ シ リ コ ン層を形成 し しかる後に、 周辺駆動回路部を形成する予定のポ リ シ リ コ ン領域に 対 してエキシマ レ一ザ一光を照射 （ァニール処理） して、 当該領域 のみを再結晶化 した。 再結晶のためのエキシマ レーザ一光の照射条 件と しては、 3 5 0 m J / c m J のエキシマ レ一ザ一光を照射 した。 なお、 選択的加熱処理 （特定領域加熱ステ ッ プ） 以外の事項につい ては、 前記実施例 1 と同様であるので、 こ こでの説明を省略する。 上記製造方法によ り 、 加熱処理を行わなかった領域 （画素領域） の電界効果移動度が δ ο π^ / V · S であ り 、 加熱処理 した領域 (駆動回路部） の電界効果移動度が 2 5 0 c m ! / V · s の T F T ア レイ基板を作製 した。
次ぎに、 上記で作製 したポ リ シ リ コ ン層上に、 ゲー ト絶縁膜を形 成 し、 p または n型不純物を拡散しソース · ド レ一ン領域を形成 し た後金属薄膜を蒸着 しゲ一 ト電極とゲ一 トバス ライ ンを形成し、 さ ら に層間絶縁膜を形成した後、 さ らにも う一度金属薄膜を蒸着 しソ —ス電極と ソースパスライ ンを形成した。 このよ う に して、 基板上 に画素スィ ツチ用 T F T群と、 画素スィ ツチ用 T F T を駆動する駆 動用 T F T群を形成する と共に、 透明画素電極群を形成し、 液晶表 示装置用 T F Tア レイ基板とな した。
更に、 この液晶表示装置用 T F Tアレイ基板の画素電極群の表面 に公知の液晶配向膜を形成 し、 これを第 1 の基板と した。 他方、 別 途に用意 した透明ガラス基板上に対向電極を形成 し、 この上に液晶 配向膜を形成したものを第 2 の基板と した。
前記第 1 の基板と第 2 の基板とを液晶配向膜を内側に し、 一定の キヤ ッ プで重ね合わせ、 ギヤ ッ プ内に液晶を封止する方法によ り 、 実施例 3 の液晶表示装置を完成した。
ビデオ信号を用いて この液晶表示装置に動的映像を表示させた と こ ろ、 精細かつ明瞭な映像が得られた。 なお、 上記周辺駆動回路部とは、 画素スィ ッチ用の T F Tを制御 し駆動させるための回路をいい、 具体的には図 4 ( a ) に示すゲー ト駆動回路部 4 1 4やソース駆動回路部 4 1 5などを指す。 また、 周辺駆動回路部の予定領域に対する加熱処理には、 通常、 3 0 0〜 4 5 0 m J / c m! のエキシマ レーザ一光を用いればよ く 、 本発明 者らは、 この範囲のエキシマ レーザ一光の照射によ り 、 周辺駆動回 路部の電界効果移動度を 1 0 0〜 5 0 0 c m ! /V · s に高める こ とができる こ とを確認している。
(実施例 7 )
上記実施例 6 における第 1 の基板の透明画素電極を、 図 6 に示す よ う な、 第 1 、 第 2の 1対の櫛形画素電極と し、 第 1 の基板に対向 させる第 2の基板に対向電極を形成 しなかっ たこ と以外は、 上記実 施例 6 と同様に して、 面内方向の横電界で液晶分子を回転させる I P S方式 （ inplaine switching ) の液晶表示装置を作製 した。 な お、 櫛形画素電極は、 画素スィ ッチ用 T F Tおよび駆動回路を形成 した後、 第 1 の透明櫛形画素電極と第 2の透明櫛形画素電極をそれ それ別個に形成し、 その後、 液晶配向膜を形成 した。
この液晶表示装置について も、 ビデオ信号を用いて動的映像を表 示させた と こ ろ、 精細かつ明瞭な映像が得られた。
(実施例 8 )
実施例 8は、 ポ リ シ リ コ ン層のみな らず、 ゲー ト絶縁層をも圧力 勾配型プラズマガンを使用 した薄膜形成装置を用いて作成した点に 特徴を有 し、 他の事項については前記実施例 1 と同様である。 つま り 、 実施例 8の薄膜 ト ラ ンジスタの製造方法は、 図 1 の （ a ) 、 ( c ) 、 （ d ) の工程については、 前記実施例 1 と同様であるが、 図 1 ( b ) の工程のみ異なる。 図 1 ( b ) の工程については、 ゲー ト絶縁層 1 0 5 を形成する際 に、 図 2 と同様な構造を有する薄膜形成装置を用い、 蒸発源 2 1 9 にゲ一 ト絶縁層 1 0 5 と同一の材料構成である固体状の S i N または S i 0 を配置 し、 その他の条件については実施例 1 におけ るの薄膜形成条件と同様と して、 基板上にシ リ コ ン酸化膜層を形成 した。
上記のよ う に して薄膜形成装置を用いてゲー ト絶縁層を形成する に方法の意義は次の通 り である。
先ず、 ゲー ト絶縁層の構成物質と全 く 同 じ物質を蒸発源と し、 こ の物質を励起 してポ リ シ リ コ ン層上に堆積するので、 極めて不純物 の少ないゲー ト絶縁層を形成でき、 例えば S i 0 , 膜の場合では N ss (界面準位密度） を 1 0 12/ c m! 以下にする こ とができる。 よ つて、 本実施例によれば、 不純物を除去する こ とを 目的とする脱水 素処理が不用 となる。
ちなみに、 従来はゲー ト絶縁層と しての S i O i を形成するにあ たっては、 シラ ン系のガスを用いるか、 または T E 0 S
( tetraethoxysi lane ) 系の材料を用いているが、 シラ ン系のガス を用いて作成された S i O ! は O H基を有 してお り 、 T E O S系の 材料は炭素が含まれている。 これらの不純物は、 T F Tの性能に悪 影響を与え る原因となる ものであ り 、 本来は不要なものである。
また、 上記薄膜形成装置を用いる と、 ポ リ シ リ コ ン層を形成する 場合と同様、 大面積に渡って効率よ く S i 3 N 4 や S i O i を蒸発 させる こ とができるため、 均一で緻密なゲ一 ト絶縁層が形成できる 更に、 ロー ド ロ ッ ク方式を採用する こ とに よ り 、 T F Tの能動層 であるポ リ シ リ コ ン層を大気に曝すこ とな く 、 ポ リ シ リ コ ン層の上 に連続的にゲ一 ト絶縁層を形成する こ とがで きる。 よって、 ポ リ シ リ コ ン層 とゲ一 ト絶縁層の界面の汚染を防止でき、 結果と して各 T F Tの V t 特性のバラ ツキを顕著に低減でき る。
なお、 上記では、 図 2 の装置を用いた例を示 したが、 図 3 の装置 を用いる こ とができる こ とは勿論である。 産業上の利用可能性
以上に説明 したよ う に、 基板上にシ リ コ ン粒子を堆積 した段階で ポ リ シ リ コ ンが形成される本発明によれば、 レーザ一ァニールを行 わな く と も、 アモルフ ァ スシ リ コ ンよ り も 2 〜 5 0 倍程度高い電界 効果移動度を有するポ リ シ リ コ ン層が形成で きる。 しかも こ の方法 で形成 したポ リ シ リ コ ン層は、 面内均一性が高 く 、 大面積と して も 高い均一性が維持される。 したがって、 このよ う なポ リ シ リ コ ン層 を用いた本発明にかかる液晶表示装置用 po l y- S i 型 T F Tア レイ 基板は、 高精細な表示が可能であ り 、 しかも電界効果移動度が面内 で均一あるので、 大画面化 しても表示ムラの少ない良質の画像が得 られる。 よって、 本発明は、 液晶表示装置の大画面化 · 高精細化を 図るのに極めて有用な技術であ り 、 本発明の産業上の意義は大であ る。

Claims

請 求 の 範 囲
1 . チャネル領域にポ リ シ リ コ ン半導体層を用いてなる pol y- Si型 T F Tを基板上に形成する プロセスを有する液晶表示装置用 T F Tアレイ基板の製造方法であって、
前記製造方法は、 シ リ コ ン粒子が基板上に堆積された段階でポ リ シ リ コ ン層が形成される よ う に、 予めエネルギーを付加 して励起さ せたシ リ コ ン粒子を前記基板に照射 し堆積させるポ リ シ リ コ ン層形 成ステ ッ プを備える こ と を特徴とする。
2 . 請求項 1 に記載の液晶表示装置用 T F Tア レイ基板の製造 方法において、
前記製造方法は、 更に、 前記ポ リ シ リ コ ン層形成ステ ッ プの後に、 結晶性を高めるために、 前記ポ リ シ リ コ ン層形成ステ ッ プで形成し たポ リ シ リ コ ン層を加熱する加熱処理ステ ッ プを備える。
3 . 請求項 2 に記載の液晶表示装置用 T F Tアレイ基板の製造 方法において、
前記加熱処理ステ ッ プにおける加熱処理を、 水素を含む雰囲気中 で行う。
4 . 請求項 1 に記載の液晶表示装置用 T F Tア レイ基板の製造 方法において、
前記製造方法は、 更に、 前記ポ リ シ リ コ ン層形成ステ ッ プの後に 画素をスィ ツチングする画素スィ ツチ用 poly- Si型 T F Tを作製 するステ ッ プと、 前記画素スィ ッチ用 poly-Si 型 T F Tを駆動す るための駆動用 poly- Si 型 T F Tを作製するステ ッ プと を備える。
5 . 請求項 4 に記載の液晶表示装置用 T F Tア レイ基板の製造 方法において、 前記駆動用 poly-Si 型 T F Tを形成するステ ッ プの前に、 駆動 用 poly- Si 型 T F Tを形成する特定領域のみを選択的に加熱処理 して、 当該領域のポ リ シ リ コ ン層の結晶性を高める特定領域加熱処 理ステ ッ プを備える。
6 . 請求項 5 に記載の液晶表示装置用 T F Tア レ イ基板の製造 方法において、
前記特定領域加熱処理ステ ッ プにおける加熱手段と して、 エキシ マ レ一ザまたは赤外線ラ ンプを用いる。
7 . 請求項 6 に記載の液晶表示装置用 T F Tア レ イ基板の製造 方法において、
前記特定領域加熱処理ステ ッ プにおける加熱処理を、 水素を含む 雰囲気中で行う。
8 . 請求項 5 に記載の液晶表示装置用 T F Tア レイ基板の製 造方法において、
前記特定領域の電界効果移動度が 1 0 0 c m2 以上となる よう に. 前記加熱処理を行う。
9 . 請求項 2 に記載の液晶表示装置用 T F Tア レ イ基板の製造 方法において、
前記製造方法は、 更に、 加熱処理ステ ッ プの後に、 画素をスィ ツチングする画素スィ ッチ用 poly- Si型 T F Tを作製するステ ツ プと、
前記製造方法で作製した画素スィ ツチ用の poly-Si型 T F Tを 駆動させるための回路を内蔵する単結晶シ リ コ ン I Cチップを前記 基板に組み込む I Cチッ プ組み込みステ ッ プと を備える。
1 0 . 請求項 1 に記載の液晶表示装置用 T F Tア レイ基板の製 造方法において、 前記ポ リ シ リ コ ン層形成ステ ッ プは、 固体シ リ コ ンか ら なる蒸発 源に熱エネルギーを作用させシ リ コ ンを蒸発させて シ リ コ ン粒子と な し、 このシ リ コ ン粒子をプラズマ領域中で励起 しイ オン化 した後. 励起状態のシ リ コ ン粒子を前記基板に照射 し堆積させるステ ッ プで ある。
1 1 . 請求項 1 0 に記載の液晶表示装置用 T F Tア レイ基板の 製造方法において、
前記ポ リ シ リ コ ン層形成ステ ッ プにおける前記基板は、 プラズマ 領域外に配置されている。
1 2 . 請求項 1 1 に記載の液晶表示装置用 T F Tア レイ基板の 製造方法において、
前記ポ リ シ リ コ ン層形成ステ ッ プにおける前記基板は、 前記蒸発 源から シ リ コ ン粒子が蒸発する方向 と異なる方向に配置されている ,
1 3 . 請求項 1 に記載の液晶表示装置用 T F Tア レイ基板の製 造方法において、
前記ポ リ シ リ コ ン層形成ステ ッ プは、 高周波エネルギーによ り ガ ス状のシ リ コ ン化合物を分解 して生成させたシ リ コ ン粒子を、 ブラ ズマ領域中で励起 しイ オン化 した後、 励起状態のシ リ コ ン粒子を前 記基板に照射 し堆積させるステ ッ プである。
1 4 . 請求項 1 3 に記載の液晶表示装置用 T F Tア レイ基板の 製造方法において、
前記ポ リ シ リ コ ン層形成ステ ッ プにおける前記基板は、 プラズマ 領域外に配置されている。
1 5 . 請求項 1 1 、 1 2 、 1 3 、 または 1 4 に記載の液晶表示 装置用 T F Tア レイ基板の製造方法において、 前記プラズマ領域と前記基板の間に電界を印加する手段を設け、 電界によ り 前記プラズマ領域で励起されイ オ ン化されたシ リ コ ン粒 子を引き出 して前記基板に照射する。
1 6 . 請求項 1 0 に記載の液晶表示装置用 T F Tアレ イ基板の 製造方法において、
前記ポ リ シ リ コ ン層形成ステ ッ プは、
固体シ リ コ ンからなる蒸発源にアーク放電エネルギーを照射 して シ リ コ ンを蒸発させシ リ コ ン粒子となすシ リ コ ン粒子発生手段と、 発生 したシ リ コ ン粒子をプラズマ領域に導き励起 してイ オン化粒子 を生成する励起手段とを備えた圧力勾配型プラズマガンを使用 して、 励起されイ オン化されたシ リ コ ン粒子を作製 し、 このシ リ コ ン粒子 を前記基板に照射 し堆積させるステ ッ プである。
1 7 . T F T を基板上に作製する プロセスを有する液晶表示装 置用 T F Tアレイ基板の製造方法であって、
前記製造方法は、 ゲー ト絶縁層を構成する物質と同一の物質から なる固体状蒸発源に熱エネルギーを作用させ、 前記物質を蒸発させ て粒子とな し、 この粒子をプラズマ領域中で励起 しイ オン化 して前 記基板に照射 して堆積させる こ と によ り 、 前記 T F Tのチャネル領 域のシ リ コ ン半導体層上にゲー ト絶縁層を形成するゲー ト絶縁層形 成ステ ッ プを備える こ と を特徴とする。
1 8 . T F Tを基板上に形成する プロセスを有する液晶表示装 置用 T F Tア レイ基板の製造方法であって、
前記製造方法は、 ゲー ト絶縁層を構成する元素と同一の元素を含 有するガス状化合物を高周波エネルギーを用いて分解 し元素粒子を 生成させ、 この元素粒子をプラズマ領域中で励起 しイ オン化 して前 記基板に照射する こ とによ り 、 前記 T F Tのチャネル領域のシ リ コ ン半導体層上にゲ一 ト絶縁層を形成するゲ一 ト絶縁層形成ス テ ッ プ を備える こ とを特徴とする。
1 9 . poly-Si型 T F Tを基板上に作製する プロセスを有す る液晶表示装置用 T F Tアレイ基板の製造方法であって、
前記製造方法は、
固体シ リ コ ンからなる蒸発源に熱エネルギーを作用させてシ リ コ ンを蒸発させシ リ コ ン粒子とな し、 こ のシ リ コ ン粒子をプラズマ領 域中で励起 しイ オン化 して前記基板に照射する こ とによ り 、 基板上 にポ リ シ リ コ ン層を形成するステ ッ プと、
ゲー ト絶縁層を構成する物質と同一の物質か ら なる固体状蒸発源 に熱エネルギーを作用させ、 前記蒸発源を蒸発させ粒子とな し、 こ の粒子をプラズマ領域中で励起 しイ オン化 して前記基板に照射 して 積層させる こ とによ り 、 ゲ一 ト絶縁層を形成するゲー ト絶縁層形成 ステ ッ プと、
を備える こ と を特徴とする。
2 0 . 請求項 1 9 に記載の液晶表示装置用 T F Tアレイ基板の 製造方法において、
前記ポ リ シ リ コ ン層形成ステ ッ プおよびゲー ト絶縁層形成ステ ヅ プを実行するための装置と して、 固体状物質からなる蒸発源にァ一 ク放電エネルギーを照射し蒸発源を蒸発させ粒子となす粒子発生手 段と、 発生 した粒子をプラズマ領域に導き励起 してイ オン化させる 励起手段とを備える圧力勾配型プラズマガン を用いる。
2 1 . 少な く と も、 透明画素電極と、 前記透明画素電極をスィ ツチングする画素スィ ツチ用 T F T と、 前記画素スィ ツチ用 T F T を駆動するための駆動素子とが透明基板上に配置されてなる液晶表 示装置用 T F Tア レイ基板であって、 前記画素スィ ヅチ用 T F Tは、 電界効果移動度が 1 ~ 2 5 c m2 /V · sの poly-Si 型 T F Tで構成され、
前記駆動素子は、 電界効果移動度が 1 0 0 c rn^ / V · s以上の poly-Si 型 T F Tで構成され、
かつ、 これらの poly- Si 型 T F Τおよび前記透明画素電極は、 前記透明基板上に形成されたものである こ と を特徴とする。
2 2 . 請求項 2 1 に記載の液晶表示装置用 T F Tア レイ基板に おいて、
前記画素スィ ツチ用 T F Tは、 電界効果移動度が 1 〜 2 5 c m! /V · sの poly- Si型 T F Tで構成され、
前記駆動素子は、 電界効果移動度が 1 0 0 c m! / V · s以上の M 0 S ト ラ ンジスタであ り 、 当該 M 0 S ト ラ ンジスタは前記透明基 板に後付けされたものである こ とを特徴とする。
2 3 . 少な く とも、 第 1 の櫛形画素電極と、 前記第 1 の櫛形画 素電極をスイ ッチングする画素スィ ッチ用 T F T と、 前記画素スィ ツチ用 T F Tを駆動する駆動素子と、 前記第 1 の櫛形画素電極に対 向 し配置された第 2の櫛形画素電極とが基板上に配置されてなるィ ンプレイ ン形液晶表示素子用 T F Tアレイ基板であって、
前記画素スィ ツチ用 T F Tは、 電界効果移動度が 1 ~ 2 5 c m 1 /V · sの poly-Si型 T F Tで構成され、
前記駆動素子は、 電界効果移動度が 1 0 0 c m2 /V · s以上で ある poly-Si 型 T F Tで構成され、
かつ、 これらの poly- Si 型 T F Tおよび前記第 1 、 第 2の櫛形 画素電極は、 前記基板上に形成されたものである こ とを特徴とする 2 4 . 請求項 2 3 に記載のイ ンプレイ ン形液晶表示素子用 T F
Tア レイ 基板において、 前記画素スィ ツチ用 T F Tは、 電界効果移動度が 1 ~ 2 5 c m ! /V · sの poly- Si 型 T F Tで構成され、
前記駆動素子は、 電界効果移動度が 1 0 0 c m / V · s以上の M 0 S ト ラ ンジスタであ り 、 当該 M O S ト ラ ンジスタは前記基板に ； 後付けされたものである こ と を特徴とする。
2 5 . 請求項 2 1、 2 2、 2 3、 または 2 4に記載の液晶表示 素子用 T F Tアレイ基板において、
前記画素スィ ッチ用の poly- SiT F Tは、 nチャネル型であ り 、 電界効果移動度が 5 ~ 2 5 c m 1 / V · sである こ とを特徴とする。
PCT/JP1999/001646 1998-03-31 1999-03-30 Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same Ceased WO1999052013A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP99909351A EP1069465A1 (en) 1998-03-31 1999-03-30 Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
KR1020007010478A KR20010071123A (ko) 1998-03-31 1999-03-30 액정표시장치용 ｔｆｔ 어레이기판과 그 제조방법 및그것을 이용한 액정표시장치와 그 제조방법
US09/647,397 US6472297B1 (en) 1998-03-31 1999-03-30 Method of producing TFT array substrate for liquid crystal display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10/85726 1998-03-31
JP10085699A JPH11282013A (ja) 1998-03-31 1998-03-31 液晶表示装置用ｔｆｔアレイとその製造方法およびそれを用いた液晶表示装置とその製造方法
JP08572698A JP3288968B2 (ja) 1998-03-31 1998-03-31 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法
JP10/85699 1998-03-31

Publications (1)

Publication Number Publication Date
WO1999052013A1 true WO1999052013A1 (en) 1999-10-14

Family

ID=26426706

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/001646 Ceased WO1999052013A1 (en) 1998-03-31 1999-03-30 Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same

Country Status (6)

Country Link
US (1) US6472297B1 (ja)
EP (1) EP1069465A1 (ja)
KR (1) KR20010071123A (ja)
CN (1) CN1294701A (ja)
TW (1) TWI234673B (ja)
WO (1) WO1999052013A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872363B2 (ja) * 2002-03-12 2007-01-24 京セラ株式会社 Ｃａｔ−ＰＥＣＶＤ法
TWI302625B (en) 2003-06-26 2008-11-01 Au Optronics Corp Polysilicon thin film transistor liquid crystal display having a plurality of common voltage drivers
CN100395589C (zh) * 2003-07-14 2008-06-18 友达光电股份有限公司 具有多个公共电压驱动电路的液晶显示器
US7184106B2 (en) * 2004-02-26 2007-02-27 Au Optronics Corporation Dielectric reflector for amorphous silicon crystallization
TWI393942B (zh) * 2008-10-01 2013-04-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板
CN103700665B (zh) * 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208823A (ja) * 1984-04-02 1985-10-21 Matsushita Electric Ind Co Ltd 薄膜の製造方法
JPS63219123A (ja) * 1987-03-09 1988-09-12 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPH04318973A (ja) * 1991-04-17 1992-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPH0584180A (ja) * 1991-09-25 1993-04-06 Mitsubishi Electric Home Appliance Co Ltd 電気掃除機用床ブラシ
JPH06175103A (ja) * 1992-12-10 1994-06-24 Sharp Corp アクティブマトリクス表示装置
JPH07335900A (ja) * 1994-06-09 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09105908A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH09237762A (ja) * 1995-12-28 1997-09-09 Stanley Electric Co Ltd シリコン薄膜の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584180A (ja) 1981-06-30 1983-01-11 セイコーエプソン株式会社 アクテイブマトリクス基板
JPH07147245A (ja) * 1993-11-24 1995-06-06 Asahi Glass Co Ltd 結晶質シリコン薄膜の形成方法
JP2908692B2 (ja) 1994-03-07 1999-06-21 株式会社日立製作所 伝票受付端末システム
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
JPH0864824A (ja) * 1994-08-24 1996-03-08 Toshiba Corp 薄膜トランジスタおよびその製造方法
US5618758A (en) * 1995-02-17 1997-04-08 Sharp Kabushiki Kaisha Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method
US5980999A (en) * 1995-08-24 1999-11-09 Nagoya University Method of manufacturing thin film and method for performing precise working by radical control and apparatus for carrying out such methods
KR100381865B1 (ko) * 1995-12-29 2003-07-18 삼성전자주식회사 액정표시장치용박막트랜지스터기판의제조방법
JP2697730B2 (ja) * 1996-09-10 1998-01-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US5950078A (en) * 1997-09-19 1999-09-07 Sharp Laboratories Of America, Inc. Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208823A (ja) * 1984-04-02 1985-10-21 Matsushita Electric Ind Co Ltd 薄膜の製造方法
JPS63219123A (ja) * 1987-03-09 1988-09-12 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPH04318973A (ja) * 1991-04-17 1992-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JPH0584180A (ja) * 1991-09-25 1993-04-06 Mitsubishi Electric Home Appliance Co Ltd 電気掃除機用床ブラシ
JPH06175103A (ja) * 1992-12-10 1994-06-24 Sharp Corp アクティブマトリクス表示装置
JPH07335900A (ja) * 1994-06-09 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09105908A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH09237762A (ja) * 1995-12-28 1997-09-09 Stanley Electric Co Ltd シリコン薄膜の製造方法

Also Published As

Publication number Publication date
KR20010071123A (ko) 2001-07-28
CN1294701A (zh) 2001-05-09
US6472297B1 (en) 2002-10-29
TWI234673B (en) 2005-06-21
EP1069465A1 (en) 2001-01-17

Similar Documents

Publication Publication Date Title
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
JP4493779B2 (ja) 半導体装置およびその作製方法
US6335542B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
WO2001004939A1 (fr) Couche mince semi-conductrice, affichage a cristaux liquides comprenant cette couche, et procede de fabrication associe
KR20020092255A (ko) 반도체막, 반도체장치 및 이들의 제조방법
US20030077886A1 (en) Semiconductor layer doping method, thin-film semiconductor device manufacturing method, and thin-film semiconductor device
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
JPH06163401A (ja) 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
US20020000552A1 (en) Semiconductor device and method of producing the same
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
WO1999052013A1 (en) Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
JP2003007719A (ja) 薄膜トランジスタおよびそれを用いた表示装置
JPH0818063A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
JPH11354444A (ja) 多結晶半導体膜の製造方法
JP2002110542A (ja) Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP3462157B2 (ja) 半導体装置の作製方法
JP5090690B2 (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JP3288968B2 (ja) 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法
JP3403927B2 (ja) 半導体装置の製造方法
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法
JP3560929B2 (ja) 半導体装置の作製方法
JP4112451B2 (ja) 半導体装置の作製方法
JPH11282013A (ja) 液晶表示装置用ｔｆｔアレイとその製造方法およびそれを用いた液晶表示装置とその製造方法
JPH02305475A (ja) 薄膜半導体素子とその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99804273.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020007010478

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09647397

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1999909351

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999909351

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007010478

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020007010478

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1999909351

Country of ref document: EP