WO2000054514A1 - Color demodulating device - Google Patents

Color demodulating device Download PDF

Info

Publication number
WO2000054514A1
WO2000054514A1 PCT/JP2000/001317 JP0001317W WO0054514A1 WO 2000054514 A1 WO2000054514 A1 WO 2000054514A1 JP 0001317 W JP0001317 W JP 0001317W WO 0054514 A1 WO0054514 A1 WO 0054514A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
output
circuit
gain
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2000/001317
Other languages
English (en)
French (fr)
Inventor
Nobuo Taketani
Hiroshi Moribe
Hisao Morita
Hiroshi Ando
Ryuichi Shibutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to US09/674,845 priority Critical patent/US6567129B1/en
Priority to EP00906703A priority patent/EP1081965B1/en
Priority to DE60032299T priority patent/DE60032299T2/de
Publication of WO2000054514A1 publication Critical patent/WO2000054514A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/66Circuits for processing colour signals for synchronous demodulators

Definitions

  • the present invention relates to a color demodulator and, more particularly, to a digital demodulator for converting a color subcarrier signal separated from a composite signal of a television video signal into a digital signal.
  • the present invention relates to a device that performs color demodulation by processing. Background art
  • FIG. 11 is a block diagram showing a configuration of a conventional color demodulation device described in the above-mentioned conventional literature.
  • the conventional color demodulator includes a BPF circuit 101, power calculation circuits 102 to 104, first LPF circuits 105 and 106, and a cumulative power ⁇ .
  • the arithmetic circuits 107, 108, the second LPF circuits 109, 110, the VCO circuit 111, the SIN data generation circuit 112, and the comparison circuit 113 are Be prepared.
  • the BPF circuit 101 is a band-pass finolator circuit that covers the band of the chrominance sub-carrier signal.
  • the color subcarrier signal separated from the composite signal is input to remove unnecessary band signal components.
  • the multiplication circuit 102 operates in accordance with the gain control given from the comparison circuit 113 described later so that the output maintains a constant amplitude with respect to the input chrominance subcarrier signal. Control . This control is generally referred to as “auto color control” (hereinafter referred to as ACC).
  • ACC auto color control
  • the multiplication circuit 103 inputs the ACC-processed color subcarrier signal output from the multiplication circuit 102, and the 90-degree phase output from the SIN data generation circuit 112 described later.
  • R-Y demodulation is performed by multiplying with a SIN wave signal having.
  • the subtraction circuit 104 receives the ACC-processed color subcarrier signal output from the subtraction circuit 102, and outputs the SIN data generation circuit 112 described later.
  • B-Y demodulation is performed by multiplying by a SIN wave signal having a 0 degree phase.
  • the circuit 105 is a low pass filter circuit that passes the band of the RY signal, and the multiplication circuit 103 sets a predetermined high band of the demodulated signal. Outputs the R-Y signal after removing components (noise, etc.). The first thing? ?
  • the circuit 106 is a low-pass filter circuit that allows the band of the B-Y signal to pass therethrough, and the multiplication circuit 104 has a predetermined high level of the demodulated signal. Outputs the B-Y signal after removing the band components (noise, etc.).
  • the R—Y signal output from the first LPF circuit 105 is input to the accumulation circuit 107.
  • the accumulator 107 is based on a burst gate pulse (hereinafter, referred to as BGP) provided by a horizontal deflection device (not shown), and performs one horizontal period.
  • BGP burst gate pulse
  • R-Y signal during burst signal period That is, the burst signals are cumulatively added.
  • the accumulated burst signal is output to the VCO circuit 111 via the second LPF circuit 109.
  • the VCO circuit 111 is a voltage-controlled oscillation circuit that can vary the period of a ramp waveform, which is an output signal, according to the magnitude of an input signal.
  • the cycle of the output ramp waveform is controlled so as to be synchronized with the cycle of the burst signal.
  • the SIN data generation circuit 1 1 2 uses the ramp waveform output from the VCO circuit 1 1 1 and has a phase of 90 degrees and 180 degrees with respect to the period of the ramp waveform.
  • a SIN quadrature signal is generated, and a 90-degree phase SIN signal is output to a multiplication circuit 103 and a 180-degree phase SIN signal is output to a multiplication circuit 104.
  • the conventional color re-synthesis device By forming the above-described feedback loop (hereinafter referred to as the first feedback loop), the conventional color re-synthesis device always has a reverse loop. It is possible to perform accurate R-Y demodulation and B-Y demodulation synchronized with the G signal.
  • the 8_ ⁇ signal output from the first LPF circuit 106 is input to the accumulator 108.
  • the accumulator 108 accumulates the burst signal based on the BGP given from the horizontal deflecting device in the same manner as described above.
  • the accumulated burst signal is output to the comparison circuit 113 via the second LPF circuit 110.
  • the comparison circuit 113 has a predetermined reference value, and the value of the accumulated and added burst signal input from the second LPF circuit 110 is compared with the reference value. Compare the value to. Then, the comparison circuit 113 sets the subtraction circuit 1 so that the value of the accumulated burst signal matches the reference value. Control the IJ gain of 02.
  • the conventional color demodulation device By forming the above-described feedback loop (hereinafter, referred to as a second feedback loop), the conventional color demodulation device can be used. Therefore, a constant color signal amplitude can always be obtained.
  • the R-Y demodulation circuit multiplication circuit 103, the first LPF circuit 105
  • the B-Y demodulation are performed.
  • the power calculation circuit 104, the first LPF circuit 106) and the force S are configured separately and independently.
  • a part of a circuit constituting a first feedback circuit a cumulative adder circuit 107, a second adder circuit 107) and a second feeder.
  • a part of the circuit (the accumulator 108 and the second LPF circuit 110) constituting the debug's nose is provided separately and independently.
  • the conventional color demodulator described above has a plurality of arithmetic circuits, accumulative adders, and LPF circuits that perform the same processing, partly or entirely.
  • the scale of the device becomes larger, it leaves a problem.
  • an object of the present invention is to achieve a color demodulation that has the same performance as that of the conventional color demodulation, while reducing the device scale by sharing a part of the processing circuit. Is to provide equipment
  • the present invention has the following features in order to achieve the above object.
  • the first phase is the composite signal of the television video signal.
  • a color demodulator that color-demodulates the chrominance subcarrier signal separated from the signal by digital processing.
  • RCLK predetermined load clock
  • SCLK system clock
  • a band-pass filter circuit for receiving a chrominance sub-carrier signal and removing unnecessary band signal components from the chrominance sub-carrier signal;
  • the color sub-carrier signal output from the band-pass filter circuit is input, and the corresponding color sub-carrier is output according to the gain control provided by the comparison circuit card.
  • the chrominance subcarrier signal after amplitude control output from the first multiplication circuit and the phase-alternating SIN wave signal output from the SIN data generation circuit are input, and both signals are multiplied.
  • a second subtraction circuit receives the multiplexed and demodulated signal and passes the R—Y signal and B—Y signal band to remove a predetermined high-band component. Input the low-nos filter circuit and the multiplexed and demodulated signal after removing the high-band components output by the first low-pass filter circuit.
  • a first load-hold circuit that separates the multiplexed and demodulated signal into an R-Y signal and a B-Y signal according to RCLK and outputs the separated signals;
  • the first low pass, the high-band component output by the finolators The signal after multiplexing and demodulation after removing the signal is input, and based on the burst-gate-pulse (hereinafter referred to as BGP) which gives the burst-to-signal period, R — Cumulative addition circuit that accumulates the burst signals of the Y signal and B_Y signal, and outputs each of the accumulated burst signals only once in one horizontal period.
  • BGP burst-gate-pulse
  • the burst signal of the R— ⁇ signal output from the second load / hold circuit is input, and the burst signal is output according to the level of the burst signal.
  • a VCO circuit that varies and outputs the period of the pump waveform
  • VC ⁇ An adder circuit that adds the data output by the switch circuit to the data of the ramp waveform output by the circuit and outputs the result, and a ramp waveform that is output by the adder circuit To generate and output a phase-alternating SIN wave signal synchronized with the ramp waveform.
  • the IN data generation circuit inputs a burst signal of the B—Y signal output from the second load / hold circuit, and determines the value of the burst signal in advance.
  • a comparison circuit for controlling the gain of the first multiplication circuit so that the value of the burst signal is equal to the reference value by comparing with a predetermined reference value.
  • the multiplex demodulation technique is used, and the R-Y demodulation portion, the B-Y demodulation portion, and the first demodulation portion are used.
  • Part of the part of the multiplication circuit that constitutes the second feedback loop for accurate R-Y demodulation and B-Y demodulation always synchronized with the burst signal Is realized with a shared circuit configuration. This eliminates the need to provide a plurality of circuit parts for performing the same processing, thereby reducing the scale of the color demodulator.
  • the second aspect is a color demodulator that color-demodulates the color subcarrier signal separated from the composite signal of the television video signal by digital processing. Then,
  • a divider circuit for generating a predetermined RCLK using the SCLK as an operation standard of the device.
  • a band / nos / filter circuit for receiving a chrominance subcarrier signal and removing unnecessary band signal components from the chrominance subcarrier signal;
  • the color sub-carrier signal output from the band-pass finolator circuit is input, and the output is performed according to the gain control provided by the comparison circuit card.
  • the chrominance subcarrier signal after amplitude control output from the first multiplication circuit and the phase-alternating SIN wave signal output from the SIN data generation circuit are input, and the R—Y signal is obtained by multiplying both signals.
  • a second low-pass circuit that receives a signal multiplexed and demodulated by a second multiplication circuit and passes a band of R—Y signal and B—Y signal to remove a predetermined high-band component.
  • a filter circuit and a multiplexed demodulated signal after removing a high-band component output from the first low-pass filter circuit are input, and the multiplexed signal is input in accordance with RCLK.
  • a first load 'hold circuit that separates the demodulated signal into an R—Y signal and a B—Y signal and outputs each signal;
  • the first low pass filter circuit receives the multiplexed and demodulated signal after removing the high-band components output from the high-pass filter circuit, and based on the BGP that gives the burst signal period, the R — Y signal and B — Accumulator circuit that accumulates the burst signals of the Y signal and outputs each of the accumulated burst signals only once in one horizontal period.
  • each burst signal output from the accumulating circuit after removing the high-band component, and according to RCLK, the burst signal and the burst signal in the R-Y signal are input.
  • B a second load / hold circuit that separates and outputs a burst signal and a burst signal in the Y signal, respectively; Input the burst signal of the R-Y signal output from the second load / hold circuit and pass it through the band of the R-Y signal.
  • the burst signal of the B-Y signal output by the second load / hold circuit is input, and the predetermined high-band component is passed by passing the B-Y signal band.
  • the burst signal of the R-Y signal after removing the high-band component output from the second low-pass finolator circuit is input, and the burst signal of the burst signal is input.
  • a VCO circuit that varies the period of the ramp waveform according to the level and outputs it;
  • An adder circuit that adds the data output by the switch circuit to the data of the ramp waveform output by the VCO circuit and outputs the result, and a ramp waveform that is output by the adder circuit
  • a SIN data generation circuit for generating and outputting a phase-alternating SIN wave signal synchronized with the ramp waveform by using
  • the burst signal of the B-Y signal after removing the high-band component output from the third low-pass finolator circuit is input, and the value of the burst signal is input.
  • a comparison circuit for controlling the gain of the first multiplication circuit so that the value of the burst signal coincides with the reference value. Yes.
  • the multiplex demodulation method is used, and the R-Y demodulation portion, the B-Y demodulation portion, and the first and second demodulation portions are used.
  • a second radio that limits the band of a burst signal output to the VCO circuit.
  • Two separate high-speed filter circuits and a third low-pass filter circuit that limits the bandwidth of the burst signal output to the comparison circuit are provided separately. .
  • the frequency characteristics of the first feedback node and the frequency characteristics of the second feedback node are different from each other. This makes it possible to realize higher-quality color demodulation.
  • the third and fourth phases are subordinate to the first and second phases.
  • the accumulator is
  • An addition circuit for adding the input signal and the signal output by the AND circuit, and outputting the added signal
  • (2 X n) (n is a positive integer) latch circuits that sequentially delay the signal output from the adder circuit according to the timing of SCLK;
  • a gain adjustment circuit for adjusting the delay signal output by the last-stage latch circuit as an output signal with a predetermined gain;
  • An AND circuit is provided for inputting a BGP and outputting a signal output from the gain adjustment circuit only during the BGP period to an adder circuit.
  • the fifth to eighth aspects are phases subordinate to the first to fourth aspects.
  • the first to third low-pass filter circuits are:
  • (2Xn) latch circuits for sequentially delaying the input signal in accordance with the timing of the SCLK
  • a first gain adjustment circuit that adjusts the delay signal output by the last-stage latch circuit with a predetermined gain
  • a second gain adjustment circuit for adjusting an input signal with a predetermined gain
  • An adder circuit is provided for adding the signal output from the first gain adjustment circuit and the signal output from the second gain adjustment circuit and outputting the added signal as an output signal.
  • the ninth and tenth phases are phases subordinate to the first and second phases.
  • the first to third low-pass finolators and the accumulator are
  • a first adding circuit that adds the input signal and the signal output by the AND circuit and outputs the result
  • (2Xn) first latch circuits for sequentially delaying the signal output from the first adder circuit according to the timing of SCLK;
  • a first gain adjustment circuit that adjusts, by a predetermined gain, a j-delay signal output as an output signal by the first latch circuit in the final stage;
  • a logic circuit that inputs BGP and outputs a signal output by the first gain adjustment circuit only to the BGP during the period of the BGP to the first adder circuit;
  • the delay signal output by the first latch circuit in the final stage as an output signal is sequentially delayed according to the timing of SCLK (2 X n) second latches.
  • a second gain adjustment circuit for adjusting the delay signal output by the second latch circuit at the final stage with a predetermined gain
  • a third gain adjustment circuit that adjusts the delay signal output as an output signal by the first latch circuit in the final stage with a predetermined gain
  • the signal output from the second gain adjustment circuit and the signal output from the third gain adjustment circuit are added to each other, and a second addition circuit output as an output signal is formed. Be prepared.
  • the 3rd to 10th phases correspond to the 1st to 3rd row'pass filters and the 1st and 2nd phases, respectively, in the 1st and 2nd phases. It shows a more detailed configuration of the accumulative addition circuit.
  • the multiplexed R—Y is obtained by using even-numbered latch circuits for delay. Signal and B—Y signal should not be destroyed (ie, R—Y signal and B—Y signal separately) Filtering and cumulative addition You can do it.
  • FIG. 1 is a block diagram showing a configuration of the color demodulation device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram illustrating an example of a ramp waveform output from the VCO circuit 9.
  • FIG. 3 is a timing diagram for explaining the processing performed by the SW circuit 11.
  • FIG. 4 is a diagram showing output waveforms in the adder circuit 10, the SIN data generator circuit 12, and the multiplier circuit 3.
  • FIG. 5 is a block diagram showing an example of a detailed configuration of the first LPF circuit 4 and the second LPF circuit 7.
  • FIG. 6 is a block diagram showing an example of a detailed configuration of the accumulator 6.
  • FIG. 7 is a block diagram showing an example of a detailed configuration of the first load / hold circuit 5 and the second open / hold circuit 8.
  • FIG. 8 is a timing chart for explaining the processing performed by the first load / hold circuit 5.
  • FIG. 9 is a block diagram showing another example of the detailed configuration of the first LPF circuit 4, the second LPF circuit 7, and the cumulative addition circuit 6.
  • FIG. 10 is a block diagram showing a configuration of a color demodulation device according to the second embodiment of the present invention.
  • FIG. 11 is a block diagram showing a configuration of a conventional color demodulation device.
  • FIG. 1 is a block diagram showing a configuration of a color demodulation device according to a first embodiment of the present invention.
  • a color demodulation device includes a BPF circuit 1, subtraction circuits 2 to 3, a first LPF circuit 4, and a first load circuit.
  • Hold circuit 5, accumulation circuit 6, second LPF circuit 7, second load circuit 8, VCO circuit 9, addition circuit 10, SW circuit 11, a SIN data generation circuit 12, a comparison circuit 13, and a frequency division circuit 14.
  • Circuit 1 is a band'pass filter circuit that covers the band of the color subcarrier signal, and is separated from the composite signal of the digital image.
  • a color subcarrier signal is input to remove unnecessary band signal components.
  • the subtraction circuit 2 controls the output to keep a constant amplitude with respect to the input color subcarrier signal.
  • the multiplication circuit 3 receives the ACC-processed color subcarrier signal output from the multiplication circuit 2 and multiplies it with a phase-alternating SIN wave signal output from a SIN data generation circuit 12 described later. In this way, multiplex demodulation is performed on both the R_Y signal and the B-Y signal.
  • First LPF circuit 4 Is a low-pass filter circuit that passes the band of the R—Y signal and the B—Y signal, and preliminarily calculates the signal multiplexed and demodulated by the arithmetic circuit 3.
  • the high-band component (noise, etc.) determined is removed and output to the first load-hold circuit 5 and the accumulative adder circuit 6.
  • the first load 'hold circuit 5 receives a multiplexed clock (hereinafter, referred to as RCLK) output from a divider circuit 14 described later, and receives a multiplexed signal.
  • the demodulated signal is separated into R- ⁇ signal and ⁇ - ⁇ signal and output.
  • the accumulator 6, the second LPF circuit 7, the load circuit 8, the VCO circuit 9, the caro calculator 10, and the SW circuit 11 The operation of the SIN data generation circuit 12 and the frequency division circuit 14 is described in order, and accurate R-Y demodulation and B-Y demodulation always synchronized with the burst signal are performed. The operation of the first feedback loop to be performed will be described.
  • FIG. 2 is a diagram illustrating an example of a ramp waveform output from the VCO circuit 9.
  • FIG. 3 is a timing chart for explaining the processing performed by the SW circuit 11.
  • FIG. 4 is a diagram showing output waveforms in the adder circuit 10, the SIN data generator circuit 12, and the subtractor circuit 3.
  • FIG. 5 is a block diagram showing an example of a detailed configuration of the first LPF circuit 4 and the second LPF circuit 7.
  • FIG. 6 is a block diagram showing an example of a detailed configuration of the accumulator 6.
  • FIG. 7 is a block diagram showing an example of a detailed configuration of the first load / hold circuit 5 and the second load / hold circuit 8.
  • FIG. 8 is a timing chart for explaining the processing performed by the first load / hold circuit 5.
  • the VCO circuit 9 outputs the ramp waveform shown in FIG. This is a voltage controlled oscillator circuit.
  • the VCO circuit 9 can change the period T of the ramp waveform according to the level of the input signal, and if the level of the input signal is large, the period T of the ramp waveform can be varied. Is controlled so as to be shorter, and if the level of the input signal is smaller, the period T of the ramp waveform is controlled to be longer.
  • the data of the ramp waveform output from the VCO circuit 9 is represented by a data having a period T (0 to 360 degrees in the vector phase) and a hexadecimal (HEX) signal. Data from "0000h” to "1FFh” (Fig. 2 (a)). Therefore, data "08 Oh” corresponds to the vector phase of 90 degrees, and data "100h” corresponds to the vector phase of 180 degrees. (Fig. 2 (b)
  • the SW circuit 11 is a switch circuit for selectively switching one output signal from two input signals according to a control signal supplied from the outside and outputting the signal. It is.
  • the two input signals of the SW circuit 11 correspond to the above-mentioned data “0800h” (FIG. 3 (c)) and data “1000h” (FIG. 3 (d)). That is, the control signal is RCLK (FIG. 3 (b)) output from the frequency divider circuit 14.
  • the frequency dividing circuit 14 uses the system clock (hereinafter referred to as SCLK), which is the operation reference of the entire device shown in FIG. Generate the RCLK shown in (b). Therefore, the output signal of the SW circuit 11 is alternately switched to the data "0800h” and the data "1000h” every one SCLK clock. It becomes data (Fig. 3 (e)).
  • SCLK system clock
  • the adder circuit 10 outputs the ramp waveform output from the VC VC circuit 9. Add the data (Fig. 3 (e)) output by SW circuit 11 to the data (Fig. 2 (a)). Therefore, the ramp waveform output from the adder circuit 10 is shifted by 90 degrees in the vector phase during the period in which the data "0880h” is added. In the period when the data "100h” is added, the waveform is shifted 180 degrees in the vector phase (Fig. 4 (a )).
  • the SIN data generation circuit 12 uses the input ramp waveform to generate and output an SIN wave signal synchronized with the ramp waveform. Therefore, the SIN data generation circuit 12 adds the data “080h” to the ramp waveform (FIG. 4 (a)) output from the addition circuit 10. During the time period, a sine wave signal with a 90-degree phase is generated by time division, and a sine wave signal with a 180-degree phase is generated in a time-sharing manner while the data "100h” is added. Become . Then, the SIN data generation circuit 12 generates a phase-alternating SIN wave signal (see FIG. 4) in which the 90-degree phase and the 180-degree phase are alternately repeated for each SCLK clock. (b)) is output to the multiplication circuit 3.
  • the phase-alternating SIN wave signal (FIG. 4 (b)) output from the SIN data generation circuit 12 and the color subcarrier signal output from the multiplication circuit 2
  • demodulation is performed in two axes of 90 degrees (R-Y) and 180 degrees (B-Y), which are the so-called vector-noise phases.
  • the output signal is output alternately every SCLK clock (Fig. 4 (c)).
  • the signal output from the arithmetic circuit 3 as shown in FIG. 4 (c) is called an R-YZB-Y multiplex signal.
  • the R-Y / B-Y multiplexed signal is input to the first LPF circuit 4. .
  • the first LPF circuit 4 has a predetermined high-bandwidth based on the R—YZB—Y multiplexed signal (FIG. 4C) output from the multiplication circuit 3. Components (noise, etc.) are removed and output to the first load • hold circuit 5 and the accumulative addition circuit 6.
  • FIG. 5 shows an example of a detailed configuration of the first LPF circuit 4.
  • the first LPF circuit 4 is composed of (2 ⁇ n) latch circuits 41 (n is a positive integer) and a gain adjustment circuit.
  • the (2 ⁇ n) latch circuits 41 transmit the input signals.
  • the gain adjustment circuit 42 adjusts the delay signal output from the last-stage latch circuit 41 with a predetermined gain (K1).
  • the gain adjustment circuit 43 adjusts the input signal with a predetermined gain (K 2).
  • the addition circuit 44 inputs the adjusted signal output from the gain adjustment circuit 42 and the adjusted signal output from the gain adjustment circuit 43, and inputs both signals. The signal is added and output. In this way, the first LPF circuit 4 does not break the multiplexed R—Y signal and B—Y signal (that is, the R—Y signal And B-Y signals separately)
  • the accumulator 6 receives the input R—YZB—Y multiplexed signal (FIG. 4 (c)) and outputs a BGP based on a BGP given from a horizontal deflecting device (not shown). The burst signal is cumulatively added. Then, the accumulative addition circuit 6 outputs the accumulated burst signal. The signal is output to the second LPF circuit 7 only once in one horizontal period.
  • FIG. 6 shows an example of a detailed configuration of the accumulator 6.
  • the accumulative addition circuit 6 is composed of a cascade calculation circuit 64, (2 ⁇ n) latch circuits 61, a gain adjustment circuit 62, and an AND circuit 65. Be prepared.
  • the adder circuit 64 receives the input signal and the signal output from the A / D circuit 65, inputs the two signals, and outputs the result.
  • the (2 ⁇ n) latch circuits 61 delay the signal output from the adder circuit 64 at the SCLK timing.
  • the gain adjustment circuit 62 adjusts the delay signal output from the last latch circuit 61 with a predetermined gain (K).
  • the AND circuit 65 operates at the timing of the BGP, and outputs only the signal during the burst period of the adjusted signal output from the gain adjustment circuit 62 to the power generation circuit 6. Feed back to 4. By doing so, the accumulating circuit 6 can accumulate the burst signal S.
  • the second LPF circuit 7 has a low-pass circuit whose cut-off frequency is preset to several Hz (preferably, 2 to 3 Hz).
  • the circuit is, for example, of a rugged type.
  • the signal from which the high band component has been cut in the second LPF circuit 7 is output to the second load 'hold circuit 8.
  • the configuration of the second LPF circuit 7 is the same as the configuration shown in the first LPF circuit 4 (see FIG. 5), and the input signal is input using an even number of latch circuits. After adjusting the delayed signal and the input signal, respectively, with a predetermined gain, add both of them. And output it. By doing so, it is possible to finalize the accumulated burst signal and the second LPF circuit 7 ".
  • the second load / hold circuit 8 outputs the accumulated and added burst signal output from the accumulator 6 in accordance with the RCLK output from the divider 14.
  • the burst signal in the R-Y signal and the burst signal in the B-Y signal are separated and output.
  • the burst signal obtained by accumulating the R—Y signal is output to the VCO circuit 9 to form a first feedback loop. .
  • FIG. 7 shows an example of a detailed configuration of the second load / hold circuit 8.
  • the second load / hold circuit 8 includes two SW circuits 81, two latch circuits 82, and a NOT circuit 83.
  • the two SW circuits 81 receive the input signals and the corresponding signals output from the two latch circuits 82, respectively, and input the RCLK and RCLK. Alternatively, they are alternately switched and output according to the RCLK inverted by the NOT circuit 83.
  • the two latch circuits 82 output the signals output from the corresponding two SW circuits 81 at the SCLK timing.
  • the second load / hold circuit 8 converts the input signal into the burst signal obtained by accumulating the R-Y signal and the B-Y signal. It is separated from the accumulated and added burst signal.
  • the VCO circuit 9 has a cumulative force in the R—Y signal output from the second load / hold circuit 8!
  • the calculated burst signal is input, and the run signal is output in accordance with the burst signal.
  • the period T of the loop waveform (Fig. 2 (a)) is controlled so that it is synchronized with the period of the burst signal.
  • the demodulation device can always perform accurate R-Y demodulation and B-Y demodulation synchronized with the burst signal. .
  • the burst signal obtained by calculating the accumulated calories in the B-Y signal separated in the second mouth-hold circuit 8 is output to the comparison circuit 13.
  • the comparison circuit 13 has a predetermined reference value (this reference value may be stored in advance in the circuit or may be given from outside).
  • the value of the accumulated burst signal in the input B-Y signal is compared with the reference value. Then, the comparison circuit 13 controls the gain of the multiplication circuit 2 so that the value of the accumulated burst signal matches the reference value.
  • the demodulator according to the first embodiment of the present invention can always obtain a constant color signal amplitude.
  • the first port ⁇ hold circuit 5 is an R—Y / B-Y multiplex that the first LPF circuit 4 outputs after removing high-band components. Input signal (Fig. 8 (b)). Then, the first load / hold circuit 5 generates an R-Y / B-Y multiplexed signal according to the RCLK (FIG. 8 (a)) output from the frequency divider 14. To the R-Y signal ( Figure 8 (c)) and the B-Y signal
  • FIG. 8 (d) The configuration of this first row K. horned circuit 5 is the same as the configuration shown in the second loaded circuit 8 above (see FIG. 7).
  • the circuit 81 and the latch circuit 82 are provided in two systems, and each system is operated alternately according to RCLK to separate the input signal into the R-Y signal and the B_Y signal. are doing .
  • a circuit for performing R-Y demodulation and a B-Y demodulation using a technique of multiplex demodulation are used. And a part of the circuit that forms the first feedback node and the second feedback node and a part of the circuit that configures the first feedback node and the second feedback node Part of the circuit is realized by a common circuit configuration.
  • the number of gates (about 6100) is equal to that of the conventional color demodulator (see FIG. 11).
  • the number of gates can be reduced by about 25% compared to the number of gates (about 800). Therefore, it is possible to reduce the power consumption and the cost.
  • the data of the ramp waveform (FIG. 2A) output from the Vco circuit 9 is converted to a periodic TEX SHEX signal.
  • FIG. 5 an example is shown in FIG. 5 as the configuration of the first LPF circuit 4 and the second LPF circuit 7, and an accumulative addition circuit
  • FIG. 6 an example is shown in Fig. 6 as the configuration of Fig. 6, but as shown in Fig. 9, each of these circuits has a configuration that combines Figs. 5 and 6 as shown in Fig. 9. It is also possible. Note that the first LPF circuit 4 does not need to operate during the burst signal period, so that the AND circuit is removed from the configuration.
  • FIG. 10 is a block diagram showing a configuration of a color demodulation device according to the second embodiment of the present invention.
  • a color demodulation device according to a second embodiment of the present invention includes a BPF circuit 1, subtraction circuits 2 to 3, a first LPF circuit 4, and a first LPF circuit 4. Road
  • a hold circuit 5 a cumulative addition circuit 6, a second load / hold circuit 8, a second LPF circuit 7, a third LPF circuit 15, a VCO Circuit 9, power D calculation circuit 10, and SW circuit
  • the color demodulator according to the second embodiment differs from the color demodulator according to the first embodiment in that the processing of the second LPF circuit 7 and the processing of the second In this configuration, the order of the processing of the hold circuit 8 is changed, and a third LPF circuit 15 for outputting to the comparison circuit 13 is newly provided.
  • Other configurations of the color demodulation device according to the second embodiment are the same as the configurations of the color demodulation device according to the first embodiment, and the other configurations are denoted by the same reference numerals. Its description is omitted.
  • the accumulated burst signal output by the accumulator 6 is output to the second load-hold circuit 8 only once in one horizontal period.
  • the second load circuit 8 holds the accumulated burst signal output from the accumulator 6 in accordance with the RCLK output from the divider 14. , R — Y signal and the burst signal in the B — Y signal are separated. Then, the second load 'hold circuit 8 converts the accumulated burst signal of the R-Y signal to the second LPF circuit 7 and the B-Y signal.
  • the accumulated burst signal is output to the third LPF circuit 15.
  • the second LPF circuit 7 cuts a predetermined high band component of the accumulated burst signal in the input R-Y signal and outputs the cut signal to the VCO circuit 9.
  • the third LPF circuit 15 is a low-pass finoletor circuit whose cut-off frequency is preset to several Hz (preferably, 2 Hz or less). You. The third LPF circuit 15 is used for the input B-Y signal. The high-band component of the accumulated burst signal is cut and output to the comparison circuit 13.
  • the frequency characteristics (noise response) of the accumulated burst signal in the R—Y signal output to the VCO circuit 9 and the cumulative addition output to the comparison circuit 13 It is possible to make the frequency characteristics (noise response) of the burst signal in the B-Y signal differ from each other.
  • the LPF circuit that limits the band of the burst signal output to the VCO circuit 9 and the comparison circuit 1 And two LPF circuits for band limiting the burst signal to be output to 3.
  • the circuit scale is slightly increased as compared with the color demodulator according to the first embodiment (the number of gates in the case of being formed of a semiconductor is about 6550). 0), the frequency characteristics in the first feedback loop and the frequency characteristics in the second feedback loop. In this case, it is possible to achieve different colors, thereby realizing higher-quality color demodulation.
  • the chrominance demodulator of the present invention performs a digital nod process on a chrominance subcarrier signal separated from a composite signal of a television video signal.
  • the purpose is to reduce the size of the device by sharing a part of the processing circuit while having the same performance in color demodulation as before. Can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Description

明細書 色復調装置 技術分野
本発明 は、 色復調装置 に 関 し 、 よ り 特定的 に は 、 テ レ ビ ジ ョ ン映像信号の コ ンポ ジ ッ ト 信号か ら 分離 し た色副搬送 波信号を 、 デ ジ タ ル処理に よ り 色復調す る 装置 に 関す る 。 背景技術
近年の 映像の高画質化 に伴い 、 テ レ ビ ジ ョ ン映像信号の デジ タ ル処理化が要求 さ れて い る 。 こ れに対 し 、 色信号の 復調 に 関 し て は、 例 え ば、 特開 平 8 — 1 4 0 1 1 4 号公報 (以下、 従来の文献 と い う ) に記載 さ れて い る 色復調装置 が 、 従来カゝ ら 提案 さ れて レ、 る 。
以下、 上記従来の 文献に記載 さ れて い る 従来の色復調装 置 を説明 す る 。
図 1 1 は 、 上記従来の 文献 に記載 さ れて い る 従来の色復 調装置の構成 を示すプ ロ ッ ク 図 で あ る 。
図 1 1 におい て 、 従来の色復調装置 は 、 B P F 回路 1 0 1 と 、 力 け算回路 1 0 2 〜 1 0 4 と 、 第 1 の L P F 回路 1 0 5 , 1 0 6 と 、 累積力 Π算回路 1 0 7 , 1 0 8 と 、 第 2 の L P F 回 路 1 0 9 , 1 1 0 と 、 V C O 回路 1 1 1 と 、 S I Nデー タ 生成回路 1 1 2 と 、 比較 回路 1 1 3 と を備 え る 。
B P F 回路 1 0 1 は 、 色副搬送波信号の帯域 を カ バーす る バ ン ド · パ ス · フ イ ノレ タ 回路 で あ り 、 デ ジ タ ノレ映像 の コ ン ポ ジ ッ ト 信号か ら 分離 さ れた色副搬送波信号 を入力 し て 不必要 な帯域の信号成分を 除去す る 。 かけ算回路 1 0 2 は 、 後述す る 比較回路 1 1 3 か ら 与 え ら れ る 利得制御 に従 つ て 、 入力す る 色副搬送波信号に対 し 、 出力 が一定の振幅を 保つ よ う に制御す る 。 こ の制御 を 、 一般に オー ト · カ ラ ー ' コ ン ト ロ ール (以 下、 A C C と 記す) と 言 う 。 かけ算回 路 1 0 3 は、 か け算回路 1 0 2 が 出力す る A C C 処理後の 色副搬送波信号 を 入力 し 、 後述す る S I Nデー タ 生成回路 1 1 2 が 出力す る 9 0 度位相 を持つ S I N波信号 と の かけ 算 をす る こ と で 、 R — Y復調 を行 う 。 か け算回路 1 0 4 は 、 か け算回路 1 0 2 が 出力す る A C C 処理後 の色副搬送波 信号を入力 し 、 後述す る S I Nデー タ 生成回路 1 1 2 が 出 力す る 1 8 0 度位相 を持つ S I N波信号 と の かけ算 をする こ と で、 B — Y復調 を行 う 。 第 1 の ? ? 回路 1 0 5 は、 R — Y信号の帯域 を通過 さ せ る ロ ー . パ ス · フ ィ ル タ 回路 で あ り 、 かけ算 回 路 1 0 3 が復調 し た信号の予 め 定め た高 帯域成分 ( ノ イ ズ等) を 除去 し て R — Y信号 を 出力す る 。 第 1 の し ? ? 回 路 1 0 6 は 、 B — Y信号の 帯域 を通過 さ せ る ロ ー . パ ス . フ ィ ル タ 回路で あ り 、 かけ算回路 1 0 4 が 復調 し た信号の 予 め 定 め た高帯域成分 ( ノ イ ズ等) を 除去 し て B — Y信号 を 出力す る 。
一方、 第 1 の L P F 回路 1 0 5 が 出力す る R — Y信号は 、 累積加算回路 1 0 7 に 入力 さ れ る 。 累積加算回路 1 0 7 は 、 水平偏向装置 (図示せず) か ら 与 え ら れ る バー ス ト ' ゲー ト . パ ル ス (以下 、 B G P と 記す) に基づレヽ て 、 1 水 平期 間 の う ち バ ー ス ト 信号期 間 にお け る R — Y信号、 すな わ ち 、 バー ス ト 信号を 累積加算す る 。 こ の累積加算 さ れた バー ス ト 信号は、 第 2 の L P F 回路 1 0 9 を介 し て V C O 回路 1 1 1 に 出力 さ れ る 。 V C O 回路 1 1 1 は、 入力信号 の大 き さ に従 っ て 出力信号で あ る ラ ンプ波形の周期 を 可変 で き る 電圧制御発振回路で あ り 、 入力 さ れ る 累積加算 さ れ たバー ス ト 信号に従 っ て 、 出 力す る ラ ンプ波形の周期 がバ ー ス ト 信号の周期 と 同期す る よ う に制御す る 。 S I Nデー タ 生成回路 1 1 2 は、 V C O 回路 1 1 1 が 出力す る ラ ンプ 波形 を 用 いて 、 ラ ン プ波形の周 期 に対 し て 9 0 度お よ び 1 8 0 度位相 を持つ S I N直交信号 を それぞれ生成 し 、 9 0 度位相 の S I N信号を か け算 回路 1 0 3 へ 、 1 8 0 度位相 の S I N信号を か け算回路 1 0 4 へ出力す る 。
上述 し た フ ィ ー ドバ ッ ク ' ルー プ (以下、 第 1 の フ ィ ー ドバ ッ ク · ノレー プ と レヽ う ) を形成す る こ と で、 従来の色復 調装置 は、 常にバー ス ト 信号 に 同期 し た正確な R — Y復調 , B — Y復調 を行 う こ と 力 Sで き る 。
ま た 、 第 1 の L P F 回路 1 0 6 が 出 カす る 8 _ 丫信号は 、 累積加算回路 1 0 8 に入力 さ れ る 。 累積加算回路 1 0 8 は、 上記 と 同様 に 、 水平偏 向 装置か ら 与 え ら れ る B G P に 基づい て 、 バ ー ス ト 信号 を 累積加算す る 。 こ の累積加算 さ れたバー ス ト 信 号 は 、 第 2 の L P F 回 路 1 1 0 を介 し て 比 較回路 1 1 3 に 出 力 さ れ る 。 比較回路 1 1 3 は 、 予 め 定め た基準値を有 し て お り 、 第 2 の L P F 回路 1 1 0 カゝ ら 入力 さ れ る 累積加算 さ れたバー ス ト 信号の値 と 当 該基準値 と を 比較す る 。 そ し て 、 比較回路 1 1 3 は、 累積加算 さ れたバ ー ス ト 信号の値が 基準値 と 一致す る よ う に 、 か け算回路 1 0 2 の禾 IJ得 を制御す る 。
上述 し た フ ィ ー ドノく ッ ク ' ルー プ (以下、 第 2 の フ ィ 一 ド ノく ッ ク ' ルー プ と い う ) を形成す る こ と で、 従来の色復 調装置は 、 常 に一定の色信号振幅 を得 る こ と が で き る 。
し カゝ し な が ら 、 上記従来の色復調装置にお い て は、 R — Y復調 を行 う 回路 (かけ算 回路 1 0 3 , 第 1 の L P F 回路 1 0 5 ) と 、 B — Y復調 を行 う 回路 (力ゝけ算回路 1 0 4 , 第 1 の L P F 回路 1 0 6 ) と 力 S 、 別個独立に構成 さ れて い る 。 ま た 、 第 1 の フ ィ ー ド バ ッ ク . ' ノレープを構成する 回路 の一部 (累積加算回路 1 0 7 , 第 2 の 乙 卩 ? 回路 1 0 9 ) と 、 第 2 の フ ィ ー ドバ ッ ク ' ノレー プ を構成す る 回路の一部 (累積加算 回路 1 0 8 , 第 2 の L P F 回路 1 1 0 ) と が 、 別個独立 に設 け ら れて レ、 る 。
こ の た め 、 上記従来の色復調装置で は、 一部 ま たは全て が 同様の処理を行 う か け算回路、 累積加算回路お よ び L P F 回路 を複数有す る こ と と な り 、 装置の規模が 大 き く な つ て し ま う と レヽ ぅ 問題点 を残 し て レ、 る 。
それ故、 本発明 の 目 的 は 、 従来 と 同 等の色復調 に 関す る 性能 を有 し つつ 、 処理回路の一部 を共用化す る こ と に よ り 装置規模の縮小 を 図 っ た色復調装置 を提供す る こ と で あ る
発明 の 開示
本発明 は 、 上記 目 的 を 達成す る た め に 、 以下 に述べ る 特 徴 を備 え て レ、 る 。
第 1 の 局面 は 、 テ レ ビ ジ ョ ン映像信号の コ ン ポ ジ ッ ト 信 号か ら 分離 し た色副搬送波信号を 、 デ ジ タ ル処理に よ り—色 復調す る 色復調装置で あ っ て 、
装置の動作基準で あ る シ ス テ ム ' ク ロ ッ ク (以 下、 S C L K と 記す) を 用 レヽて 、 予め 定め た ロ ー ド ' ク ロ ッ ク (以 下、 R C L K と 記す) を 生成す る 分周 回路 と 、
色副搬送波信号 を入力 し 、 当 該色副搬送波信号か ら 不必 要 な帯域の信号成分 を 除去す る バ ン ド · パ ス · フ ィ ル タ 回 路 と 、
バ ン ド · パ ス · フ ィ ル タ 回路が 出力す る 色副搬送波信号 を入力 し 、 比較回路カゝ ら 与 え ら れ る 利得制御 に従 っ て 、 出 力す る 当 該色副搬送波信号が 一定の振幅 を保つ よ う に制御 を行 う 第 1 の かけ算回路 と 、
第 1 の かけ算 回路が 出力す る 振幅制御後 の色副搬送波信 号 と 、 S I N デー タ 生成回路が 出力す る 位相交番 S I N波 信号 と を入力 し 、 双方の信号を か け算処理す る こ と で R — Y信号お よ び B — Y信号の多重化復調 を行 う 第 2 の か け算 回 路 と 、
第 2 の か け算回路が多重化復調 し た信号 を 入力 し 、 R — Y 信号お よ び B — Y信号の帯域 を通過 さ せて 予 め 定め た 高 帯域成分 を 除去す る 第 1 の ロ ー · ノ ス · フ ィ ル タ 回路 と 、 第 1 の ロ ー · パ ス · フ ィ ル タ 回路 が 出 力す る 高帯域成分 を 除去 し た後 の多重化復調 し た信 号 を 入力 し 、 R C L K に 従 っ て 、 当 該多重化復調 し た信号 を R — Y信号 と B — Y信 号 と に分離 し て それぞれ出力 す る 第 1 の ロ ー ド · ホー ル ド 回路 と 、
第 1 の ロ ー ' パ ス . フ イ ノレ タ 回路 が 出 力す る 高帯域成分 を 除去 し た後 の 多重化復調 し た信号 を 入力 し 、 バー ス ト—信 号期 間 を与 え る バー ス ト . ゲー ト . パ ル ス (以下、 B G P と 記す) に基づい て 、 R — Y信号お よ び B _ Y信号にお け る バー ス ト 信号 を それぞれ累積加算 し 、 こ の累積加算 した 各バー ス ト 信号 を 1 水平期 間 に 1 回 だ け 出力す る 累積加算 回路 と 、
累積加算回路が 出力す る 各バー ス ト 信号 を入力 し 、 R — Y信号お よ び B _ Y信号の帯域 を通過 さ せて 予 め定め た高 帯域成分を 除去す る 第 2 の ロ ー · パ ス · フ ィ ル タ 回路 と 、 第 2 の ロ ー · パ ス · フ ィ ノレ タ 回路が 出力す る 高帯域成分 を 除去 し た後 の各バー ス ト 信号 を入力 し 、 R C L K に従つ て 、 当 該バー ス ト 信号 を R — Υ信号 に お け る バー ス ト 信号 と Β — Υ信号に お け る バー ス ト 信号 と に分離 し て それぞれ 出力 す る 第 2 の ロ ー ド · ホ ー ル ド回路 と 、
第 2 の ロ ー ド · ホ一ル ド回路が 出 力 す る R — Υ信号にお け る バ ー ス ト 信号 を入力 し 、 当 該バー ス ト 信号の レ ベ ル に 従 っ て 、 ラ ン プ波形の周 期 を 可変 し て 出力す る V C O 回路 と 、
V C O 回路が 出力す る ラ ン プ波形 に おいて 、 R _ Y復調 軸 に対応す る デー タ と B — Y復調軸 に 対応す る デー タ と を 入力 し 、 R C L K に従 っ て 、 当 該 2 つ のデー タ を 交互に切 り 換え て 出力 す る ス ィ ツ チ回路 と 、
V C 〇 回路が 出力す る ラ ン プ波形 の デー タ に 、 ス ィ ッ チ 回路が 出力す る デー タ を加算 し て 出 力す る 加算回路 と 、 加算回路が 出 力 す る ラ ン プ波形 を 用 いて 、 当 該 ラ ン プ波 形 に 同期 し た位相 交番 S I N波信号 を 生成 し て 出力す る S I N デー タ 生成回路 と 、 ― 第 2 の ロ ー ド · ホ ー ル ド回路が 出力す る B — Y信号にお け る バー ス ト 信号を入力 し 、 当 該バー ス ト 信号の値 と 予め 定め た基準値 と を比較 し 、 当 該バー ス ト 信号の値が 当 該基 準値 と 一致す る よ う に 、 第 1 の かけ算 回路の利得を制御す る 比較回路 と を備 え る 。
上記の よ う に 、 第 1 の局面 に よ れ ば、 多重化復調 と い う 手法 を用 い 、 R — Y復調 を行 う 部分 と B — Y復調 を行 う 部 分、 お よ び第 1 の かけ算回路か ら 出力す る 色副搬送波信号 の振幅を 常 に一定にす る た め の第 1 の フ ィ 一 ドバ ッ ク · ル ー プを構成す る 部分の一部 と 、 第 2 の かけ算回路 において 常にバー ス ト 信号に 同期 し た正確な R — Y復調, B — Y復 調 を行 う た めの第 2 の フ ィ ー ドバ ッ ク ' ルー プを構成す る 部分の一部 を 、 共用 し た回路構成で実現 して い る 。 こ れに よ り 、 同様の処理を行 う 回路部分 を複数備 え る 必要が無 く な る の で、 色復調装置の規模の縮小 を 図 る こ と が で き る 。
第 2 の局面 は、 テ レ ビ ジ ョ ン映像信号の コ ン ポ ジ ッ ト 信 号か ら 分離 し た色副搬送波信号 を 、 デ ジ タ ル処理 に よ り 色 復調す る 色復調装置で あ っ て 、
装置の動作基準で あ る S C L K を 用 いて 、 予 め 定め た R C L K を生成す る 分周 回路 と 、
色副搬送波信号を入力 し 、 当 該色副搬送波信号か ら 不必 要 な帯域の信号成分 を 除去す る バ ン ド . ノ ス . フ ィ ル タ 回 路 と 、
バ ン ド · パ ス · フ イ ノレ タ 回路が 出 力 す る 色副搬送波信号 を入力 し 、 比較回路カゝ ら 与 え ら れ る 利得制御 に従 っ て 、 出 力する 当該色副搬送波信号が一定の振幅を保つ よ う に 御 を行 う 第 1 のかけ算回路 と 、
第 1 のかけ算回路が 出力する 振幅制御後の色副搬送波信 号 と 、 S I Nデータ 生成回路が 出力する位相交番 S I N波 信号 と を入力 し、 双方の信号をかけ算処理する こ と で R — Y信号お よ び B — Y信号の多重化復調を行 う 第 2 のかけ算 回路 と 、
第 2 のかけ算回路が多重化復調 した信号を入力 し、 R — Y信号お よ び B — Y信号の帯域を通過 さ せて予め定めた高 帯域成分を除去する 第 1 の ロ ー · パ ス · フ ィ ル タ 回路 と 、 第 1 の ロ ー · パ ス · フ ィ ル タ 回路が 出力する 高帯域成分 を除去 した後の多重化復調 した信号を入力 し、 R C L K に 従っ て、 当該多重化復調 した信号を R — Y信号 と B — Y信 号 と に分離 してそれぞれ出力する 第 1 の ロ ー ド ' ホー ル ド 回路 と 、
第 1 の ロ ー . パ ス . フ ィ ル タ 回路が 出力する 高帯域成分 を除去 した後の多重化復調 し た信号を入力 し、 バー ス ト 信 号期間 を与え る B G P に基づいて 、 R — Y信号お よ び B — Y信号にお け る バ ー ス ト 信号をそれぞれ累積加算 し、 こ の 累積加算 した各バー ス ト 信号を 1 水平期間 に 1 回だけ 出力 する 累積加算回路 と 、
累積加算回路が 出力す る 高帯域成分を除去 した後の各バ 一ス ト 信号を入力 し 、 R C L K に従っ て 、 当該バー ス ト 信 号を R — Y信号にお け る バー ス ト 信号 と B — Y信号にお け る バー ス ト 信号 と に分離 し て それぞれ出力す る 第 2 の ロ ー ド · ホ一 ノレ ド回路 と 、 第 2 の ロ ー ド · ホ ー ル ド回路が 出 力す る R — Y信号に—お け る バ ー ス ト 信号 を入力 し 、 R — Y信号の帯域を通過 さ せ て予 め定め た 高帯域成分を 除去す る 第 2 の ロ ー ' パ ス · フ ィ ル タ 回路 と 、
第 2 の ロ ー ド · ホール ド回路が 出 力す る B — Y信号にお け る バー ス ト 信号 を入力 し 、 B — Y信号の帯域を通過 さ せ て 予 め定め た 高帯域成分 を 除去す る 第 3 の ロ ー · パ ス · フ イ ノレ タ 回路 と 、
第 2 の ロ ー · パ ス · フ イ ノレ タ 回路が 出力す る 高帯域成分 を 除去 し た後 の R — Y 信号に お け る バー ス ト 信号を入力 し 、 当 該バー ス ト 信号の レベル に従 っ て 、 ラ ン プ波形の周期 を 可変 し て 出力 す る V C O 回路 と 、
V C O 回路が 出 力す る ラ ン プ波形にお い て 、 R — Y復調 軸に対応す る デー タ と B — Y 復調軸 に対応す る デー タ と を 入力 し 、 R C L K に従 っ て 、 当 該 2 つ のデー タ を 交互 に切 り 換 え て 出力す る ス ィ ツ チ回路 と 、
V C O 回路が 出 力す る ラ ン プ波形のデー タ に 、 ス ィ ッ チ 回路 が 出力す る デー タ を加算 し て 出 力 す る 加算回路 と 、 加算回路が 出 力 す る ラ ン プ波形 を用 い て 、 当 該 ラ ンプ波 形 に 同期 し た位相 交番 S I N 波信号 を 生成 し て 出力す る S I N デー タ 生成回 路 と 、
第 3 の ロ ー · パ ス · フ イ ノレ タ 回路が 出力す る 高帯域成分 を 除去 した後 の B — Y信号に お け る バー ス ト 信号 を 入力 し 、 当 該バー ス ト 信号の値 と 予 め定め た基準値 と を 比較 し 、 当 該バー ス ト 信 号 の値が 当 該基準値 と 一致す る よ う に 、 第 1 の かけ算回路 の利得を制御す る 比較回路 と を備 え る 。 上記の よ う に 、 第 2 の局面 に よ れば、 多重化復調 と い う 手法を用 い 、 R — Y復調 を行 う 部分 と B — Y 復調 を行 う 部 分、 お よ び第 1 のか け算回路か ら 出力す る 色副搬送波信号 の振幅 を 常 に一定にす る た め の第 1 の フ ィ ー ドバ ッ ク · ル ープを構成す る 部分の一部 と 、 第 2 の かけ算回路にお いて 常にバー ス ト 信号に 同期 し た正確な R — Y 復調, B — Y復 調 を行 う た めの第 2 の フ ィ ー ドバ ッ ク · ルー プ を構成す る 部分の一部 を 、 共用 し た 回路構成で実現 し て い る 。 こ れに よ り 、 同様の処理 を行 う 回路部分 を複数備 え る 必要が無 く な る の で 、 色復調装置の規模の縮小 を 図 る こ と が で き る 。
さ ら に 、 第 2 の 局面 に よ れば、 V C O 回 路へ出 力す る バ ー ス ト 信号 を帯域制 限す る 第 2 の ロ ー · ノ、。 ス · フ イ ノレ タ 回 路 と 、 比較回路へ出力す る バ ー ス ト 信号を 帯域制 限す る 第 3 の ロ ー · パ ス · フ ィ ル タ 回路 と を 、 2 つ個別 に備 え る 。 こ れに よ り 、 第 1 の フ ィ ー ドバ ッ ク ' ノレー プにお け る 周波 数特性 と 、 第 2 の フ ィ ー ドバ ッ ク · ノレー プにお け る 周波数 特性 と を 、 異な ら せ る こ と が 可能 と な り 、 よ り 高画質の色 復調 を 実現す る こ と が で き る 。
第 3 お よ び第 4 の 局面 は、 第 1 お よ び第 2 の局面 に従属 す る 局面で あ っ て 、
累積加算回路は、
入力す る 信号 と 論理積回路が 出力 す る 信号 と を 、 加算 し て 出力す る 加算回路 と 、
加算回路 が 出力す る 信号 を 、 S C L K の タ イ ミ ン グ に従 つ て順 に 遅延す る ( 2 X n ) 個 ( n は 、 正 の整数) の ラ ッ チ回路 と 、 最終段の ラ ッ チ回路が 出力信号 と し て 出力す る 遅延信^ を 、 予め 定 め た利得で調整す る ゲイ ン調整回路 と 、
B G P を入力 し 、 当 該 B G P の期 間 に のみゲイ ン調整回 路が 出力す る 信号を 、 加算回路 に 出力す る 論理積回路 と を 備 え る 。
第 5 〜第 8 の局面 は、 第 1 〜第 4 の 局面 に従属す る 局面 で あ っ て 、
第 1 〜第 3 の ロ ー ' パ ス · フ ィ ル タ 回路は 、
入力す る 信号を 、 S C L Kの タ イ ミ ン グ に従 っ て順に遅 延す る ( 2 X n ) 個 の ラ ッ チ回路 と 、
最終段 の ラ ッ チ回路が 出力す る 遅延信号 を 、 予 め定め た 利得で調整す る 第 1 の ゲイ ン調整回路 と 、
入力す る 信号を 、 予 め定め た利得で調整す る 第 2 の ゲイ ン調整回路 と 、
第 1 の ゲイ ン調整回路が 出力す る 信号 と 第 2 の ゲイ ン調 整回路が 出力す る 信号 と を加算 し て 、 出力信号 と し て 出力 す る 加算回路 と を それぞれ備 え る 。
第 9 お よ び第 1 0 の 局面 は、 第 1 お よ び第 2 の 局面 に従 属す る 局面 で あ っ て 、
第 1 〜第 3 の ロ ー ' パ ス · フ イ ノレ タ 回路お よ び累積加算 回路は、
入力す る 信号 と 論理積回路が 出 力 す る 信号 と を 、 加算 し て 出力す る 第 1 の加算 回路 と 、
第 1 の加算回路が 出力す る 信号 を 、 S C L K の タ イ ミ ン グ に従 っ て順 に遅延す る ( 2 X n ) 個 の第 1 の ラ ッ チ回路 と 、 最終段 の第 1 の ラ ッ チ回路が 出力信号 と し て 出力す る j 延信号 を 、 予め 定めた利得で調整す る 第 1 の ゲイ ン調整回 路 と 、
B G P を入力 し 、 当該 B G P の期 間 に の み第 1 の ゲイ ン 調整回 路が 出力す る 信号を 、 第 1 の加算回路に出力す る 論 理積回路 と 、
最終段の第 1 の ラ ッ チ回路が 出力信号 と し て 出力する 遅 延信号 を 、 S C L K の タ イ ミ ン グ に従 っ て順に遅延する ( 2 X n ) 個 の第 2 の ラ ッ チ回路 と 、
最終段の第 2 の ラ ッ チ回路が 出力す る 遅延信号を 、 予め 定め た利得で調整す る 第 2 の ゲイ ン調整回路 と 、
最終段 の第 1 の ラ ッ チ回路が 出力信号 と し て 出力す る 遅 延信号 を 、 予め 定め た利得で調整す る 第 3 の ゲイ ン調整回 路 と 、
第 2 の ゲイ ン調整回路が 出 力す る 信号 と 第 3 の ゲイ ン調 整回路が 出力す る 信号 と を加算 し て 、 出力信号 と し て 出力 す る 第 2 の加算回 路 と を それぞれ備 え る 。
上記 の よ う に 、 第 3 〜第 1 0 の局面 は、 それぞれ、 第 1 お よ び第 2 の局面 におけ る 第 1 〜第 3 の ロ ー ' パ ス · フ ィ ルタ 回 路お よ び累積加算回 路の さ ら に詳細 な構成 を示 し た も の で あ る 。 こ の よ う に 、 第 3 〜第 1 0 の局面 に よ れば、 遅延 に用 レヽ る ラ ツ チ回路を偶数個単位で用 い る こ と に よ り 、 多重化 さ せた R — Y信号お よ び B — Y信号 を壊す こ と な く (す な わ ち 、 R — Y信号お よ び B — Y信号を それぞれ別 個 に ) フ ィ ル タ リ ン グお よ び累積加算す る こ と が で き る 。 図面 の簡単な説明
図 1 は 、 本発明 の第 1 の 実施形態 に係 る 色復調装置の構 成 を示すブ ロ ッ ク 図 で あ る 。
図 2 は、 V C O 回路 9 が 出力す る ラ ンプ波形の一例 を説 明 す る 図 で あ る 。
図 3 は、 S W回路 1 1 で行 う 処理 を説明す る タ イ ミ ン グ 図 で あ る 。
図 4 は、 加算回路 1 0 、 S I Nデー タ 生成回路 1 2 お よ びかけ算回路 3 にお け る 出力 波形 を示す図 で あ る 。
図 5 は、 第 1 の L P F 回路 4 お よ び第 2 の L P F 回路 7 の詳細 な構成の一例 を示すプ ロ ッ ク 図 で あ る 。
図 6 は、 累積加算回路 6 の詳細 な構成の一例 を示すプ ロ ッ ク 図 で あ る 。
図 7 は、 第 1 の ロ ー ド ' ホ ー ル ド回路 5 お よ び第 2 の 口 一 ド · ホール ド回路 8 の詳細 な構成の一例 を示すブ ロ ッ ク 図 で あ る 。
図 8 は 、 第 1 の ロ ー ド · ホ ー ル ド 回路 5 で行 う 処理を説 明 す る タ イ ミ ン グ図 で あ る 。
図 9 は、 第 1 の L P F 回路 4 、 第 2 の L P F 回路 7 お よ ぴ累積加算回路 6 の詳細 な構成の他 の 一例 を示すプ ロ ッ ク 図 で あ る 。
図 1 0 は、 本発明 の第 2 の 実施形態 に係 る 色復調装置の 構成 を示すプ ロ ッ ク 図 で あ る 。
図 1 1 は 、 従来の色復調装置の構成 を 示すブ ロ ッ ク 図 で あ る 。 発明 を 実施す る た め の最良 の形態 ― 以下、 本発明 の実施の形態につ い て 、 図面 を参照 し な が ら 説明す る 。
(第 1 の実施形態)
図 1 は 、 本発明 の第 1 の実施形態 に係 る 色復調装置の構 成 を示すブ ロ ッ ク 図 で あ る 。 図 1 において 、 本発 明 の第 1 の実施形態 に係 る 色復調装置は 、 B P F 回路 1 と 、 か け算 回路 2 〜 3 と 、 第 1 の L P F 回路 4 と 、 第 1 の ロ ー ド ' ホ 一ノレ ド回路 5 と 、 累積加算回路 6 と 、 第 2 の L P F 回路 7 と 、 第 2 の ロ ー ド ' ホ ー ル ド回路 8 と 、 V C O回路 9 と 、 加算回路 1 0 と 、 S W回路 1 1 と 、 S I Nデー タ 生成回路 1 2 と 、 比較回路 1 3 と 、 分周 回路 1 4 と を備 え る 。
ま ず、 B P F 回路 1 、 かけ算回路 2 〜 3 、 第 1 の L P F 回路 4 お よ び第 1 の ロ ー ド · ホ ー ル ド回路 5 の動作を順に 説明 し て 、 基本的 な色復調処理の流れを説明す る 。
8 回路 1 は 、 色副搬送波信号の帯域 を カ バーす る バ ン ド ' パス · フ ィ ル タ 回路で あ り 、 デ ジ タ ノレ映像 の コ ンポ ジ ッ ト 信号か ら 分離 さ れた色副搬送波信号 を入力 し て 不必 要 な帯域の信号成分 を 除去す る 。 か け算回路 2 は、 後述す る 比較回路 1 3 か ら 与 え ら れ る 利得制御 に従 っ て 、 入力す る 色副搬送波信号に対 し 、 出力 が 一定の振幅 を保つ よ う に 制御 ( A C C ) を行 う 。 かけ算回路 3 は、 かけ算 回路 2 が 出力す る A C C 処理後 の 色副搬送波信号 を 入力 し 、 後述す る S I Nデー タ 生成回 路 1 2 が 出 力す る 位相 交番 S I N波 信号 と の か け算 をす る こ と で 、 R _ Y信号お よ び B — Y信 号の双方 に 関 し て 多重化復調 を行 う 。 第 1 の L P F 回路 4 は、 R — Y信号お よ び B — Y信号の帯域を通過 さ せ る ロ ー . パ ス . フ ィ ル タ 回路で あ り 、 か け算回路 3 が 多重化復調 し た信号か ら 予 め 定め た 高帯域成分 ( ノ イ ズ等) を 除去 し て第 1 の ロ ー ド · ホ ール ド回路 5 お よ び累積加算回路 6 へ 出力す る 。 第 1 の ロ ー ド ' ホ ー ル ド回路 5 は 、 後述す る 分 周 回路 1 4 が 出力す る ロ ー ド ' ク ロ ッ ク (以下、 R C L K と 記す) に従っ て 、 入力す る 多重化復調 し た信号 を R — Υ 信号 と Β — Υ信号 と に分離 し て それぞれ出 力す る 。
次 に 、 図 2 〜図 8 を用 いて 、 累積加算回路 6 、 第 2 の L P F 回路 7 、 ロ ー ド ' ホ ー ノレ ド 回 路 8 、 V C O 回路 9 、 カロ 算回路 1 0 、 S W回路 1 1 、 S I Nデー タ 生成回路 1 2 お よ び分周 回路 1 4 の動作 を順 に説明す る と 共に 、 常 にバ 一 ス ト 信号に 同期 し た正確な R — Y復調, B — Y復調 を行 う 第 1 の フ ィ ー ド バ ッ ク · ルー プ の動作を説明す る 。
図 2 は、 V C O 回路 9 が 出 力す る ラ ンプ波形の一例 を説 明す る 図 で あ る 。 図 3 は、 S W回路 1 1 で行 う 処理を説明 す る タ イ ミ ン グ図 で あ る 。 図 4 は 、 加算回路 1 0 、 S I N デー タ 生成回路 1 2 お よ びか け 算 回路 3 に お け る 出力 波形 を示す図 で あ る 。 図 5 は、 第 1 の L P F 回路 4 お よ び第 2 の し P F 回路 7 の詳細 な構成の 一例 を 示すブ ロ ッ ク 図 で あ る 。 図 6 は、 累積加算回路 6 の詳細 な構成の一例 を示すブ ロ ッ ク 図 で あ る 。 図 7 は 、 第 1 の ロ ー ド · ホ ー ル ド回路 5 お よ び第 2 の ロ ー ド · ホ ール ド 回路 8 の詳細 な構成の一例 を示すブ ロ ッ ク 図 で あ る 。 図 8 は 、 第 1 の ロ ー ド ' ホ ール ド 回路 5 で行 う 処理を説明 す る タ イ ミ ン グ図 で あ る 。
V C O 回路 9 は 、 図 2 ( a ) に示す ラ ン プ波形 を 出 力す る 電圧制御発振回路で あ る 。 V C O 回 路 9 は 、 こ の ラ ンプ 波形 の周期 T を 入力信号の レ ベル に従 っ て 可変す る こ と が で き 、 入力信号の レ ベル が 大 き ければ ラ ン プ波形の周期 T が短 く な る よ う に制御 し 、 入力信号の レベル が小 さ ければ ラ ン プ波形の周 期 T が長 く な る よ う に制御す る 。 こ こ で 、 V C O 回路 9 が 出 力す る ラ ン プ波形の デー タ は、 周期 T ( べ ク ト ノレ位相 で言 う 0 度〜 3 6 0 度) 力 6 進数 ( H E X ) 信号におい て デー タ " 0 0 0 h " 〜デー タ " 1 F F h " に対応 さ せて あ る (図 2 ( a ) ) 。 従 っ て 、 デー タ " 0 8 O h " が べ ク ト ノレ位相 の 9 0 度 に該 当 し 、 デー タ " 1 0 0 h " が べ ク ト ノレ位相 の 1 8 0 度 に該 当 す る こ と と な る (図 2 ( b )
S W回路 1 1 は 、 外部 か ら 与 え ら れ る 制御信号に従 っ て 、 2 つ の入力信号か ら 1 つ の 出力信号 を選択的 に切 り 換え て 出 力 す る ス ィ ッ チ回路で あ る 。 こ の S W回路 1 1 の 2 つ の入力信号は 、 上述 し たデー タ " 0 8 0 h " (図 3 ( c ) ) と デー タ " 1 0 0 h " ( 図 3 ( d ) ) の 2 つ で あ り 、 制 御信 号は、 分周 回 路 1 4 が 出力す る R C L K (図 3 ( b ) ) で あ る 。
こ こ で、 分周 回路 1 4 は 、 図 3 ( a ) に示す装置全体の 動作基準で あ る シ ス テ ム ' ク ロ ッ ク (以下 、 S C L K と 記 す) を 用 レヽ て 、 図 3 ( b ) に示す R C L K を 生成す る 。 よ つ て 、 S W回路 1 1 の 出 力信号は、 S C L K の 1 ク ロ ッ ク 毎 に デー タ " 0 8 0 h " と デー タ " 1 0 0 h " と 力; 交互 に 切 り 替わ っ た デー タ と な る (図 3 ( e ) ) 。
加算回路 1 0 は 、 V C 〇 回路 9 が 出 力す る ラ ン プ波形の デー タ (図 2 ( a ) ) に S W回路 1 1 が 出力 す る デー タ ( 図 3 ( e ) ) を加算す る 。 従 っ て 、 加算回路 1 0 が 出力す る ラ ン プ波形は、 デー タ " 0 8 0 h " が加算 さ れた期 間 に おいてべ ク ト ル位相 で 9 0 度位相 シ フ ト し た波形 と な り 、 デー タ " 1 0 0 h " が加算 さ れた期 間 にお い てベ ク ト ル位 相 で 1 8 0 度位相 シ フ ト した波形 と な る (図 4 ( a ) ) 。
S I Nデー タ 生成回路 1 2 は、 入力す る ラ ンプ波形を用 いて 、 当 該 ラ ンプ波形 に 同期 し た S I N波信号 を 生成 し て 出力す る 。 従 っ て 、 S I Nデー タ 生成回路 1 2 は 、 加算回 路 1 0 が 出力す る ラ ン プ波形 ( 図 4 ( a ) ) に対応 して 、 デー タ " 0 8 0 h " が加算 さ れた期 間 に は 9 0 度位相 の S I N波信号を 、 デー タ " 1 0 0 h " が加算 さ れた期間 に は 1 8 0 度位相 の S I N波信号を 時分割 で生成す る こ と と な る 。 そ し て 、 S I Nデー タ 生成回路 1 2 は 、 こ の 9 0 度位 相 と 1 8 0 度位相 と を S C L K の 1 ク ロ ッ ク 毎 に 交互に繰 り 返す位相交番 S I N波信号 (図 4 ( b ) ) を 、 かけ算回 路 3 へ 出 力す る 。
従 っ て 、 かけ算回路 3 にお い て 、 S I Nデー タ 生成回路 1 2 が 出 力す る 位相 交番 S I N波信号 (図 4 ( b ) ) と か け算回路 2 が 出力す る 色副搬送波信号 と を か け算処理す る こ と に よ り 、 ベ ク ト ノレ位相 で言 う と こ ろ の 9 0 度 ( R — Y ) , 1 8 0 度 ( B — Y ) の 2 軸で復調 さ れた信号が 、 S C L K の 1 ク ロ ッ ク 毎 に交互に 出 力 さ れ る こ と と な る (図 4 ( c ) ) 。 なお、 か け算回路 3 が 出 力 す る 図 4 ( c ) の よ う な信 号 を 、 R — Y Z B — Y 多重ィヒ信号 と 言 う 。 こ の R — Y / B — Y 多重化信号 は、 第 1 の L P F 回路 4 へ入力 さ れ る 。
そ し て 、 第 1 の L P F 回路 4 は 、 上述の よ う に 、 かけ算 回路 3 が 出 力す る R — Y Z B — Y 多重化信号 (図 4 ( c ) ) 力ゝ ら 予 め 定め た 高帯域成分 ( ノ イ ズ等) を 除去 し て第 1 の ロ ー ド • ホール ド回路 5 お よ び累積加算回路 6 へ出力す る 。
こ の第 1 の L P F 回路 4 の詳細 な構成の一例 を 図 5 に示 す。 図 5 に おいて 、 第 1 の L P F 回路 4 は 、 ( 2 X n ) 個 の ラ ッ チ回路 4 1 ( n は、 正 の整数) と 、 ゲイ ン調整回路
4 2 , 4 3 と 、 加算回路 4 4 と を備 え る 。 図 5 に示す よ う に 、 ( 2 X n ) 個 の ラ ッ チ回路 4 1 は、 入力 さ れ る 信号 を
5 C L K の タ イ ミ ン グ でそれぞれ遅延す る 。 ゲイ ン調整回 路 4 2 は 、 最終段 の ラ ッ チ回路 4 1 力 ら 出力 さ れ る 遅延信 号を 、 予 め 定め た利得 ( K 1 ) で調整す る 。 ゲ イ ン調整回 路 4 3 は 、 入力 さ れ る 信号を予 め 定 め た利得 ( K 2 ) で調 整す る 。 加算回路 4 4 は 、 ゲ ィ ン調整回路 4 2 カゝ ら 出力 さ れ る 調整後 の信号 と 、 ゲイ ン調整 回 路 4 3 か ら 出力 さ れ る 調整後 の信号 と を 入力 し 、 双方の信号 を加算 し て 出力す る 。 こ う す る こ と で、 第 1 の L P F 回路 4 は 、 多重化 さ せた R — Y 信号お よ び B — Y信号 を壊す こ と な く (すな わ ち 、 R — Y信号お よ び B — Y 信号 を それぞれ別個 に) フ イ ノレ タ リ ン グす る こ と 力 S で き る
累積加算 回路 6 は 、 入力す る R — Y Z B — Y 多重化信号 (図 4 ( c ) ) 力 ら 、 水平偏 向装置 (図示せず) か ら 与 え ら れ る B G P に基づ い て 、 バー ス ト 信号 を 累積加算す る 。 そ し て 、 累 積加算 回路 6 は、 こ の 累積加算 し た バー ス ト 信 号を 、 1 水平期 間 に 1 回 だ け第 2 の L P F 回路 7 へ出力す る。
こ の 累積加算回路 6 の詳細 な構成 の 一例 を 図 6 に示す。 図 6 にお いて 、 累積加算回路 6 は 、 カ卩算回路 6 4 と 、 ( 2 X n ) 個 の ラ ッ チ回路 6 1 と 、 ゲイ ン調整回路 6 2 と 、 A N D 回 路 6 5 と を備 え る 。 図 6 に 示す よ う に 、 加算回路 6 4 は、 入力 さ れ る 信号 と A N D 回路 6 5 カゝ ら 出力 さ れ る 信 号 と を 入力 し、 双方の信号を加算 し て 出力す る 。 ( 2 X n ) 個 の ラ ッ チ回路 6 1 は 、 加算 回路 6 4 か ら 出力 さ れ る 信 号を S C L Kの タ イ ミ ン グでそれぞれ遅延す る 。 ゲイ ン調 整回路 6 2 は、 最終段の ラ ッ チ回路 6 1 カゝ ら 出力 さ れ る 遅 延信号 を 、 予め定め た利得 ( K ) で調整す る 。 A N D 回路 6 5 は 、 B G P の タ イ ミ ン グで動作 し 、 ゲイ ン調整回路 6 2 か ら 出力 さ れ る 調整後 の信号の 内バース ト 期 間 の信号の みを 、 カ卩算回路 6 4 へ フ ィ ー ド バ ッ ク す る 。 こ う す る こ と で、 累積加算回路 6 は 、 バー ス ト 信号 を累積加算す る こ と 力 Sで き る 。
第 2 の L P F 回路 7 は 、 カ ッ ト オ フ 周 波数が数 H z (好 ま し く は 、 2 〜 3 H z ) に予 め設 定 し て あ る ロ ー ' パ ス ' フ イ ノレ タ 回路で あ り 、 例 え ば、 ラ グ リ ー ド型で構成 さ れ る 。 第 2 の L P F 回路 7 にお い て 高帯域成分が カ ツ ト さ れた 信号は 、 第 2 の ロ ー ド ' ホー ル ド 回路 8 に 出 力 さ れ る 。
こ の 第 2 の L P F 回路 7 の構成 は 、 上記第 1 の L P F 回 路 4 で示 し た構成 と 同様で あ り ( 図 5 を参照) 、 ラ ッ チ回 路を偶数個用 いて 入力信号 を 遅延 さ せた信号 と 入力信号 と を 、 予 め 定め た利得でそ れぞれ調整 し た後 、 双方 を加算 し て 出力 し て レ、 る 。 こ う す る こ と で、 第 2 の L P F 回路 7」ま 、 累積加算 さ れたバー ス ト 信号 を フ イ ノレ タ リ ン グす る こ と が で き る 。
第 2 の ロ ー ド · ホ ー ル ド回路 8 は 、 分周 回路 1 4 が 出力 す る R C L K に従 っ て 、 累積加算回路 6 が 出力す る 累積加 算 さ れたバー ス ト 信号 を 、 R — Y信号にお け る バー ス ト 信 号 と B — Y信号にお け る バー ス ト 信号 と に分離 し て それぞ れ出力す る 。 こ こ で 、 R — Y信号 に お け る 累積加算 さ れた バー ス ト 信号は、 V C O 回路 9 へ 出 力 さ れ、 第 1 の フ ィ ー ド ノく ッ ク ' ループが形成 さ れ る 。
こ の第 2 の ロ ー ド · ホ ー ル ド回路 8 の詳細 な構成の一例 を 図 7 に示す。 図 7 におい て 、 第 2 の ロ ー ド · ホ ール ド回 路 8 は、 2 個 の S W回路 8 1 と 、 2 個 の ラ ッ チ回路 8 2 と 、 N O T 回路 8 3 と を備 え る 。 図 7 に示す よ う に 、 2 個の S W回路 8 1 は、 入力 さ れ る 信号 と 対応す る 2 個 の ラ ッ チ 回路 8 2 か ら 出力 さ れ る 信号 と を それぞれ入力 し 、 R C L K ま た は N O T 回路 8 3 に よ っ て反転 さ れた R C L K に従 つ て 、 それぞれ交互 に切 り 換 え て 出 力 す る 。 2 個 の ラ ッ チ 回路 8 2 は 、 対応す る 2 個 の S W回 路 8 1 が 出 力す る 信号 を S C L K の タ イ ミ ン グで出力す る 。 こ れに よ り 、 第 2 の ロ ー ド · ホ ー ル ド回路 8 は、 入力 信号 を R — Y信号にお け る 累積加算 さ れたバー ス ト 信号 と B — Y信号にお け る 累積 加算 さ れたバー ス ト 信号 と に分離 し て レ、 る 。
そ し て 、 V C O 回路 9 は、 第 2 の ロ ー ド · ホ ー ル ド回路 8 が 出力 す る R — Y信 号 にお け る 累 積力!]算 さ れた バ一 ス ト 信号 を入力 し 、 当 該バー ス ト 信号 に 従 っ て 、 出 力 す る ラ ン プ波形 (図 2 ( a ) ) の周期 T が バー ス ト 信 号の周期 と 同 期す る よ う に制御す る 。
こ れに よ り 、 本発明 の第 1 の実施形態に係 る 復調装置は 、 常にバー ス ト 信号 に 同期 し た正確な R — Y 復調, B — Y 復調 を行 う こ と が で さ る 。
次に 、 比較回路 1 3 の動作を説明 す る と 共 に 、 常 に一定 の色信号振幅を得 る こ と 力 S で き る 第 2 の フ ィ ー ド バ ッ ク · ルー プ の動作を説明す る 。
第 2 の 口 一 ド · ホ — ル ド回路 8 において分離 さ れた B — Y信号にお け る 累積カロ算 さ れた バー ス ト 信号は 、 比較回路 1 3 へ 出力 さ れ る 。 比較回路 1 3 は 、 予め定め た基準値 ( こ の基準値は、 予 め 回路内部 に保持 し て いて も ょ レヽ し 、 外 部か ら 与 え てや っ て も よ レヽ ) を有 し て お り 、 入力す る B — Y信号にお け る 累積加算 さ れたバー ス ト 信号の値 と 当 該基 準値 と を 比較す る 。 そ し て 、 比較回路 1 3 は 、 累積加算 さ れたバー ス ト 信号の値が基準値 と 一致す る よ う に 、 かけ算 回路 2 の利得を制御す る 。
こ れ に よ り 、 本発 明 の 第 1 の 実施形態 に係 る 復調装置 は 、 常に 一 定の色信号振幅 を得 る こ と が で き る 。
最後 に 、 第 1 の 口 ー ド ♦ ホ ー ル ド回路 5 は 、 上述 し た よ う に 、 第 1 の L P F 回路 4 が 高帯域成分を 除去 し て 出力す る R — Y / B 一 Y 多重化信号 ( 図 8 ( b ) ) を入力す る 。 そ して 、 第 1 の ロ ー ド · ホー ル ド 回路 5 は、 分周 回路 1 4 が 出力 す る R C L K (図 8 ( a ) ) に従 っ て 、 R — Y / B 一 Y 多重化信号 を R — Y信号 ( 図 8 ( c ) ) と B — Y 信号
(図 8 ( d ) ) と に 分離 し て そ れぞれ出力 す る 。 こ の第 1 の ロ ー K · ホ ーノレ ド 回路 5 の構成は 、 上記第 2 の ロ ー ド . ホ一ル ド回路 8 で示 し た構成 と 同様で あ り (図 7 を参照 ) 、 S W回路 8 1 と ラ ッ チ回路 8 2 と を 2 系統備 え 、 各系統 を R C L K に従 つ て 交互 に動作 さ せ る こ と で 、 入力信号を R 一 Y信号 と B _ Y信号 と に分離 し て い る 。
以上の よ う に 、 本発明 の第 1 の実施形態 に係 る 色復調装 置 に よ れば、 多重化復調 と い う 手法 を 用 い 、 R — Y 復調 を 行 う 回路 と B 一 Y 復調 を行 う 回路、 お よ び第 1 の フ ィ ー ド ノく ッ ク · /レ一プを構成す る 回路の一部 と 第 2 の フ ィ ー ドバ ッ ク · ノレ一プ を構成す る 回路の一部 を 、 共用 し た 回路構成 で実現 し て い る 。
こ れに よ り 、 同様の処理 を行 う 回路部分 を複数備 え る 必 要が無 く な る の で、 色復調装置の規模の縮小 を 図 る こ と が で き る 。 具体的 に は、 第 1 の実施形態 に係 る 色復調装置 を 半導体で形成 し た場合の ゲー ト 数 (約 6 1 0 0 個) は、 従 来の色復調装置 (図 1 1 を 参照) の ゲー ト 数 (約 8 1 0 0 個) に比 約 2 5 % も 削減す る こ と が で き る 。 従 っ て 、 低消費電力 化ゃ コ ス ト の縮小 を 実現す る こ と が で き る 。
なお 、 上記第 1 の 実施形態 に係 る 色復調装置 に お い て は 、 V c o 回路 9 が 出力す る ラ ンプ波形 (図 2 ( a ) ) のデ ー タ を 、 周 期 T 力 S H E X 信号にお い て デー タ " 0 0 0 h "
" 1 F F h " に対応 さ せて あ る 場合 を述べた が 、 こ れ以外 の デー タ 範囲 で対応 さ せて も 構わ な い。 た だ し 、 こ の場合 、 対応 さ せたデー タ 範囲 に お け る べ ク ト ノレ位相 が 9 0 度 に該 当 す る 新た な デー タ と 、 ベ ク ト ル位相 力 S 1 8 0 度 に該 当 す る 新た な デー タ と を 用 レヽ て 、 R — Y 復調お よ び B _ Y復調 を行 う こ と は言 う ま で も な い。 一 ま た 、 上記第 1 の実施形態に係 る 色復調装置 におい て は 、 R — Y復調軸が 9 0 度位相 で あ り B — Y復調軸力 8 0 度位相 で あ る こ と を前提 と し て述べた (図 2 ( b ) を参照 ) 。 し カゝ し 、 本発明 は 、 こ れ ら の位相以外に も 任意に色復 調軸の位相 を設定す る こ と が可能 で あ り 、 こ の場合に は、 色復調軸 を 決定す る S W回路 1 1 の入力デー タ を所望の H E X信号デー タ に設定すればよ い。
さ ら に 、 上記第 1 の 実施形態 に係 る 色復調装置 において は、 第 1 の L P F 回路 4 お よ び第 2 の L P F 回路 7 の構成 と して 図 5 に一例 を示 し 、 累積加算 回路 6 の構成 と し て 図 6 に一例 を示 し た が 、 こ れ ら の各回路 は、 図 9 に示す よ う に 、 こ れ ら 図 5 お よ び図 6 を組み合わせた構成 と す る こ と も 可能で あ る 。 なお 、 第 1 の L P F 回路 4 につい て は、 バ ー ス ト 信号の期 間 で動作 さ せ る 必要が な い た め 、 構成か ら A N D 回路が 削 除 さ れた形 と な る 。
(第 2 の実施形態)
図 1 0 は 、 本発 明 の第 2 の実施形態 に係 る 色復調装置の 構成 を示すブ ロ ッ ク 図 で あ る 。 図 1 0 にお い て 、 本発明 の 第 2 の実施形態 に係 る 色復調装置 は 、 B P F 回路 1 と 、 か け算回路 2 〜 3 と 、 第 1 の L P F 回 路 4 と 、 第 1 の ロ ー ド
• ホ ール ド 回路 5 と 、 累積加算回路 6 と 、 第 2 の ロ ー ド · ホ ー ル ド回 路 8 と 、 第 2 の L P F 回 路 7 と 、 第 3 の L P F 回路 1 5 と 、 V C O 回路 9 と 、 力 D算 回路 1 0 と 、 S W回路
1 1 と 、 S I N デー タ 生成回路 1 2 と 、 比較回路 1 3 と 、 分周 回路 1 4 と を備 え る 。 _ 図 1 0 に示すよ う に、 第 2 の実施形態に係 る 色復調 置 は、 上記第 1 の実施形態に係 る 色復調装置において、 第 2 の L P F 回路 7 の処理 と 第 2 の ロ ー ド · ホール ド回路 8 の 処理 と の順序を入れ替え、 さ ら に 、 比較回路 1 3 に出力す る た めの第 3 の L P F 回路 1 5 を新た に備 え る構成であ る なお、 第 2 の実施形態に係 る 色復調装置のその他の構成 は、 上記第 1 の実施形態に係 る 色復調装置の構成 と 同様で あ り 、 当該その他の構成について は同一の参照番号を付 し てそ の説明 を省略する 。
累積加算回路 6 が 出力する 累積加算 さ れたバー ス ト 信号 は、 1 水平期間 に 1 回だけ第 2 の ロ ー ド . ホー ル ド回路 8 へ出力 さ れ る。 次に、 第 2 の ロ ー ド ' ホー ル ド回路 8 は、 分周回路 1 4 が出力す る R C L K に従っ て 、 累積加算回路 6 が出力す る 累積加算 さ れたバ ー ス ト 信号を 、 R — Y信号 におけ る ノく ー ス ト 信号 と B — Y信号におけ る バ ー ス ト 信号 と に分離す る 。 そ して 、 第 2 の ロ ー ド ' ホ ー ル ド回路 8 は 、 R — Y信号におけ る 累積加算 さ れたバー ス ト 信号を第 2 の L P F 回路 7 へ 、 B — Y信号にお け る 累積加算 さ れたバ — ス ト信号を第 3 の L P F 回路 1 5 へ出力す る 。
第 2 の L P F 回路 7 は、 入力す る R — Y信号におけ る 累 積加算 さ れたバー ス ト 信号の予め定めた高帯域成分を カ ツ 卜 し、 V C O 回路 9 へ出力する 。 一方、 第 3 の L P F 回路 1 5 は、 カ ッ ト オフ周波数が数 H z (好ま し く は、 2 H z 以下) に予め設定 して あ る ロ ー · パ ス · フ ィ ノレタ 回路であ る。 第 3 の L P F 回路 1 5 は、 入力す る B — Y信号におけ る 累積加算 さ れたバー ス ト 信号の 高帯域成分 を カ ツ ト 、 比較回路 1 3 へ 出力す る 。
従 っ て 、 V C O 回路 9 へ出力す る R — Y 信号にお け る 累 積加算 さ れたバー ス ト 信号の周波数特性 ( ノ イ ズ応答) と 、 比較回路 1 3 へ出力す る 累積加算 さ れた B — Y信号にお け る バー ス ト 信号の周 波数特性 ( ノ イ ズ応答) と を 、 異な ら せ る こ と が 可能 と な る 。
以上 の よ う に 、 本発明 の第 2 の実施形態 に係 る 色復調装 置 に よ れば、 V C O 回路 9 へ 出力す る バー ス ト 信号を帯域 制 限す る L P F 回路 と 、 比較回路 1 3 へ出力す る バー ス ト 信号を 帯域制限す る L P F 回路 と を 、 2 つ個別 に備 え る 。
こ れに よ り 、 上記第 1 の 実施形態 に係 る 色復調装置 に比 ベ る と 回路規模は、 多少拡大 はす る が (半導体で形成 し た 場合の ゲー ト 数は、 約 6 5 0 0 個 と な る ) 、 第 1 の フ ィ ー ドバ ッ ク ' ルー プにお け る 周 波数特性 と 、 第 2 の フ ィ ー ド バ ッ ク ' ルー プにお け る 周 波数特性 と を 、 異 な ら せ る こ と が 可能 と な り 、 よ り 高画質の色復調 を 実現す る こ と が で き る 。 産業上の利用 可能性
上述 し た よ う に 、 本発 明 の色復調装置 は 、 テ レ ビ ジ ョ ン 映像信号の コ ン ポ ジ ッ ト 信号か ら 分離 し た色副搬送波信号 を デ ジ タ ノレ処理 に よ り 色復調す る に あ た り 、 従来 と 同等の 色復調 に関す る 性能 を有 し つつ 、 処理回路 の一部 を 共用 化 す る こ と に よ り 、 装置規模の縮小 を 図 る 目 的で用 い る こ と が 可能で あ る 。

Claims

請求の範囲 ―
1 . テ レ ビ ジ ョ ン映像信号の コ ン ポ ジ ッ ト 信号か ら 分離 し た色副搬送波信号 を 、 デ ジ タ ル処理に よ り 色復調す る 色復調装置で あ っ て 、
装置 の動作基準で あ る シ ス テ ム · ク ロ ッ ク (以 下、 S C L K と 記す) を用 レヽ て 、 予 め 定め た ロ ー ド ' ク ロ ッ ク (以 下、 R C L K と 記す) を 生成す る 分周 手段 と 、
前記色副搬送波信号 を 入力 し 、 当 該色副搬送波信号か ら 不必要 な帯域の信号成分 を 除去す る バ ン ド · パ ス · フ ィ ル タ 手段 と 、
前記バ ン ド · パ ス · フ ィ ル タ 手段が 出力す る 前記色副搬 送波信号を入力 し 、 比較手段か ら 与 え ら れ る 利得制御に従 つ て 、 出力す る 当 該色副搬送波信 号が 一定の振幅 を保つ よ う に制御 を行 う 第 1 の か け算手段 と 、
前記第 1 の かけ算手段が 出力す る 振幅制御後 の前記色副 搬送波信号 と 、 S I N デー タ 生成手段が 出 力す る 位相交番 S I N波信号 と を入力 し 、 双方の信号 を か け算処理す る こ と で R — Y 信号お よ び B — Y 信号の 多重化復調 を行 う 第 2 の かけ算手段 と 、
前記第 2 の かけ算手段が 多重化復調 し た信号 を入力 し 、 R — Y信号お よ び B — Y 信号の帯域 を通過 さ せて予め 定 め た 高帯域成分 を 除去す る 第 1 の ロ ー . パ ス · フ ィ ル タ 手段 と 、
前記第 1 の ロ ー · パ ス · フ ィ ル タ 手段が 出 力す る 高帯域 成分を 除去 し た後 の 前記多重化復調 し た信号 を 入力 し 、 前 記 R C L K に従 っ て 、 当 該多重化復調 し た信号を R — YJ言 号 と B — Y信号 と に分離 し て それぞれ出力す る 第 1 の ロ ー ド · ホー ル ド手段 と 、
前記第 1 の ロ ー · パ ス · フ ィ ル タ 手段が 出力す る 高帯域 成分 を除去 し た後 の前記多重化復調 し た信号 を入力 し 、 バ ー ス ト 信号期 間 を 与 え る バー ス ト · ゲー ト ' パ ル ス (以下 、 B G P と 記す) に基づいて 、 R _ Y 信号お よ び B — Y信 号にお け る バー ス ト 信号 を それぞれ累積加算 し 、 こ の 累積 加算 し た各バー ス ト 信号を 1 水平期 間 に 1 回 だけ 出力す る 累積加算手段 と 、
前記累積加算手段が 出力す る 各バー ス ト 信号を入力 し 、 R — Y信号お よ び B — Y信号の帯域 を 通過 さ せて 予 め定め た 高帯域成分 を 除去す る 第 2 の ロ ー · パ ス · フ ィ ル タ 手段 と 、
前記第 2 の ロ ー · パ ス · フ イ ノレ タ 手段が 出力す る 高帯域 成分 を 除去 し た後 の前記各バ ー ス ト 信号 を入力 し 、 前記 R C L K に従 っ て 、 当 該バー ス ト 信号 を R — Y信号 にお け る バー ス ト 信号 と B — Y信号 にお け る バー ス ト 信号 と に分離 し て それぞれ出 力す る 第 2 の ロ ー ド · ホール ド手段 と 、 前記第 2 の ロ ー ド · ホ ー ル ド手段 が 出力す る R — Y 信号 にお け る バー ス ト 信号 を 入力 し 、 当 該バー ス ト 信号の レ べ ルに従 っ て 、 ラ ン プ波形 の周期 を 可変 し て 出力す る V C O 手段 と 、
前記 V C O 手段が 出 力 す る ラ ン プ波形 にお い て 、 R — Y 復調軸 に対応す る デー タ と B — Y 復調軸に対応す る デー タ と を入力 し 、 前記 R C L K に従 っ て 、 当 該 2 つ の デー タ を 交互 に切 り 換え て 出 力す る ス ィ ッ チ手段 と 、 一 前記 V C O手段が 出力す る ラ ンプ波形の デー タ に 、 前記 ス ィ ツ チ手段が 出 力 す る デー タ を加算 し て 出力す る 加算手 段 と 、
前記加算手段が 出力す る ラ ン プ波形 を用 い て 、 当 該 ラ ン プ波形に 同期 し た前記位相交番 S I N 波信号 を 生成 し て 出 力す る 前記 S I N デー タ 生成手段 と 、
前記第 2 の ロ ー ド · ホ ー ル ド手段が 出 力す る B — Y信号 にお け る バー ス ト 信号を入力 し 、 当 該バー ス ト 信号の値 と 予 め 定め た基準値 と を比較 し 、 当 該バー ス ト 信号の値が 当 該基準値 と 一致す る よ う に、 前記第 1 の かけ算手段の利得 を制御す る 前記比較手段 と を備 え る 、 色復調装置。
2 . テ レ ビ ジ ョ ン映像信号の コ ン ポ ジ ッ ト 信号か ら 分離 し た色副搬送波信号を 、 デ ジ タ ル処理に よ り 色復調す る 色復調装置で あ っ て 、
装置の動作基準 で あ る シ ス テ ム ' ク ロ ッ ク (以下、 S C L K と 記す) を 用 レ、 て 、 予 め 定 め た 口 一 ド * ク ロ ッ ク (以 下、 R C L K と 記す) を生成す る 分周 手段 と 、
前記色副搬送波信号を入力 し 、 当 該色副搬送波信号か ら 不必要 な帯域の信号成分 を除去す る バ ン ド · パ ス · フ ィ ル タ 手段 と 、
前記バ ン ド · パ ス · フ ィ ル タ 手段が 出 力す る 前記色副搬 送波信号 を入力 し 、 比較手段 か ら 与 え ら れ る 利得制御 に従 て 、 出 力す る 当 該色副搬送波信号が 一定の 振幅 を保つ よ う に制御 を行 う 第 1 のか け算 手段 と 、
前記第 1 の か け 算手段が 出 力 す る 振幅制御後 の前記色副 搬送波信号 と 、 S I N デー タ 生成手段 が 出 力す る 位相交番 S I N波信号 と を入力 し 、 双方の信号 を か け算処理す る こ と で R — Y信号お よ び B — Y信号の 多重化復調 を行 う 第 2 の かけ算手段 と 、
前記第 2 の か け算手段が 多重化復調 し た信号を 入力 し 、 R — Y信号お よ び B — Y信号の帯域 を通過 さ せて 予 め 定め た 高帯域成分 を 除去す る 第 1 の ロ ー · ノ ス · フ イ ノレ タ 手段 と 、
前記第 1 の ロ ー · パ ス · フ ィ ル タ 手段が 出 力す る 高帯域 成分 を除去 し た後 の前記多重化復調 し た信号 を入力 し 、 前 記 R C L K に従 っ て 、 当 該多重化復調 し た信号 を R — Y信 号 と B — Y信号 と に分離 し て それぞれ出力す る 第 1 の ロ ー ド · ホ ール ド手段 と 、
前記第 1 の ロ ー · ノヽ。 ス ' フ ィ ル タ 手段が 出力す る 高帯域 成分 を除去 し た後 の前記多重化復調 し た信号を入力 し 、 バ ー ス ト 信号期 間 を 与 え る バー ス ト · ゲー ト · パ ル ス (以下
、 B G P と 記す) に基づ い て 、 R — Y 信号お よ び B — Y信 号 にお け る バー ス ト 信号 を それぞれ累積加算 し 、 こ の 累積 加算 し た各バー ス ト 信号 を 1 水平期 間 に 1 回 だ け 出力す る 累積加算手段 と 、
前記累積加算手段が 出 力す る 高帯域成分 を 除去 し た後 の 前記各バー ス ト 信号 を入力 し 、 前記 R C L K に従 っ て 、 当 該バー ス ト 信号 を R _ Y信号にお け る ノくー ス ト 信号 と B — Y 信号にお け る バ ー ス ト 信号 と に分離 し て それぞれ出 力す る 第 2 の 口 一 ド · ホ ー ル ド手段 と 、
前記第 2 の ロ ー ド · ホ ー ル ド手段が 出力す る R — Y信号 にお け る バー ス ト 信号 を 入力 し 、 R — Y信 号の帯域を通過 さ せて 予 め 定め た 高帯域成分 を 除去す る 第 2 の ロ ー · パ ス • フ ィ ル タ 手段 と 、
前記第 2 の ロ ー ド · ホ ー ル ド手段が 出力す る B — Y信号 にお け る バー ス ト 信号 を入力 し 、 B — Y信号の帯域を通過 さ せて 予 め 定め た 高帯域成分 を 除去す る 第 3 の ロ ー · パ ス • フ イ ノレ タ 手段 と 、
前記第 2 の ロ ー · パ ス · フ ィ ル タ 手段が 出力す る 高帯域 成分 を 除去 した後 の R — Y信号 に お け る バー ス ト 信号 を入 力 し 、 当 該バー ス ト 信号の レ ベ ル に従 っ て 、 ラ ンプ波形の 周期 を 可変 して 出力す る V C O 手段 と 、
前記 V C O手段が 出力す る ラ ン プ波形にお い て 、 R — Y 復調軸 に対応す る デー タ と B — Y 復調軸に対応す る デー タ と を入力 し 、 前記 R C L K に従 っ て 、 当該 2 つ のデー タ を 交互 に切 り 換えて 出力す る ス ィ ツ チ手段 と 、
前記 V C O 手段が 出 力す る ラ ン プ波形のデー タ に 、 前記 ス ィ ツ チ手段が 出 力す る デー タ を加算 し て 出 力す る 加算手 段 と 、
前記加算手段が 出 力す る ラ ン プ波形 を用 い て 、 当 該 ラ ン プ波形 に 同 期 し た前記位相交番 S I N 波信号 を 生成 し て 出 力す る 前記 S I N デー タ 生成手段 と 、
前記第 3 の ロ ー · パ ス · フ イ ノレ タ 手段が 出力す る 高帯域 成分 を 除去 した後 の B — Y信号 に お け る バー ス ト 信号 を入 力 し 、 当 該バー ス ト 信号の値 と 予 め 定め た基準値 と を 比較 し 、 当 該バ ー ス ト 信 号の値が 当 該基準値 と 一致す る よ う に 、 前記第 1 の かけ算手段の利得 を 制御す る 前記比較手段 と を備 え る 、 色復調装置。
3 . 前記累積加算手段 は 、
入力す る 信号 と 論理積手段が 出力す る 信号 と を 、 加算 し て 出 力 す る加算手段 と 、
前記加算手段が 出力す る 信号を 、 前記 S C L Kの タ イ ミ ン グ に従 っ て順に遅延す る ( 2 X n ) 個 ( n は、 正の整数 ) の ラ ッ チ手段 と 、
最終段の前記 ラ ツ チ手段が 出力信号 と し て 出力す る 遅延 信号 を 、 予め定 め た利得で調整す る ゲイ ン調整手段 と 、 前記 B G P を入力 し 、 当 該 B G P の期 間 に の み前記ゲイ ン調整手段が 出力す る 信号 を 、 前記加算手段 に 出力す る 前 記論理積手段 と を備 え る 、 ク レ ー ム 1 に記載の色復調装置
4 . 前記累積加算手段 は、
入力 す る 信号 と 論理積手段が 出力す る 信号 と を 、 加算 し て 出力 す る加算手段 と 、
前記加算手段 が 出力す る 信号を 、 前記 S C L Kの タ イ ミ ン グ に従 っ て順 に遅延す る ( 2 X n ) 個 ( n は、 正 の整数 ) の ラ ッ チ手段 と 、
最終段の前記 ラ ッ チ手段が 出力信号 と し て 出力す る 遅延 信号 を 、 予め定 め た利得で調整す る ゲイ ン調整手段 と 、 前記 B G P を 入力 し 、 当 該 B G P の期 間 に の み前記ゲイ ン調整手段が 出 力す る 信号 を 、 前記加算手段 に 出 力す る 前 記論理積手段 と を備 え る 、 ク レ ー ム 2 に記載の色復調装置 刖記第 1 お よ び第 2 の 口一 ノ ス フ イ ノレ タ 手 段は 、
入力 す る 信号 を 、 前記 S C L K の タ イ ミ ン グに従 っ て順 に遅延す る ( 2 X n ) 個 ( n は 、 正の整数) の ラ ッ チ手段 と 、
最終段の前記 ラ ッ チ手段が 出 力 す る 遅延信号を 、 予 め定 め た利得で調整す る 第 1 の ゲイ ン調整手段 と 、
入力 す る 信号 を 、 予め定め た利得で調整す る 第 2 の ゲイ ン調整手段 と 、
前記第 1 の ゲイ ン調整手段 が 出 力す る 信号 と 前記第 2 の ゲイ ン調整手段が 出 力す る 信号 と を加算 し て 、 出力信号 と し て 出 力す る加算手段 と をそれぞれ備 え る 、 ク レー ム 1 に 記載の 色復調装置。
6 . 前記第 1 〜第 3 の ロ ー . パ ス ' フ ィ ル タ 手段 は 入力 す る 信号 を 、 前記 S C L K の タ イ ミ ン グ に従 っ て順 に遅延す る ( 2 X n ) 個 ( n は 、 正の整数) の ラ ッ チ手段 と 、
最終段 の前記 ラ ッ チ手段が 出 力 す る 遅延信号を 、 予 め 定 め た利得で調整す る 第 1 の ゲイ ン調整手段 と 、
入力 す る 信号を 、 予 め 定め た利得で調整す る 第 2 の ゲイ ン調整手段 と 、
前記第 1 の ゲイ ン調整手段が 出 力す る 信号 と 前記第 2 の ゲイ ン調整手段が 出 力 す る 信号 と を加算 し て 、 出力信号 と し て 出 力 す る加算手段 と を そ れぞれ備 え る 、 ク レー ム 2 に 記載の 色復調装置。
7 . 前記第 1 お よ び第 2 の ロ ー ' ノ ス ' フ イ ノレ タ 手 段は、 ^ 入力す る 信号を 、 前記 S C L K の タ イ ミ ン グ に従 っ て順 に遅延す る ( 2 X n ) 個 ( n は、 正 の整数) の ラ ッ チ手段 と 、
最終段の前記 ラ ッ チ手段が 出 力す る 遅延信号 を 、 予め 定 め た利得で調整す る 第 1 の ゲイ ン調整手段 と 、
入力す る 信号を 、 予 め 定め た利得で調整す る 第 2 の ゲイ ン調整手段 と 、
前記第 1 の ゲイ ン調整手段が 出力す る 信号 と 前記第 2 の ゲイ ン調整手段が 出力す る 信号 と を加算 し て 、 出力信号 と し て 出力す る 加算手段 と を それぞれ備 え る 、 ク レ ー ム 3 に 記載の色復調装置。
8 . 前記第 1 〜第 3 の ロ ー ' ノ ス · フ イ ノレ タ 手段は 入力す る 信号を 、 前記 S C L K の タ イ ミ ン グ に従 っ て順 に遅延す る ( 2 X n ) 個 ( n は、 正 の整数) の ラ ッ チ手段 と 、
最終段 の前記 ラ ッ チ手段が 出力 す る 遅延信号 を 、 予 め 定 め た利得で調整す る 第 1 の ゲイ ン調整手段 と 、
入力す る 信号を 、 予 め 定 め た利得で調整す る 第 2 の ゲイ ン調整手段 と 、
前記第 1 の ゲイ ン調整手段が 出 力す る 信号 と 前記第 2 の ゲイ ン調整手段が 出 力す る 信号 と を加算 し て 、 出 力信号 と し て 出力す る 加算手段 と を それぞれ備 え る 、 ク レ ー ム 4 に 記載の色復調装置。
9 . 前記第 1 お よ び第 2 の ロ ー ' パ ス ' フ ィ ノレ タ 手 段お よ び前記累積加算手段 は 、 ― 入力す る 信号 と 論理積手段が 出力す る 信号 と を 、 加算 し て 出力す る 第 1 の加算手段 と 、
前記第 1 の加算手段が 出力す る 信号 を 、 前記 S C L K の タ イ ミ ン グ に従 っ て順 に遅延す る ( 2 X n ) 個 ( n は、 正 の整数) の第 1 の ラ ッ チ手段 と 、
最終段 の 前記第 1 の ラ ツ チ手段が 出力信号 と し て 出力す る 遅延信号 を 、 予め定め た利得で調整す る 第 1 の ゲイ ン調 整手段 と 、
前記 B G P を入力 し 、 当 該 B G P の期間 に の み前記第 1 の ゲイ ン調整手段が 出力 す る 信号 を 、 前記第 1 の加算手段 に 出力す る 前記論理積手段 と 、
最終段 の前記第 1 の ラ ツ チ手段が 出 力信号 と し て 出力す る 遅延信号 を 、 前記 S C L K の タ イ ミ ン グ に従 っ て順に遅 延す る ( 2 X n ) 個 の第 2 の ラ ッ チ手段 と 、
最終段 の 前記第 2 の ラ ツ チ手段 が 出 力す る 遅延信号を 、 予 め定 め た利得で調整す る 第 2 の ゲイ ン調整手段 と 、
最終段 の 前記第 1 の ラ ッ チ手段 が 出 力信号 と し て 出力す る 遅延信号 を 、 予 め定 め た利得で調整す る 第 3 の ゲイ ン調 整手段 と 、
前記第 2 の ゲ イ ン調整手段が 出 力す る 信号 と 前記第 3 の ゲィ ン調整手段が 出 力す る 信号 と を加算 し て 、 出 力信号 と し て 出力 す る 第 2 の加算手段 と を それぞれ備 え る 、 ク レ ー ム 1 に記載 の 色復調装置。
1 0 . 前記第 1 〜第 3 の ロ ー ' パ ス ' フ ィ ル タ 手段お よ び前記累 積加算手段 は 、 入力 す る 信号 と 論理積手段が 出力 す る 信号 と を 、 加算—し て 出力す る 第 1 の加算手段 と 、
前記第 1 の加算手段が 出力す る 信号を 、 前記 S C L Kの タ イ ミ ン グに従 っ て順に遅延す る ( 2 X n ) 個 ( n は、 正 の整数) の第 1 の ラ ッ チ手段 と 、
最終段 の前記第 1 の ラ ツ チ手段が 出力信号 と し て 出力す る 遅延信号を 、 予 め 定め た利得で調整す る 第 1 の ゲイ ン調 整手段 と 、
前記 B G P を入力 し 、 当 該 B G P の期 間 に のみ前記第 1 のゲイ ン調整手段が 出力す る 信号 を 、 前記第 1 の加算手段 に 出力 す る 前記論理積手段 と 、
最終段 の前記第 1 の ラ ツ チ手段が 出力信号 と して 出力す る 遅延信号を、 前記 S C L K の タ イ ミ ン グ に従っ て順に遅 延す る ( 2 X n ) 個 の第 2 の ラ ッ チ手段 と 、
最終段 の前記第 2 の ラ ツ チ手段が 出力す る 遅延信号を 、 予め定 め た利得で調整す る 第 2 の ゲイ ン調整手段 と 、
最終段 の前記第 1 の ラ ツ チ手段が 出力信号 と し て 出力す る 遅延信 号を 、 予 め 定め た利得で調整す る 第 3 の ゲイ ン調 整手段 と 、
前記第 2 のゲイ ン調整手段が 出力す る 信号 と 前記第 3 の ゲイ ン調整手段が 出 力す る 信号 と を加算 し て 、 出力信号 と して 出 力 す る 第 2 の加算手段 と を それぞれ備 え る 、 ク レ ー ム 2 に記載の色復調装置。
PCT/JP2000/001317 1999-03-08 2000-03-06 Color demodulating device Ceased WO2000054514A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/674,845 US6567129B1 (en) 1999-03-08 2000-03-06 Color demodulating device
EP00906703A EP1081965B1 (en) 1999-03-08 2000-03-06 Color demodulating device
DE60032299T DE60032299T2 (de) 1999-03-08 2000-03-06 Farbdemodulierungsgerät

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/60416 1999-03-08
JP06041699A JP4112734B2 (ja) 1999-03-08 1999-03-08 色復調装置

Publications (1)

Publication Number Publication Date
WO2000054514A1 true WO2000054514A1 (en) 2000-09-14

Family

ID=13141581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/001317 Ceased WO2000054514A1 (en) 1999-03-08 2000-03-06 Color demodulating device

Country Status (7)

Country Link
US (1) US6567129B1 (ja)
EP (1) EP1081965B1 (ja)
JP (1) JP4112734B2 (ja)
CN (1) CN1175677C (ja)
DE (1) DE60032299T2 (ja)
MY (1) MY124039A (ja)
WO (1) WO2000054514A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282487B (zh) * 2008-04-30 2010-06-02 北京中星微电子有限公司 信号侦测方法、装置及数字电视信号恢复方法、装置
CN101808249B (zh) * 2009-02-12 2012-06-27 晨星软件研发(深圳)有限公司 影像处理电路及影像处理方法
CN102985915B (zh) 2010-05-10 2016-05-11 网际网路控制架构网络有限公司 控制系统用户接口

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0155675A2 (en) * 1984-03-21 1985-09-25 Kabushiki Kaisha Toshiba Color signal processing circuit
JPS645189A (en) * 1987-06-27 1989-01-10 Sharp Kk Digital iq demodulating system
JPS6460178A (en) * 1987-08-31 1989-03-07 Matsushita Electric Industrial Co Ltd Acc circuit
JPH01155795A (ja) * 1987-12-11 1989-06-19 Nec Home Electron Ltd 自動色相調整回路
JPH02135894A (ja) * 1988-11-16 1990-05-24 Matsushita Electric Ind Co Ltd 直角二相変調器
JPH05207499A (ja) * 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd ディジタルacc回路
JPH05207497A (ja) * 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd ディジタル色復調回路
JPH06335017A (ja) * 1993-05-21 1994-12-02 Matsushita Electric Ind Co Ltd 色信号位相補正装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091410A (en) * 1976-11-08 1978-05-23 Zenith Radio Corporation Frequency and phase lock loop synchronous detecting system having a pair of phase lock conditions
JPS6016086A (ja) * 1983-07-07 1985-01-26 Seiko Epson Corp カラ−テレビジヨン用色復調回路
DE3511440A1 (de) * 1985-03-29 1986-10-09 Philips Patentverwaltung Gmbh, 2000 Hamburg Fernsehempfaenger mit einer schaltungsanordnung zur demodulation eines ntsc-codierten farbsignals
MY102145A (en) * 1986-08-26 1992-04-30 Nippon Denki Home Electronics Digital color demodulator.
US5459524A (en) * 1991-11-18 1995-10-17 Cooper; J. Carl Phase modulation demodulator apparatus and method
KR0141110B1 (ko) * 1993-02-26 1998-06-15 김광호 색신호 복조기
JPH07274192A (ja) * 1994-03-31 1995-10-20 Matsushita Electric Ind Co Ltd Pal方式適応型色復調装置
CA2144596A1 (en) * 1994-04-05 1995-10-06 Richard Prodan Modulator/demodulator using baseband filtering
JP3276242B2 (ja) * 1994-05-23 2002-04-22 三菱電機株式会社 ディジタル色信号復調装置
JPH08140114A (ja) 1994-11-05 1996-05-31 Sony Corp テレビジョン信号の記録/再生装置および記録/再生方法
JP3304036B2 (ja) * 1996-04-22 2002-07-22 モトローラ株式会社 ディジタル映像処理装置のクロック発生回路
US5815220A (en) * 1996-08-30 1998-09-29 Texas Instruments Incorporated Color demodulation for digital television
JPH1146371A (ja) * 1997-07-25 1999-02-16 Pioneer Electron Corp カラー映像信号復調装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0155675A2 (en) * 1984-03-21 1985-09-25 Kabushiki Kaisha Toshiba Color signal processing circuit
JPS645189A (en) * 1987-06-27 1989-01-10 Sharp Kk Digital iq demodulating system
JPS6460178A (en) * 1987-08-31 1989-03-07 Matsushita Electric Industrial Co Ltd Acc circuit
JPH01155795A (ja) * 1987-12-11 1989-06-19 Nec Home Electron Ltd 自動色相調整回路
JPH02135894A (ja) * 1988-11-16 1990-05-24 Matsushita Electric Ind Co Ltd 直角二相変調器
JPH05207499A (ja) * 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd ディジタルacc回路
JPH05207497A (ja) * 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd ディジタル色復調回路
JPH06335017A (ja) * 1993-05-21 1994-12-02 Matsushita Electric Ind Co Ltd 色信号位相補正装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1081965A4 *

Also Published As

Publication number Publication date
JP4112734B2 (ja) 2008-07-02
US6567129B1 (en) 2003-05-20
MY124039A (en) 2006-06-30
DE60032299D1 (de) 2007-01-25
DE60032299T2 (de) 2007-07-12
EP1081965B1 (en) 2006-12-13
CN1296704A (zh) 2001-05-23
EP1081965A4 (en) 2006-04-05
CN1175677C (zh) 2004-11-10
JP2000261820A (ja) 2000-09-22
EP1081965A1 (en) 2001-03-07

Similar Documents

Publication Publication Date Title
US6441694B1 (en) Method and apparatus for generating digitally modulated signals
CN1062101C (zh) 用于数字解调器的可降低取样率的取样器及取样方法
JP2001512948A (ja) 段階制御型周波数合成装置
US5303061A (en) Apparatus for rejecting time base error of video signal
WO2000054514A1 (en) Color demodulating device
KR20010033521A (ko) 2중루프pll회로 및 이 pll회로를 이용한색복조회로
US6515714B1 (en) Hue adjustment circuit
JP5333445B2 (ja) 受信装置とこれを用いた電子機器
JP2001094821A5 (ja)
JP3539121B2 (ja) ドットクロック生成回路
US20030142739A1 (en) Digital filter for filtering time-division-multiplexed signal
JP3249363B2 (ja) クロック再生回路
JP3249362B2 (ja) クロック再生回路
JP2914268B2 (ja) 映像信号処理装置およびその処理方法
JP2000511747A (ja) カラー復号
JPH09224063A (ja) クロック再生回路
JPH09191417A (ja) クロック再生装置
JP3945228B2 (ja) 外付けad変換器を用いた高速サンプリングシステム
JPH11252579A (ja) デジタルエンコーダ装置
JP2003324349A (ja) 信号発生装置
JPS63114375A (ja) デジタルクリツパ回路
JPS63232612A (ja) サンプルレ−ト変換回路
JPH09154152A (ja) サンプリングクロック再生回路
JPH0614760B2 (ja) 色信号の位相調整装置
JPH08307255A (ja) 位相同期発振器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00800294.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09674845

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000906703

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000906703

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000906703

Country of ref document: EP