WO2001020683A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
WO2001020683A1
WO2001020683A1 PCT/JP2000/006035 JP0006035W WO0120683A1 WO 2001020683 A1 WO2001020683 A1 WO 2001020683A1 JP 0006035 W JP0006035 W JP 0006035W WO 0120683 A1 WO0120683 A1 WO 0120683A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
conductivity type
base
type semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2000/006035
Other languages
English (en)
French (fr)
Inventor
Kazuhisa Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US10/070,536 priority Critical patent/US6897546B1/en
Priority to EP00956947A priority patent/EP1211733A4/en
Publication of WO2001020683A1 publication Critical patent/WO2001020683A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Definitions

  • the present invention relates to a semiconductor device including a functional element having a PN junction.
  • a P-type base region 92 is formed in the surface layer portion of the N-type semiconductor substrate 91, and an N-type emitter region 93 is formed in the P-type base region 92.
  • a base electrode 94 and an emitter electrode 95 are joined to the base region 92 and the emitter region 93, respectively.
  • the collector electrode is joined to an N + -type region 96 formed on the back side of the N-type semiconductor substrate 91.
  • Reference numeral 97 denotes an insulating film.
  • Base region 92 is formed by doping a P-type impurity from the surface of N-type semiconductor substrate 91.
  • the impurity concentration of the base region 92 becomes higher toward the surface side, and the base-to-emissive current flows intensively near the surface of the base region 92. Therefore, power destruction due to heat generation due to power consumption is more likely to occur near the surface of the base region 92 than in other portions of the base region 92. This has caused a decrease in the electrostatic breakdown withstand capability, the inductive load withstand capability, and the resistive load withstand capability of the entire bipolar transistor. Disclosure of the invention
  • An object of the present invention is to provide a semiconductor device that can suppress power destruction.
  • a semiconductor device according to the present invention includes a first conductivity type semiconductor region formed on a semiconductor substrate, and a second conductivity type semiconductor region formed to be bonded to the first conductivity type semiconductor region and having a different conductivity type from the first conductivity type semiconductor region.
  • a diode is formed at the boundary of the contact region to which the electrode is connected in the first conductivity type semiconductor region.
  • the diode is formed at the boundary of the contact region. 1
  • power destruction near the surface of the first semiconductor region can be suppressed, and the breakdown strength can be improved.
  • the diode has a conductivity type different from the first conductivity type semiconductor region embedded in the first conductivity type semiconductor region in a state of being in contact with the boundary between the first conductivity type semiconductor region and the contact region.
  • a PN diode comprising the second conductivity type region may be used. In this case, most of the majority carriers in the first conductivity type semiconductor region move from the electrode connected to the first conductivity type semiconductor region to the second conductivity type semiconductor region, avoiding the second conductivity type region.
  • the functional element is an NPN-type bipolar transistor
  • most of the base current flowing through the P-type base region as the first conductivity type semiconductor region is formed in the N-type region as the second conductivity type region. It flows toward the emitter region as the second conductivity type semiconductor region, avoiding the surface of the base region.
  • a part of the N-type region is in contact with the base electrode, a small number of carriers (electrons) remaining in the base region can be drawn into the N-type region during switching operation.
  • a high-concentration impurity region having the same conductivity type as the first conductivity type semiconductor region may be formed in contact with the electrode.
  • the diode may be a Schottky diode formed by forming a Schottky junction between the electrode connected to the contact region and the first conductivity type semiconductor region.
  • most of the majority carriers of the first conductivity type semiconductor region pass through the high concentration region from the electrode connected to the first conductivity type semiconductor region, and are dispersed from the high concentration region to be dispersed in the second conductivity type semiconductor region. Move towards.
  • the functional element is an NPN bipolar transistor
  • most of the base current flowing through the P-type base region as the first conductivity type semiconductor region passes through the P + -type region, which is a high concentration region, and this P +
  • the light is dispersed from the mold region and moves toward the emitter region as the second conductivity type semiconductor region.
  • This allows the base current to Disperse in the area and flow toward the Emi evening area. Therefore, it is possible to prevent a current from flowing intensively on the surface of the base region, and as a result, it is possible to suppress power destruction near the surface of the base region.
  • a small number of carriers (electrons) remaining in the base region are quickly released via the Schottky junction. Thereby, the accumulation of minority carriers in the base region can be suppressed, and the switching operation can be performed at high speed.
  • FIG. 1 is a sectional view showing a structure of a bipolar transistor according to one embodiment of the present invention.
  • FIG. 2 is a plan view showing a configuration of a surface of the semiconductor device having the bipolar transistor.
  • FIGS. 3A and 3B are diagrams showing the results of the electrostatic breakdown inspection of the bipolar transistor of this embodiment and the conventional bipolar transistor.
  • FIG. 4 is a cross-sectional view showing a configuration of a bipolar transistor according to another embodiment of the present invention.
  • FIG. 5 is a sectional view showing a configuration of a bipolar transistor according to still another embodiment of the present invention.
  • FIG. 6 is a plan view for explaining a modification of the above embodiment.
  • FIG. 7 is a cross-sectional view showing the structure of a conventional bipolar transistor.
  • FIG. 1 is a sectional view showing a structure of a bipolar transistor according to one embodiment of the present invention.
  • FIG. 2 shows a semiconductor device having the above bipolar transistor. It is a top view which shows the structure of a surface.
  • a P-type base region 12 is formed on the surface of the N-type semiconductor substrate 11, and an N-type emitter region 13 is formed in the P-type base region 12.
  • NPN structure is formed, and N-type semiconductor substrate 11 forms a collector region.
  • a base contact region 14 is set in a substantially C-shaped plane, and in this base contact region 14, a base electrode 15 is joined to the base region 12. I have.
  • an Emi-Electrode electrode 16 is joined to the Emi-Eye region 13.
  • the base electrode 15 and the emitter electrode 16 are exposed through openings 18 and 19 formed in the insulating film 17 respectively, and the base wire and the emitter wire (see FIG. (Not shown) is bonded to achieve an external electrical connection.
  • the collector electrode is joined to an N + -type region 20 formed on the back side of the semiconductor substrate 11.
  • N-type region 21 having the same conductivity type as emitter region 13 is formed so as to surround base contact region 14 over the entire circumference.
  • a PN-type diode is formed at the boundary between the base contact region 14 and the P-type base region 12 and the N-type region 21, a PN-type diode is formed at the boundary between the base contact region 14 and the P-type base region 12 and the N-type region 21, a PN-type diode is formed.
  • the N-type region 21 is indicated by hatching.
  • 3A and 3B show a bipolar transistor of this embodiment and a conventional transistor. It is a figure which shows the result of an electrostatic breakdown inspection of a bipolar transistor.
  • a capacitor for example, 200 pF
  • a resistor for example, lk ⁇
  • the charge was discharged and current was applied between the collector (C) and the base (B) and between the base (B) and the emitter (E).
  • the number of elements destroyed by this inspection was counted.
  • Fig. 3A shows the relationship between the base-emitter voltage (voltage applied to the capacitor) and the number of destructions when a forward bias was applied during the base-emitter period. .
  • Figure 3B shows the relationship between the base-emitter voltage and the number of destructions when a reverse bias was applied during the base-emmit evening.
  • the results for the bipolar transistor of this embodiment are shown by solid lines, and the results for the conventional bipolar transistor are shown by broken lines.
  • the bipolar transistor of this embodiment can be used regardless of whether a forward bias is applied between the base and the emitter or a reverse bias is applied between the base and the emitter. It can be seen that the lowest base emission voltage (breakdown voltage) that causes electrostatic breakdown is about 1.5 times the breakdown voltage of a conventional bipolar transistor. That is, it is understood that the bipolar transistor according to this embodiment has a higher breakdown strength than the conventional bipolar transistor.
  • FIG. 4 is a cross-sectional view showing a configuration of a bipolar transistor according to another embodiment of the present invention.
  • portions corresponding to the respective portions in FIG. 1 described above are denoted by the same reference numerals as in FIG.
  • a P + type region 22 narrower than the base contact region 14 is formed at the center of the base contact region 14.
  • a Schottky junction is formed between the base electrode 15 and the P type base region 12. The Schottky junction forms the base contact region 1.
  • a Schottky diode is formed at the boundary of 4.
  • FIG. 5 is a sectional view showing a configuration of a bipolar transistor according to still another embodiment of the present invention. Also in FIG. 5, parts corresponding to the respective parts in FIG. 1 described above are denoted by the same reference numerals as in FIG.
  • an N + type region 23 having a small width is provided at the boundary of the base contact region 14 so as to surround the base contact region 14.
  • the P + -type regions 24 with a small width and the N + -type regions 25 with a small width are alternately arranged. That is, a universal contact structure is formed in the base contact region 14.
  • the base contact region 14 is set in a substantially C-shaped plane, but as shown in FIG. 6, the base contact region 14 is formed in a ring shape surrounding the emitter region 13. 14 may be set. Further, the N-type region 21 and the N + -type region 23 do not necessarily need to be formed all around the boundary of the base contact region 14. For example, as shown in FIG. 6, when a base wire (not shown) is bonded to a bonding region 26 set on the surface of the base electrode 15, the N-type region 21 and the N + type region 23 are bonded to each other.
  • N-type region 21 and N + -type region 23 may be formed only on the side near the emitter region 13 at the boundary of base contact region 14.
  • an NPN-type bipolar transistor is taken as an example, but the present invention can be applied to a PNP-type bipolar transistor.
  • a P-type region or a P + -type region having the same conductivity type as the emission region is provided at the boundary of the base contact region set in the N-type base region, or the center of the base contact region is provided.
  • a P + type region narrower than the base contact region may be provided in the portion.
  • a semiconductor device having one bipolar transistor is taken as an example, but the present invention can be applied to a semiconductor device having a plurality of bipolar transistors. Further, the present invention can be applied to a semiconductor device including a functional element having a PN junction other than a bipolar transistor, such as a thyristor, a triac or a GTO (gate turn-off thyristor).
  • a functional element having a PN junction other than a bipolar transistor such as a thyristor, a triac or a GTO (gate turn-off thyristor).

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

明 細 書
半 導体装 置 技術分野
この発明は、 P N接合を有する機能素子を含む半導体装置に関する。 背景技術
従来から用いられているバイポーラトランジスタの原理的な構造は、 図 7に示 されている。 すなわち、 N型半導体基板 9 1の表層部に P型のベース領域 9 2が 形成され、 この P型のベース領域 9 2内に N型のエミッ夕領域 9 3が形成されて いる。 ベース領域 9 2およびエミッ夕領域 9 3には、 それそれベース電極 9 4お よびエミヅ夕電極 9 5が接合されている。 コレクタ電極は、 N型半導体基板 9 1 の裏面側に形成された N+型領域 9 6に接合される。 9 7は絶縁膜である。 ベース領域 9 2は、 N型半導体基板 9 1の表面から P型不純物をドーピングす ることにより形成される。 そのため、 ベース領域 9 2の不純物濃度は表面側ほど 濃くなつており、 ベース一エミッ夕間電流は、 ベ一ス領域 9 2の表面付近に集中 して流れる。 したがって、 ベース領域 9 2の表面付近は、 ベース領域 9 2の他の 部分と比較して電力消費による発熱に起因した電力破壊を生じやすい。 このこと が、 バイポーラトランジスタ全体の静電破壊耐量、 誘導性負荷耐量および抵抗性 負荷耐量を低下させる原因となっていた。 発明の開示
この発明の目的は、 電力破壊を抑制できる半導体装置を提供することである。 この発明の半導体装置は、 半導体基板に形成された第 1導電型半導体領域と、 この第 1導電型半導体領域に接合して形成され、 第 1導電型半導体領域とは異な る導電型の第 2導電型半導体領域とを有する機能素子を含む半導体装置である。 第 1導電型半導体領域において電極が接続されるコンタクト領域の境界部には、 ダイオードが形成されている。
本発明の構成によれば、 コンタクト領域の境界部にダイオードが形成されてい 1
ることにより、 第 1導電型半導体領域に流れる電流が第 1半導体領域の表面付近 に集中することを防止できる。 これにより、 第 1半導体領域の表面付近における 電力破壊を抑制することができ、 破壊耐量の向上を図ることができる。
より具体的には、 上記ダイオードは、 第 1導電型半導体領域と上記コンタクト 領域の境界に接触した状態で第 1導電型半導体領域に埋設された第 1導電型半導 体領域とは異なる導電型の第 2導電型領域とからなる P Nダイオードであっても よい。 この場合、 第 1導電型半導体領域の多数キャリアの大半は、 第 1導電型半 導体領域に接続された電極から第 2導電型領域を回避して第 2導電型半導体領域 に向けて移動する。
たとえば、 上記機能素子が N P N型のバイポーラトランジスタであれば、 第 1 導電型半導体領域としての P型ベース領域を流れるベース電流の大半は、 第 2導 電型領域としての N型領域が形成されたベース領域の表面を回避して、 第 2導電 型半導体領域としてのエミッ夕領域に向けて流れる。 これにより、 ベース領域の 表面に集中して電流が流れることを防止でき、 その結果、 ベース領域の表面付近 における電力破壊を抑制することができる。 また、 N型領域の一部がベース電極 に接触しているので、 スイッチング動作時に、 ベース領域に残留している少数キ ャリア （電子） を N型領域に引き込むことができる。 これにより、 ベース領域に おける電子の蓄積が抑制され、 スィツチング動作を高速にすることができる。 また、 上記コンタクト領域内に、 第 1導電型半導体領域と同じ導電型の高濃度 不純物領域が上記電極に接触させて形成されていてもよい。 この場合、 上記ダイ オードは、 上記コンタクト領域に接続された電極と第 1導電型半導体領域との間 でショットキー接合を形成することにより構成されたショットキーダイオードで あってもよい。 この場合には、 第 1導電型半導体領域の多数キャリアの大半は、 第 1導電型半導体領域に接続された電極から高濃度領域を通り、 この高濃度領域 から分散して第 2導電型半導体領域に向けて移動する。
たとえば、 上記機能素子が N P N型のバイポーラトランジスタであれば、 第 1 導電型半導体領域としての P型ベース領域を流れるベース電流の大半は、 高濃度 領域である P +型領域を通り、 この P +型領域から分散して第 2導電型半導体領 域としてのェミッタ領域に向けて移動する。 これにより、 ベース電流は、 ベース 領域内を分散してエミッ夕領域に向けて流れる。 したがって、 ベース領域の表面 に集中して電流が流れることを防止でき、 その結果、 ベース領域の表面付近にお ける電力破壊を抑制することができる。 また、 ベース領域に残留している少数キ ャリア （電子） は、 ショットキー接合部を介して速やかに放出される。 これによ り、 ベース領域における少数キャリアの蓄積を抑制でき、 スイッチング動作を高 速にすることができる。
本発明における上述の、 またはさらに他の目的、 特徴および効果は、 添付図面 を参照して次に述べる実施形態の説明により明らかにされる。 図面の簡単な説明
図 1は、 この発明の一実施形態に係るバイポーラトランジスタの構造を示す断 面図である。
図 2は、 上記バイポーラトランジスタを有する半導体装置の表面の構成を示す 平面図である。
図 3 Aおよび 3 Bは、 この実施形態のバイポーラトランジスタおよび従来のバ ィポーラトランジスタの静電破壊検査の結果を示す図である。
図 4は、 この発明の他の実施形態に係るバイポーラトランジスタの構成を示す 断面図である。
図 5は、 この発明のさらに他の実施形態に係るバイポーラトランジスタの構成 を示す断面図である。
図 6は、 上記実施形態の変形例について説明するための平面図である。
図 7は、 従来のバイポーラトランジスタの構造を示す断面図である。 発明の実施の形態
以下では、 この発明が N P N型のバイポーラトランジスタを有する半導体装置 に適用された場合を例にとって、 この発明のいくつかの実施形態を、 添付図面を 参照しつつ詳細に説明する。
図 1は、 この発明の一実施形態に係るバイポーラトランジスタの構造を示す断 面図である。 また、 図 2は、 上記バイポーラトランジスタを有する半導体装置の 表面の構成を示す平面図である。 N型半導体基板 1 1の表面には、 P型のベース 領域 1 2が形成されており、 この P型のベース領域 1 2内に、 N型のエミッ夕領 域 1 3が形成されている。 これにより、 N P N構造が形成されていて、 N型半導 体基板 1 1がコレクタ領域を形成している。
ベース領域 1 2の表面には、 たとえば平面略 C字状にベースコンタクト領域 1 4が設定されており、 このべ一スコンタクト領域 1 4において、 ベース電極 1 5 がベース領域 1 2に接合されている。 また、 エミッ夕領域 1 3には、 エミヅ夕電 極 1 6が接合されている。 ベース電極 1 5およびエミッ夕電極 1 6は、 それそれ 絶縁膜 1 7に形成された開口 1 8 , 1 9を介して露出しており、 この露出した部 分にベースワイヤおよびエミッ夕ワイヤ （図示せず） がボンディングされること によって外部との電気接続が達成される。 コレクタ電極は、 半導体基板 1 1の裏 面側に形成された N +型領域 2 0に接合されている。
ベースコンタクト領域 1 4の境界部には、 エミッ夕領域 1 3と同じ導電型を有 する N型領域 2 1がベースコンタクト領域 1 4を全周にわたって包囲するように 形成されている。 言い換えれば、 ベースコンタクト領域 1 4の境界部において、 P型のベース領域 1 2および N型領域 2 1により P N型のダイオードが形成され ている。 なお、 図 2では、 ハッチングにより N型領域 2 1を示す。
この構成により、 ベース領域 1 2における多数キャリアであるホールは、 ベー ス電極 1 5から N型領域 2 1に挟まれた部分を通り、 N型領域 2 1の下方に回り 込んでェミッタ領域 1 3に向けて移動する。 言い換えれば、 ベース領域 1 2を流 れるベース電流は、 N型領域 2 1が形成されたべ一ス領域 1 2の表面を回避して エミッ夕領域 1 3に向けて流れる。 これにより、 ベース領域 1 2の表面に集中し て電流が流れることが防止され、 その結果、 ベース領域 1 2の表面付近における 電力破壊を抑制することができる。
また、 N型領域 2 1の一部がベース電極 1 5に接触しているので、 スイッチン グ動作時に、 ベース領域 1 2に残留している少数キャリア （電子） を N型領域 2 1に引き込むことができる。 これにより、 ベース領域 1 2における少数キャリア の蓄積を抑制することができ、 スィッチング動作を高速にすることができる。 図 3 Aおよび 3 Bは、 この実施形態のバイポーラトランジスタおよび従来のバ イポーラトランジス夕の静電破壊検査の結果を示す図である。
静電破壊検査は、 ベース電極 1 5に抵抗 （たとえば l k Ω ) を介して接続され たコンデンサ （たとえば 2 0 0 p F ) に電圧を印加して電荷を蓄積した後、 この コンデンサに蓄積された電荷を放電させ、 コレクタ （C ) —ベース （B ) 間およ びベース （B ) —ェミツ夕 （E ) 間に電流を流すことにより行った。 この検査に より破壊された素子数 （破壊数） を数えた。 この静電破壊検査の結果として、 図 3 Aには、 ベース一エミッ夕間に順方向バイアスを加えたときのベース一ェミツ 夕電圧 （コンデンサ印加電圧） と破壊数との関係が示されている。 また、 図 3 B には、 ベースーェミツ夕間に逆方向バイアスを加えたときのベース一エミッ夕電 圧と破壊数との関係が示されている。 また、 この実施形態のバイポーラトランジ ス夕についての結果は実線で示されており、 従来のバイポーラトランジスタにつ いての結果は破線で示されている。
この静電破壊検査の結果から、 ベースーェミツ夕間に順方向バイアスを加えた とき、 ベース一エミッ夕間に逆方向バイアスを加えたときのいずれの場合であつ ても、 この実施形態のバイポーラトランジスタが静電破壊を生じる最低のベース ーェミツ夕電圧 （破壊電圧） は、 従来のバイポーラトランジスタの破壊電圧の約 1 . 5倍となっていることがわかる。 すなわち、 この実施形態のバイポーラトラ ンジス夕は、 従来のバイポーラトランジスタよりも破壊耐量が向上していること が理解される。
図 4は、 この発明の他の実施形態に係るバイポーラトランジスタの構成を示す 断面図である。 この図 4において、 上述の図 1の各部に対応する部分には、 図 1 場合と同一の参照符号を付して示す。 この実施形態では、 ベースコンタクト領域 1 4の中央部に、 このベースコンタクト領域 1 4よりも幅狭な P+型領域 2 2が 形成されている。 そして、 P +型領域 2 2の側方においては、 ベース電極 1 5と P型のベース領域 1 2との間でショットキ一接合が形成されており、 このショッ トキ一接合によって、 ベースコンタクト領域 1 4の境界部にショットキ一ダイォ ードが形成されている。
この構成の場合、 ベース領域 1 2における多数キャリアであるホールは、 ベー ス電極 1 5から P +型領域 2 2を通り、 この P +型領域 2 2から分散してェミツ 夕領域 1 3に向けて移動する。 これにより、 ベース電流は、 ベース領域 1 2内を 分散してエミッ夕領域 1 3に向けて流れる。 したがって、 上述の第 1の実施形態 の場合と同様に、 ベース領域 1 2の表面に集中して電流が流れることを防止でき 、 その結果、 ベース領域 1 2の表面付近における電力破壊を抑制することができ る。
また、 ベース領域 1 2に残留している少数キャリア （電子） は、 ショットキー 接合部を介して速やかに放出される。 これにより、 上述の第 1の実施形態の場合 と同様に、 ベース領域 1 2における少数キャリアの蓄積を抑制でき、 スィッチン グ動作を高速にすることができる。
図 5は、 この発明のさらに他の実施形態に係るバイポーラトランジスタの構成 を示す断面図である。 この図 5においても、 上述の図 1の各部に対応する部分に は、 図 1場合と同一の参照符号を付して示す。 この実施形態では、 ベースコン夕 クト領域 1 4の境界部に、 微小幅の N+型領域 2 3がベースコンタクト領域 1 4 を包囲するように設けられている。 そして、 N +型領域 2 3により包囲される領 域内には、 微小幅の P +型領域 2 4と微小幅の N +型領域 2 5とが交互に配置さ れている。 すなわち、 ベースコンタクト領域 1 4には、 ユニバーサルコンタクト 構造が形成されている。
この構成の場合、 ベース領域 1 2における多数キャリアであるホールは、 ベー ス電極 1 5から P +型領域 2 4を通り、 N +型領域 2 3の下方に回り込んでエミ ッ夕領域 1 3に向けて移動する。 これにより、 上述の第 1の実施形態の場合と同 様に、 ベース領域 1 2の表面に集中して電流が流れることを防止でき、 その結果 、 ベース領域 1 2の表面付近における電力破壊を抑制することができる。 また、 ベース領域 1 2に残留している少数キャリアを N +型領域 2 3， 2 5に引き込む ことにより、 ベース領域 1 2における電子の蓄積を抑制できるといった効果を奏 する点も上述の第 1の実施形態と同様である。
この発明の 3つの実施形態について説明したが、 この発明は、 他の形態で実施 することも可能である。 たとえば、 上述の実施形態では、 平面略 C字状にベース コンタクト領域 1 4が設定されているとしたが、 図 6に示すように、 エミッ夕領 域 1 3を包囲するリング状にベースコンタクト領域 1 4が設定されてもよい。 また、 N型領域 2 1および N+型領域 2 3は、 必ずしもベースコンタクト領域 1 4の境界部全周に形成される必要はない。 たとえば図 6に示すように、 ベース 電極 1 5の表面に設定されたボンディング領域 2 6にベースワイヤ （図示せず） がボンディングされる場合、 N型領域 2 1および N+型領域 2 3は、 ボンディン グ領域 2 6に近い部分だけに形成され、 ボンディング領域 2 6から比較的離れた 部分には形成されなくてもよい。 また、 N型領域 2 1および N+型領域 2 3は、 ベースコンタクト領域 1 4の境界部のエミッ夕領域 1 3に近い側だけに形成され てもよい。
さらに、 上述の実施形態では、 N P N型のバイポーラトランジスタを例にとつ たが、 この発明は、 P N P型のバイポーラトランジスタにも適用することができ る。 この場合には、 N型のベース領域内に設定されたベースコンタクト領域の境 界部に、 エミッ夕領域と同じ導電型である P型領域または P +型領域を設けるか 、 ベースコンタクト領域の中央部に、 ベースコンタクト領域よりも幅狭な P +型 領域を設ければよい。
また、 上述の実施形態では、 1個のバイポーラトランジスタを有する半導体装 置を例にとったが、 この発明は、 複数個のバイポーラトランジスタを有する半導 体装置に適用することができる。 また、 サイリス夕、 トライアツクまたは G T O (gate turn-off thyristor)のようなバイポーラトランジスタ以外の P N接合を 有する機能素子を含む半導体装置に適用することもできる。
本発明の実施形態について詳細に説明してきたが、 これらは本発明の技術的内 容を明らかにするために用いられた具体例に過ぎず、 本発明はこれらの具体例に 限定して解釈されるべきではなく、 本発明の精神および範囲は添付の請求の範囲 によってのみ限定される。
この出願は、 1 9 9 9年 9月 9日に日本国特許庁に提出された特願平 1 1—2 5 5 8 8 1号に対応しており、 この出願の全開示はここに引用により組み込まれ るものとする。

Claims

請 求 の 範 囲
1 . 半導体基板に形成された第 1導電型半導体領域と、 この第 1導電型半導体領 域に接合して形成され、 第 1導電型半導体領域とは異なる導電型の第 2導電 型半導体領域とを有する機能素子を含む半導体装置であって、
第 1導電型半導体領域において電極が接続されるコンタクト領域の境界部 にダイオードが形成されている、 半導体装置。
2 . 上記ダイオードは、 第 1導電型半導体領域と、 上記コンタクト領域の境界に 接触した状態で第 1導電型半導体領域に埋設された第 1導電型半導体領域と は異なる導電型の第 2導電型領域とからなる P Nダイオードである、 請求項 1記載の半導体装置。
3 . 上記コンタクト領域には、 上記第 2導電型領域をコンタクト領域の境界部に 接触させて配置したユニバーサルコンタクト構造が形成されている、 請求項 2記載の半導体装置。
4 . 上記コンタクト領域内には、 第 1導電型半導体領域と同じ導電型で、 この第 1導電型半導体領域よりも不純物濃度の高い高濃度不純物領域が上記電極に 接触させて形成されており、
上記ダイオードは、 上記コンタクト領域に接続された電極と第 1導電型半 導体領域との間でショットキ一接合を形成することにより構成されたショッ トキ一ダイオードである、 請求項 1記載の半導体装置。
5 . 上記ダイオードは、 第 1導電型半導体領域の表面付近に形成されている、 請 求項 1ないし 4のいずれかに記載の半導体装置。
6 . 上記コンタクト領域が、 第 1導電型半導体領域の表面において、 第 2導電型 半導体領域を取り囲むほぼ C字状またはリング状に形成されている、 請求項 1ないし 5のいずれかに記載の半導体装置。
7 . 上記ダイオードは、 上記コンタクト領域の境界部のうち少なくとも上記第 2 導電型半導体領域に臨む領域に延在している、 請求項 1ないし 6のいずれか に記載の半導体装置。
8 . 上記ダイオードは、 上記コンタクト領域の境界部の全周にわたって延在して いる、 請求項 1ないし 6のいずれかに記載の半導体装置。
上記第 1導電型半導体領域上には、 上記電極にワイヤをボンディングするた めのボンディング領域が設定されており、 上記ダイオードは、 上記コンタク ト領域の境界部のうち少なくとも上記ボンディング領域の近傍の部分に形成 されている、 請求項 1ないし 7のいずれかに記載の半導体装置。
. 上記機能素子は、 上記第 1導電型半導体領域をベース領域とし、 上記第 2 導電型半導体領域をェミツ夕領域としたバイポーラトランジスタである、 請 求項 1ないし 9のいずれかに記載の半導体装置。
PCT/JP2000/006035 1999-09-09 2000-09-06 Semiconductor device Ceased WO2001020683A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/070,536 US6897546B1 (en) 1999-09-09 2000-09-06 Semiconductor device including a functional element having a PN junction
EP00956947A EP1211733A4 (en) 1999-09-09 2000-09-06 SEMICONDUCTOR COMPONENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/255881 1999-09-09
JP25588199A JP4707203B2 (ja) 1999-09-09 1999-09-09 半導体装置

Publications (1)

Publication Number Publication Date
WO2001020683A1 true WO2001020683A1 (en) 2001-03-22

Family

ID=17284869

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/006035 Ceased WO2001020683A1 (en) 1999-09-09 2000-09-06 Semiconductor device

Country Status (5)

Country Link
US (1) US6897546B1 (ja)
EP (1) EP1211733A4 (ja)
JP (1) JP4707203B2 (ja)
TW (1) TW479361B (ja)
WO (1) WO2001020683A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815800B2 (en) * 2002-12-09 2004-11-09 Micrel, Inc. Bipolar junction transistor with reduced parasitic bipolar conduction
JP2010034312A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置およびその製造方法
JP5750723B2 (ja) 2011-03-28 2015-07-22 国立研究開発法人産業技術総合研究所 半導体デバイスの増幅率の電流変化に対する変化の抑制方法、光電変換素子および半導体デバイスの製造方法
FR3036001A1 (fr) * 2015-05-05 2016-11-11 St Microelectronics Tours Sas Commutateur bidirectionnel de puissance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858361U (ja) * 1981-10-16 1983-04-20 オリジン電気株式会社 半導体装置
JPS5866356A (ja) 1981-10-16 1983-04-20 Origin Electric Co Ltd 可制御型半導体装置
JPS6258678A (ja) * 1985-09-06 1987-03-14 Matsushita Electronics Corp トランジスタ
US5432360A (en) 1993-02-24 1995-07-11 Samsung Electronics Co., Ltd. Semiconductor device including an anode layer having low density regions by selective diffusion
US5545914A (en) 1993-10-27 1996-08-13 Rohm Co., Ltd Semiconductor device having zener diodes with temperature stability between base and collector regions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858234A (en) * 1973-01-08 1974-12-31 Motorola Inc Transistor having improved safe operating area
JPS61166170A (ja) * 1985-01-18 1986-07-26 Matsushita Electronics Corp 半導体集積回路
JPS628565A (ja) * 1985-07-04 1987-01-16 Nec Corp 半導体装置
US4933740A (en) * 1986-11-26 1990-06-12 General Electric Company Insulated gate transistor with vertical integral diode and method of fabrication
US4871686A (en) * 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
JPH01169048U (ja) * 1988-05-19 1989-11-29
JPH02222541A (ja) * 1989-02-23 1990-09-05 Nec Corp バイポーラトランジスタ
JPH04275432A (ja) * 1991-03-04 1992-10-01 Matsushita Electron Corp 半導体装置
JP2503130B2 (ja) * 1991-07-29 1996-06-05 信越半導体株式会社 液相成長方法
EP0720237A1 (en) * 1994-12-30 1996-07-03 STMicroelectronics S.r.l. Zener diode for integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858361U (ja) * 1981-10-16 1983-04-20 オリジン電気株式会社 半導体装置
JPS5866356A (ja) 1981-10-16 1983-04-20 Origin Electric Co Ltd 可制御型半導体装置
JPS6258678A (ja) * 1985-09-06 1987-03-14 Matsushita Electronics Corp トランジスタ
US5432360A (en) 1993-02-24 1995-07-11 Samsung Electronics Co., Ltd. Semiconductor device including an anode layer having low density regions by selective diffusion
JPH07312370A (ja) * 1993-02-24 1995-11-28 Samsung Electron Co Ltd 半導体装置
US5545914A (en) 1993-10-27 1996-08-13 Rohm Co., Ltd Semiconductor device having zener diodes with temperature stability between base and collector regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1211733A4

Also Published As

Publication number Publication date
JP2001085443A (ja) 2001-03-30
EP1211733A1 (en) 2002-06-05
EP1211733A4 (en) 2007-01-17
US6897546B1 (en) 2005-05-24
TW479361B (en) 2002-03-11
JP4707203B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
JP4017258B2 (ja) 半導体装置
JP2007227806A (ja) 半導体装置
KR100208632B1 (ko) 반도체 집적 회로 및 그 제조 방법
JPH0612828B2 (ja) 半導体装置
JP5771984B2 (ja) 半導体装置
US9455253B2 (en) Bidirectional switch
JPS6043668B2 (ja) 半導体装置
JPH0138381B2 (ja)
JP3404036B2 (ja) Ｐｉｓｏ静電的放電保護デバイス
WO2001020683A1 (en) Semiconductor device
JPH0465552B2 (ja)
JP4074074B2 (ja) 半導体装置
CN109148437B (zh) 半导体装置及半导体电路装置
JPS6364907B2 (ja)
JP3297087B2 (ja) 高耐圧半導体装置
JP7521620B2 (ja) 半導体装置
JPS6221261A (ja) 駆動要素
JP5399426B2 (ja) 半導体装置
JP2023519984A (ja) サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス
JP2724204B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPH09283755A (ja) 半導体装置
JP2002094046A (ja) 半導体装置
JP2009141071A (ja) 静電気保護用半導体素子
JP4078895B2 (ja) 半導体装置
JPH05226643A (ja) ターンオフ可能なパワー半導体素子

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000956947

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000956947

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10070536

Country of ref document: US