CH710963A2 - Verfahren zum Beschichten eines Substrats. - Google Patents

Verfahren zum Beschichten eines Substrats. Download PDF

Info

Publication number
CH710963A2
CH710963A2 CH00450/16A CH4502016A CH710963A2 CH 710963 A2 CH710963 A2 CH 710963A2 CH 00450/16 A CH00450/16 A CH 00450/16A CH 4502016 A CH4502016 A CH 4502016A CH 710963 A2 CH710963 A2 CH 710963A2
Authority
CH
Switzerland
Prior art keywords
substrate
solvent
insulating material
electrically insulating
vias
Prior art date
Application number
CH00450/16A
Other languages
English (en)
Other versions
CH710963A8 (de
Inventor
Fischer Katrin
Palitschka Florian
Robert Southworth Darren
Whitney William
Original Assignee
Suss Microtec Lithography Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suss Microtec Lithography Gmbh filed Critical Suss Microtec Lithography Gmbh
Publication of CH710963A2 publication Critical patent/CH710963A2/de
Publication of CH710963A8 publication Critical patent/CH710963A8/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6508—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H10P14/6514—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0448—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

Die Erfindung betrifft das Beschichten von Substraten (10), die mit Vias (16) versehen sind. Hierbei tritt das Problem auf, dass durch das Beschichtungsmittel Luft in den Vias eingeschlossen wird. Dies ist nachteilig hinsichtlich der Planheit der Oberfläche. Um dieses Problem zu lösen, ist erfindungsgemäss ein Verfahren zum Beschichten eines Substrats vorgesehen, das mit Vias versehen ist, wobei die folgenden Schritte ausgeführt werden: das Substrat wird konditioniert; und das Substrat wird mit einem isolierenden Material (20) beschichtet.

Description

[0001] Die Erfindung betrifft ein Verfahren zum Beschichten eines Substrats, das mit Vias versehen ist. Bei dem zu beschichtenden Substrat handelt es sich insbesondere um einen Wafer, beispielsweise aus einem Halbleitermaterial, der mikrostrukturiert ist.
[0002] Bei den Vias handelt es sich um Vertiefungen im Substrat, die dazu dienen, elektrisch leitende Strukturen auf einer Seite des Substrats mit elektrisch leitenden Strukturen zu verbinden, die auf der anderen Seite des Substrats angeordnet sind. Auf diese Weise können dreidimensionale Bauteile erzeugt werden, beispielsweise sogenannte MCP (Multi-Chip-Packages) oder MEMS («microelectromechanical systems»).
[0003] Die Vias können als Öffnungen ausgeführt sein, die eine Verbindung von einer Seite des Substrats zur anderen ermöglichen, oder als Sacklöcher, die eine Verbindung von einer Seite des Substrats zu einem auf der anderen Seite angeordneten Bauteil darstellen, welches das Via verschliesst. Die elektrische Kontaktierung erfolgt mittels einer elektrisch leitenden Schicht (beispielsweise aus Kupfer), die sich auf der Wand des Vias befindet.
[0004] Um diese elektrisch leitende Schicht abzuschirmen und/oder elektrisch zu isolieren, kann auf das Substrat ein elektrisch isolierendes Material aufgebracht werden. Dieses deckt die elektrischen Leiter auf dem Substrat ab und füllt auch die Vias aus.
[0005] Im Hinblick auf spätere Bearbeitungsschritte ist es wünschenswert, dass das elektrisch isolierende Material eine möglichst ebene, plane Oberfläche hat. Eine solche Oberfläche ist insbesondere im Bereich der Vias nicht einfach zu erzielen, da die Vias eine recht grosse Tiefe im Vergleich zum Durchmesser haben, sodass sie nur schlecht mit dem elektrisch isolierenden Material gefüllt werden können.
[0006] Aus dem Stand der Technik sind verschiedene Ansätze bekannt, um ein Substrat, das mit Vias versehen ist, gleichmässig mit einem elektrisch isolierenden Material zu beschichten. Die WO 2010/023 156 A1 zeigt ein Verfahren, bei dem das Substrat in Schwingungen versetzt wird, wodurch das elektrisch isolierende Material dabei unterstützt wird, in die Vias hineinzufliessen und diese vollständig auszufüllen.
[0007] Aus der US 5 993 546 ist ein Verfahren bekannt, bei dem eine auf ein Substrat aufgebrachte Beschichtung einem hohen Druck ausgesetzt wird, damit die Beschichtung in die Vias fliesst.
[0008] Es hat sich allerdings herausgestellt, dass alle diese Ansätze entweder nicht zum gewünschten Ergebnis führen oder technisch aufwendig sind.
[0009] Die Aufgabe der Erfindung besteht darin, ein Verfahren zum Beschichten eines Substrats mit einem elektrisch isolierenden Material zu schaffen, bei dem im Substrat vorhandene Vias so mit dem elektrisch isolierenden Material ausgefüllt werden, dass das isolierende Material eine möglichst ebene Oberfläche hat.
[0010] Zur Lösung dieser Aufgabe ist erfindungsgemäss ein Verfahren zum Beschichten eines mit Vias versehenen Substrats vorgesehen, wobei das Substrat in einem ersten Schritt konditioniert und in einem zweiten Schritt mit einem elektrisch isolierenden Material beschichtet wird. Die Erfindung beruht auf dem Grundgedanken, durch das Konditionieren der Oberfläche des Substrats die Fliessfähigkeit der aufgebrachten Beschichtung zu verbessern, insbesondere im Bereich der Vias. Hierdurch wird gewährleistet, dass die elektrisch isolierende Beschichtung besser in die Vias hineinfliesst und diese vollständig ausfüllt, sodass das beschichtete Substrat anschliessend eine (zumindest nahezu) ebene Oberfläche hat.
[0011] Vorzugsweise ist vorgesehen, dass der Schritt des Konditionierens unter Atmosphärendruck stattfindet. Dies hat den Vorteil, dass keine komplizierten Apparaturen notwendig sind.
[0012] Gemäss einer Ausgestaltung der Erfindung wird das Substrat plasmabehandelt, um es zu konditionieren. Hierdurch wird die Oberfläche des Substrats derart modifiziert, dass die Fliessfähigkeit der elektrisch leitenden Beschichtung merklich verbessert ist.
[0013] Gemäss einer alternativen Ausgestaltung ist vorgesehen, dass das Substrat oxidiert wird, um es zu konditionieren. Auch hierdurch lässt sich mit recht geringem Aufwand die Oberfläche des Substrats so modifizieren, dass die Fliessfähigkeit der elektrisch isolierenden Beschickung verbessert ist.
[0014] Gemäss einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass auf das Substrat ein Lösungsmittel aufgebracht wird, um es zu konditionieren. Diese Ausführungsform beruht auf der Erkenntnis, dass durch das Benetzen der Oberfläche des Substrats mit dem Lösungsmittel die Fliessfähigkeit der elektrisch isolierenden Beschichtung erheblich verbessert wird, sodass die Beschichtung auch Vias vollständig auffüllt, deren Tiefe mehr als das Doppelte des Durchmessers beträgt.
[0015] Vorzugsweise ist vorgesehen, dass das Lösungsmittel in einem Spincoating-Verfahren aufgebracht wird. Auf diese Weise kann die gesamte Oberfläche des Substrats mit geringem Aufwand gleichmässig mit dem Lösungsmittel benetzt werden.
[0016] Gemäss einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass das mit dem Lösungsmittel versehene Substrat in eine Vakuumkammer eingebracht, der Druck in der Vakuumkammer verringert und die Vakuumkammer nach einer Haltezeit wieder belüftet wird. Dieser Verfahrensschritt beruht auf der Erkenntnis, dass durch das temporäre Anlegen eines Vakuums das Eindringen des Lösungsmittels in die Vias verbessert wird. Dies scheint darauf zu beruhen, dass sich beim Evakuieren die Luftblase, die anfangs unter der Lösungsmittelschicht in den Vias eingeschlossen ist, ausdehnt. Im Vakuum hat nun die Luftblase gegenüber dem Lösungsmittel einen geringeren Druck, sprich die Luftblase wandert nach oben, und das Lösungsmittel drängt sich in das Via. Wenn nun der Druck wieder auf Atmosphärendruck erhöht wird, ist der Vorgang des Austauschs Lösungsmittel gegen Luft bereits abgeschlossen.
[0017] Es hat sich herausgestellt, dass zum Transportieren des Lösungsmittels in die Vias kein Fein- oder Hochvakuum erforderlich ist. Stattdessen ist es ausreichend, dass der Druck in der Vakuumkammer um 0,1 bis 0,9 bar gegenüber Atmosphärendruck verringert wird. Ein solches Vakuum lässt sich in einer vergleichsweise kostengünstigen Vakuumkammer erzeugen.
[0018] Die Haltezeit kann in der Grössenordnung von 10 bis 60 sec betragen, sodass kurze Prozesszeiten realisiert werden können.
[0019] Gemäss einer Ausgestaltung der Erfindung ist vorgesehen, dass das Substrat in der Vakuumkammer beheizt wird. Dabei wird das Substrat vorzugsweise auf eine Temperatur > 30 °C aufgeheizt. Hierdurch wird der Austausch von Luft gegen Lösungsmittel in den Vias verbessert, da sich die unter der Lösungsmittelschicht im Via eingeschlossene Luft durch das Erwärmen noch weiter ausdehnt, als sie dies bereits aufgrund des Vakuums tut.
[0020] Gemäss der bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass das Substrat, nachdem das Lösungsmittel aufgebracht wurde, in eine andere Kammer transportiert wird, in der es mit dem isolierenden Material beschichtet wird. Dadurch wird vermieden, dass die Vakuumkammer mit dem elektrisch isolierenden Material verunreinigt wird.
[0021] Vorzugsweise wird das elektrisch isolierende Material in einem Spincoating-Verfahren aufgebracht. Dieses Verfahren ist im Bereich der Bearbeitung von Wafern allgemein etabliert, sodass sich eine hohe Prozesssicherheit und geringe Kosten ergeben.
[0022] Das elektrisch isolierende Material kann ein Resist, ein Epoxidharz oder ein anderes Dielektrikum sein. Diese Materialien können gut verarbeitet werden, und mit ihnen lässt sich eine Beschichtung mit ebener Oberfläche gut herstellen.
[0023] Das isolierende Material kann nach dem Aufbringen ausgehärtet werden. Zu diesem Zweck kann das Substrat zusammen mit der Beschichtung UV-Licht oder einer Wärmequelle ausgesetzt werden.
[0024] Die Erfindung wird nachfolgend anhand verschiedener Ausführungsformen beschrieben, die in den beigefügten Zeichnungen dargestellt sind. In diesen zeigen: <tb>Fig. 1<SEP>in einer Schnittansicht einen Teil eines beschichteten Substrats, das mit einem Via versehen ist; <tb>Fig. 2<SEP>schematisch das erfindungsgemässe Verfahren; <tb>Fig. 3<SEP>detaillierter den Schritt des Konditionierens beim Verfahren von Fig. 2 ; und <tb>Fig. 4<SEP>in einem Diagramm den Verlauf von Druck über der Zeit beim Konditionieren gemäss Fig. 3 .
[0025] In Fig. 1 ist schematisch ein Substrat 10 («Wafer») gezeigt, das beispielsweise aus einem Halbleitermaterial bestehen kann. Das Substrat 10 kann mit verschiedenen elektrischen oder elektronischen Bauteilen versehen sein, von denen hier schematisch lediglich ein elektrischer Kontakt 12 angedeutet ist.
[0026] Auf der zum Kontakt 12 entgegengesetzten Seite ist das Substrat 10 mit einem elektrischen Leiter 14 versehen, der als Leiterbahn oder elektrisch leitende Beschichtung ausgeführt sein kann. Um den Kontakt 12 mit dem Leiter 14 zu verbinden, ist das Substrat 10 mit einem sogenannten Via 16 versehen, also einer Öffnung, die sich im Wesentlichen senkrecht zur Ebene des Substrats ausgehend von mindestens einer Oberfläche erstreckt. Das Via 16 ist hier als Öffnung ausgeführt, die sich von der Seite des Leiters 14 durch das Substrat 10 hindurch bis zum Kontakt 12 erstreckt.
[0027] Da das Via 16 beim gezeigten Ausführungsbeispiel auf der Unterseite vom Kontakt 12 verschlossen ist, handelt es sich hier um ein Sackloch. Es ist auch möglich, dass das Via 16 den Leiter 14 mit einem zweiten, auf der Unterseite des Substrats angeordneten Leiter verbindet. In diesem Fall wäre das Via ein Durchgangsloch.
[0028] Der in Fig. 1 gezeigte Ausschnitt des Substrats 10 enthält lediglich ein einziges Via 16. Tatsächlich ist das Substrat mit einer sehr grossen Anzahl von Vias versehen. Soweit nachfolgend von «dem» Via 16 die Rede ist, bezieht sich dies auch auf die weiteren Vias, mit denen das Substrat versehen ist und die in derselben Weise bearbeitet werden sollen wie das in der Figur gezeigte Via.
[0029] Die elektrische Verbindung zwischen dem Kontakt 12 und dem Leiter 14 ist hier durch eine elektrisch leitende Beschichtung 18 erzielt, die sich auf der Wand des Vias 16 befindet. Die Beschichtung 18 kann nachträglich aufgebracht sein, um den vorher aufgebrachten Leiter 14 mit dem Kontakt 12 zu verbinden, oder im selben Arbeitsschritt wie der Leiter 14 aufgebracht werden.
[0030] Die mit dem Leiter 14 versehene Seite des Substrats 10 ist mit einem elektrisch isolierenden Material 20 beschichtet. Das Material 20 dient zur elektrischen Isolierung und gegebenenfalls auch zur Abschirmung. Geeignete Materialien sind beispielsweise ein Fotolack («Resist»), ein Epoxidharz oder ein anderes Dielektrikum.
[0031] Wie in Fig. 1 zu sehen ist, hat das elektrisch isolierende Material 20 eine plane Oberfläche. Dies ist insbesondere darauf zurückzuführen, dass das elektrisch isolierende Material 20 das Via 16 vollständig ausfüllt, obwohl die Tiefe des Vias 16 das ein- bis zweifache des Durchmessers des Vias 16 beträgt (es können u.U. auch noch grössere Tiefenverhältnisse verwendet werden).
[0032] In Fig. 2 ist schematisch das Verfahren dargestellt, mit dem das elektrisch isolierende Material 20 so aufgebracht werden kann, dass es das Via 16 vollständig ausfüllt.
[0033] In einem ersten Verfahrensschritt I wird das Substrat 10 konditioniert. Dies ist hier schematisch durch die Pfeile P dargestellt. Das Konditionieren kann dadurch erfolgen, dass das Substrat 10 plasmabehandelt oder oxidiert wird. Das Konditionieren kann auch dadurch erfolgen, dass ein Lösungsmittel aufgebracht wird. Es sind auch Kombinationen der beiden oben genannten Varianten möglich.
[0034] Nach dem Konditionieren wird das Substrat 10 in eine andere Bearbeitungsstation weitertransportiert, in der es mit dem elektrisch isolierenden Material beschichtet wird (Verfahrensschritt II).
[0035] Die Beschichtung kann in einem Spincoating-Verfahren aufgebracht werden, sodass das Substrat 10 auf einer Unterlage 30 angeordnet wird, die von einem Motor 32 in Drehung versetzt werden kann (siehe den Pfeil R). Auf das sich drehende Substrat 10 wird mittels einer Düse 34 das gewünschte elektrisch isolierende Material auf das Substrat 10 aufgebracht.
[0036] Anschliessend wird das Substrat 10 in eine wiederum weitere Bearbeitungsstation weitertransportiert, in der das elektrisch isolierende Material ausgehärtet wird (Verfahrensschritt III). Das elektrisch isolierende Material 20 kann insbesondere dadurch ausgehärtet werden, dass es UV-Licht oder Wärme ausgesetzt wird (siehe die schematisch dargestellte Wärmequelle 36).
[0037] In Fig. 3 ist der Verfahrensschritt I im Detail dargestellt. Bei der hier gezeigten Ausführungsform des Konditionierens wird das Substrat 10 in einem Spincoating-Verfahren mit einem Lösungsmittel 40 beschichtet. Dies geschieht unter Atmosphärendruck.
[0038] Zum Beschichten kann das Substrat 10 auf einer Unterlage 42 angeordnet werden, die von einem Motor 44 in Drehung versetzt werden kann (siehe wieder den Pfeil R).
[0039] Bei dem Lösungsmittel kann es sich beispielsweise um Azeton, PGMEA (1-Methoxy-2-Propylacetat), Ethyllaktat oder NMP (N-Methyl-Pyrolidon) handeln.
[0040] Nach dem Aufbringen des Lösungsmittels 40 wird das Substrat 10 in eine Vakuumkammer 50 weitertransportiert. Dort wird es auf einer Unterlage 52 abgelegt, die mit einer schematisch angedeuteten Heizung 54 versehen sein kann. Mit der Heizung 54 kann das Substrat 10 (und damit das auch darauf aufgebrachte Lösungsmittel 40) aufgeheizt werden, beispielsweise auf Temperaturen > 30 °C.
[0041] Wenn das Substrat 10 in die Vakuumkammer 50 eingebracht ist, wird diese evakuiert. Hierfür kann eine schematisch dargestellte Vakuumpumpe 56 oder eine Venturidüse verwendet werden. In einem Ausführungsbeispiel kann der Druck dabei vom Atmosphärendruck auf einen Druck in der Grössenordnung von 0,3 bar abgesenkt werden (siehe auch Fig.  4 ).
[0042] Beim Evakuieren der Vias wird auch ein Teil der sich in diesen befindenden Luft herausgesaugt. Dadurch wird die Schicht des sich auf dem Substrat 10 befindenden Lösungsmittels 40 lokal beeinflusst.
[0043] Wenn das gewünschte Vakuum erreicht ist, wird der Druck in der Vakuumkammer 50 für eine vorbestimmte Haltezeit (t1 bis t2) konstant gehalten. Die Haltezeit kann beispielsweise in der Grössenordnung von 10 bis 60 sec liegen. Während dieser Haltezeit wandert die Luftblase, die anfangs im Via 16 unter einen Lösungsmittelschicht eingeschlossen ist, nach oben, während Lösungsmittel 40 nach unten in das Via 16 wandert. Dadurch werden die Wände des Vias vollständig mit Lösungsmittel 40 benetzt.
[0044] Das Aufsteigen der anfänglich im Via eingeschlossenen Luftblase kann dadurch unterstützt werden, dass das Substrat 10 erwärmt wird. Hierdurch dehnt sich die Luftblase im Via noch weiter aus, als sie dies aufgrund der Verringerung des Luftdrucks in der Vakuumkammer tut.
[0045] Nach Ablauf der Haltezeit wird die Vakuumkammer 50 wieder belüftet, sodass der Druck darin auf Atmosphärendruck ansteigt. Hierbei wird wieder Luft in die Vias 16 hineingedrängt, wobei auch Lösungsmittel in die Vias hineingezogen wird. Dadurch ist gewährleistet, dass das Lösungsmittel 40 die Wände der Vias 16 vollständig benetzt.
[0046] Nachdem die Vakuumkammer 50 sich wieder auf dem Ausgangsdruck befindet, wird das Substrat 10 entnommen und zu einer weiteren Bearbeitungsstation transportiert, in welcher der Verfahrensschritt II durchgeführt werden kann, also das Beschichten mit dem elektrisch isolierenden Material 20. Da die Wände der Vias 16 mit dem Lösungsmittel benetzt sind, fliesst das elektrisch isolierende Material 20 sehr gut in die Vias 16 hinein und füllt diese vollständig aus. Dadurch ergeben sich keinerlei Probleme aufgrund von Lufteinschlüssen oder Ähnlichem, so dass das elektrisch isolierende Material 20 auch im Bereich der Vias 16 eine (zumindest nahezu) plane Oberfläche hat.

Claims (17)

1. Verfahren zum Beschichten eines Substrats (10), das mit Vias (16) versehen ist, wobei die folgenden Schritte ausgeführt werden: – das Substrat (10) wird konditioniert; – das Substrat (10) wird mit einem elektrisch isolierenden Material beschichtet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Konditionierens unter Atmosphärendruck stattfindet.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Substrat (10) plasmabehandelt wird, um es zu konditionieren.
4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Substrat (10) oxidiert wird, um es zu konditionieren.
5. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass auf das Substrat (10) ein Lösungsmittel (40) aufgebracht wird, um es zu konditionieren.
6. Verfahren nach Anspruch 5 in Kombination mit Anspruch 3, dadurch gekennzeichnet, dass das Substrat (10) durch eine Kombination aus Plasmabehandeln und Aufbringen eines Lösungsmittels konditioniert wird.
7. Verfahren nach Anspruch 5 in Kombination mit Anspruch 2, dadurch gekennzeichnet, dass das Substrat (10) durch eine Kombination aus Oxidieren und Aufbringen eines Lösungsmittels konditioniert wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass das Lösungsmittel (40) in einem Spincoating-Verfahren aufgebracht wird.
9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass das mit dem Lösungsmittel (40) versehene Substrat (10) in eine Vakuumkammer (50) eingebracht, der Druck in der Vakuumkammer (50) verringert und die Vakuumkammer (50) nach einer Haltezeit wieder belüftet wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Druck in der Vakuumkammer (50) um 0,1 bis 0,9 bar gegenüber Atmosphärendruck verringert wird.
11. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass die Haltezeit in der Grössenordnung von 10 sec bis 60 sec beträgt.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass das Substrat (10) in der Vakuumkammer (50) beheizt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Substrat (10) auf eine Temperatur > 30 °C aufgeheizt wird.
14. Verfahren nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet, dass das Substrat (10), nachdem das Lösungsmittel (40) aufgebracht wurde, in eine andere Kammer transportiert wird, in der es mit dem elektrisch isolierenden Material (20) beschichtet wird.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektrisch isolierende Material (20) in einem Spincoating-Verfahren aufgebracht wird.
16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als elektrisch isolierendes Material (20) ein Dielektrikum, ein Resist oder ein Epoxidharz aufgebracht wird.
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektrisch isolierende Material (20) nach dem Aufbringen ausgehärtet wird.
CH00450/16A 2015-04-08 2016-04-07 Verfahren zum Beschichten eines Substrats. CH710963A8 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL2014598A NL2014598B1 (en) 2015-04-08 2015-04-08 Method for coating a substrate.

Publications (2)

Publication Number Publication Date
CH710963A2 true CH710963A2 (de) 2016-10-14
CH710963A8 CH710963A8 (de) 2016-12-30

Family

ID=53718091

Family Applications (1)

Application Number Title Priority Date Filing Date
CH00450/16A CH710963A8 (de) 2015-04-08 2016-04-07 Verfahren zum Beschichten eines Substrats.

Country Status (9)

Country Link
US (1) US9799554B2 (de)
JP (1) JP6700925B2 (de)
KR (1) KR102530371B1 (de)
CN (1) CN106057639B (de)
AT (1) AT516988B1 (de)
CH (1) CH710963A8 (de)
DE (1) DE102016106400A1 (de)
NL (1) NL2014598B1 (de)
TW (1) TWI701085B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2019096B1 (en) * 2017-06-20 2018-12-27 Suss Microtec Lithography Gmbh Nozzle tip adapter, nozzle assembly as well as nozzle
US20240261818A1 (en) * 2021-05-28 2024-08-08 Mitsubishi Materials Corporation Method of manufacturing metal compound film
JP7820830B2 (ja) * 2023-07-31 2026-02-26 国立研究開発法人理化学研究所 成膜方法、デバイスの製造方法、および成膜装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245629A (ja) * 1991-01-31 1992-09-02 Texas Instr Japan Ltd 半導体装置の絶縁膜形成方法および半導体装置
JP3069762B2 (ja) * 1993-03-25 2000-07-24 東京エレクトロン株式会社 塗布膜形成方法及びその装置
TW276353B (de) * 1993-07-15 1996-05-21 Hitachi Seisakusyo Kk
JPH07100429A (ja) * 1993-10-01 1995-04-18 Toray Ind Inc ポリマ溶液の塗布方法
JP2967734B2 (ja) * 1996-10-18 1999-10-25 日本電気株式会社 薄膜の形成方法
JPH10214892A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置の製造方法
JPH11251312A (ja) * 1998-03-06 1999-09-17 Matsushita Electron Corp 半導体装置の製造方法
JPH11330674A (ja) * 1998-05-07 1999-11-30 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3598462B2 (ja) * 2000-05-09 2004-12-08 東京エレクトロン株式会社 乾燥方法及び乾燥装置
JP2002043420A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JP4408006B2 (ja) * 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
FR2830683A1 (fr) * 2001-10-10 2003-04-11 St Microelectronics Sa Realisation d'inductance et de via dans un circuit monolithique
JP2003133723A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd 導電性ペースト充填方法および導電性ペースト充填装置
US6924221B2 (en) * 2002-12-03 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated process flow to improve copper filling in a damascene structure
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
EP1840940B8 (de) * 2006-03-28 2014-11-26 Thallner, Erich, Dipl.-Ing. Vorrichtung und Verfahren zum Beschichten eines mikro- und/oder nanostrukturierten Struktursubstrats
KR100756809B1 (ko) * 2006-04-28 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP5168933B2 (ja) * 2007-02-16 2013-03-27 富士通株式会社 化合物半導体装置の製造方法
WO2008123049A1 (ja) * 2007-03-30 2008-10-16 Jsr Corporation 被膜形成方法及びそれに用いる樹脂組成物、絶縁膜を有する構造体及びその製造方法並びに電子部品
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
EP2201600B1 (de) * 2007-10-15 2019-01-02 IMEC vzw Verfahren zur herstellung von substratdurchkontaktierungen
KR20090045669A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 소자분리막 제조 방법
KR100927773B1 (ko) * 2008-03-11 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
DE102008045068A1 (de) 2008-08-29 2010-03-04 Suss Microtec Lithography Gmbh Verfahren zur Resist-Beschichtung einer Vertiefung in der Oberfläche eines Substrats, insbesondere eines Wafers
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
US20120149213A1 (en) * 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches
CN103579073B (zh) * 2012-07-20 2016-06-08 上海华虹宏力半导体制造有限公司 深沟槽填充方法
CN102791049B (zh) * 2012-08-09 2014-04-16 舒定涛 晶瓷厚膜电热器件及其制作方法
JP5549026B1 (ja) * 2013-04-18 2014-07-16 国立大学法人東北大学 マイクロ空室の内壁面処理方法
US8952544B2 (en) * 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN104157612A (zh) * 2014-08-21 2014-11-19 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板结构

Also Published As

Publication number Publication date
US20160300759A1 (en) 2016-10-13
DE102016106400A1 (de) 2016-10-13
JP6700925B2 (ja) 2020-05-27
KR20160120678A (ko) 2016-10-18
JP2017018941A (ja) 2017-01-26
NL2014598A (en) 2016-10-12
CN106057639B (zh) 2021-09-21
NL2014598B1 (en) 2017-01-20
KR102530371B1 (ko) 2023-05-09
AT516988A2 (de) 2016-10-15
AT516988A3 (de) 2018-04-15
CN106057639A (zh) 2016-10-26
TW201707802A (zh) 2017-03-01
AT516988B1 (de) 2022-10-15
TWI701085B (zh) 2020-08-11
CH710963A8 (de) 2016-12-30
US9799554B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
DE3442844C2 (de) Vorrichtung zur Behandlung einer Probe im Vakuum
DE60225995T2 (de) Strippingsfolie, Verfahren zur Herstellung einer Strippingsfolie und Vorrichtung zur Herstellung einer Strippingsfolie
AT516575B1 (de) Backvorrichtung für einen Wafer, der mit einer ein Lösungsmittel enthaltenden Beschichtung beschichtet ist
DE69216658T2 (de) Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente
DE19754897A1 (de) Trocknungsvorrichtung und Verfahren zur Behandlung der Oberfläche eines Substrates
AT516988B1 (de) Verfahren zum Beschichten eines Substrats
DE102011053518B4 (de) Verfahren zur Herstellung eines Halbleiterchip-Paneels
DE102009001919B4 (de) Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen
DE19859466A1 (de) Vorrichtung und Verfahren zum Behandeln von Substraten
CH619333A5 (en) Process for covering a flat component with a polymer
DE102010042839A1 (de) Verfahren und Vorrichtung zum Betrieb eines Targets in einer Durchlauf-Vakuumbeschichtungsanlage
DE102018111220B3 (de) Verfahren zum Herstellen einer Atomfalle sowie Atomfalle
DE19908474A1 (de) Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht sowie Vorrichtung zur Durchführung des Verfahrens
DE102016200062B4 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
DE102012109924A1 (de) Halbleiter-Verarbeitungssystem
WO2008025805A1 (de) Verfahren und vorrichtung zum herstellen eines elektronischen moduls und elektronisches modul
DE3448572C2 (de) Verfahren zur Durchführung einer Behandlung unter Vakuum
EP0048380A1 (de) Verfahren zur ätztechnischen und/oder galvanischen Herstellung von Ringzonen in engen Bohrungen
DE102011006462B4 (de) Schleusungsverfahren für eine Vakuumprozessanlage
EP2574407B1 (de) Verfahren zum Herstellen einer Beschichtung eines Substrats
DE102015100692B4 (de) Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur
EP2892308B1 (de) Verfahren zur Via-Stift-Verfüllung
EP1697980B1 (de) Verfahren und vorrichtung zur trocknung von schaltungssubstraten
DE10027932C2 (de) Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
DE102016124215B4 (de) Verfahren zur Niedertemperatur-Drucksinterverbindung zweier Verbindungspartner

Legal Events

Date Code Title Description
PK Correction

Free format text: BERICHTIGUNG ERFINDER

PK Correction

Free format text: BERICHTIGUNG ERFINDER

AZW Rejection (application)