JPH04245629A - 半導体装置の絶縁膜形成方法および半導体装置 - Google Patents
半導体装置の絶縁膜形成方法および半導体装置Info
- Publication number
- JPH04245629A JPH04245629A JP3031846A JP3184691A JPH04245629A JP H04245629 A JPH04245629 A JP H04245629A JP 3031846 A JP3031846 A JP 3031846A JP 3184691 A JP3184691 A JP 3184691A JP H04245629 A JPH04245629 A JP H04245629A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- sog
- contact hole
- semiconductor device
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関するものであり，特に，半導体装置内のコン
タクトホールまたはバイアコンタクトホール内に空孔を
生じさせず絶縁物を充満させ，ホールの上部が平坦にな
るようにコンタクトホール部またはバイアコンタクトホ
ール部に絶縁膜を形成させる方法およびその半導体装置
に関する。
造方法に関するものであり，特に，半導体装置内のコン
タクトホールまたはバイアコンタクトホール内に空孔を
生じさせず絶縁物を充満させ，ホールの上部が平坦にな
るようにコンタクトホール部またはバイアコンタクトホ
ール部に絶縁膜を形成させる方法およびその半導体装置
に関する。
【０００２】
【従来の技術】ＴＬＭ（ｔｒｉｐｌｅ ｌｅｖｅｌ ｍ
ｅｔａｌ）などの多層配線のための層間絶縁膜の平坦化
の例としては，従来，図５（ａ），（ｂ）に示す工程で
行われている。図５（ａ）において，半導体基板１に形
成された拡散層２にコンタクトホール２１が接続されて
おり，半導体基板１上に形成されたＳｉ Ｏ２ 膜９な
どの上にアルミニューム（Ａｌ）配線３が形成されてい
る。このＡｌ配線３はコンタクトホール２１を介して拡
散層２と電気的に接続するようにコンタクトホール２１
の内壁にも形成（付着）されている。所定のパターニン
グを行った後，Ａｌ配線３の上を気相成長絶縁膜４で被
覆し，さらに，その上にレジスト膜５を形成させる。次
いで，レジスト膜５と気相成長絶縁膜４とのエッチング
速度が同じになるようなエッチング方法によって，図５
（ｂ）に示すように，平坦化する（レジストエッチバッ
ク）。エッチングされた気相成長絶縁膜４の上に，複数
の層が形成されうるが，その層間接続を行うバイアコン
タクトホールについても，コンタクトホールと同様に，
Ａｌ配線の形成，気相成長絶縁膜の形成，レジスト膜の
形成，そして，レジストエッチバックを行う。
ｅｔａｌ）などの多層配線のための層間絶縁膜の平坦化
の例としては，従来，図５（ａ），（ｂ）に示す工程で
行われている。図５（ａ）において，半導体基板１に形
成された拡散層２にコンタクトホール２１が接続されて
おり，半導体基板１上に形成されたＳｉ Ｏ２ 膜９な
どの上にアルミニューム（Ａｌ）配線３が形成されてい
る。このＡｌ配線３はコンタクトホール２１を介して拡
散層２と電気的に接続するようにコンタクトホール２１
の内壁にも形成（付着）されている。所定のパターニン
グを行った後，Ａｌ配線３の上を気相成長絶縁膜４で被
覆し，さらに，その上にレジスト膜５を形成させる。次
いで，レジスト膜５と気相成長絶縁膜４とのエッチング
速度が同じになるようなエッチング方法によって，図５
（ｂ）に示すように，平坦化する（レジストエッチバッ
ク）。エッチングされた気相成長絶縁膜４の上に，複数
の層が形成されうるが，その層間接続を行うバイアコン
タクトホールについても，コンタクトホールと同様に，
Ａｌ配線の形成，気相成長絶縁膜の形成，レジスト膜の
形成，そして，レジストエッチバックを行う。
【０００３】図５（ａ），（ｂ）に示した，コンタクト
ホール２１への気相成長絶縁膜４の形成（付着）による
と，図解したように，しばしば，空孔７が発生し信頼性
が低下する。特に，コンタクトホール２１の径が１．２
μｍ以下の場合，レジストエッチバックを行ったときに
，空孔７が露出して凹陥部（くぼみ）が発生するという
問題がある。
ホール２１への気相成長絶縁膜４の形成（付着）による
と，図解したように，しばしば，空孔７が発生し信頼性
が低下する。特に，コンタクトホール２１の径が１．２
μｍ以下の場合，レジストエッチバックを行ったときに
，空孔７が露出して凹陥部（くぼみ）が発生するという
問題がある。
【０００４】かかる問題を解決する方法としては，Ｓｉ
Ｏ２ を含有する絶縁膜形成用溶液，スピオンガラス（
ＳＯＧ）を用いる方法が試みられている。その例を図６
（ａ），（ｂ）を参照して述べる。符号１，２，３，４
，７，９は図５（ａ），（ｂ）に示したもの同じものを
示す。
Ｏ２ を含有する絶縁膜形成用溶液，スピオンガラス（
ＳＯＧ）を用いる方法が試みられている。その例を図６
（ａ），（ｂ）を参照して述べる。符号１，２，３，４
，７，９は図５（ａ），（ｂ）に示したもの同じものを
示す。
【０００５】図６（ａ）は，気相成長絶縁膜４の上から
，Ｓｉ Ｏ２ 固形分濃度の高いＳＯＧを塗布してＳＯ
Ｇ塗布絶縁膜６ａを形成させた例を示す。また，図６（
ｂ）は気相成長絶縁膜４の上にＳｉ Ｏ２ 固形分濃度
の低いＳＯＧを塗布してＳＯＧ塗布絶縁膜６ｂを形成さ
せた例を示す。
，Ｓｉ Ｏ２ 固形分濃度の高いＳＯＧを塗布してＳＯ
Ｇ塗布絶縁膜６ａを形成させた例を示す。また，図６（
ｂ）は気相成長絶縁膜４の上にＳｉ Ｏ２ 固形分濃度
の低いＳＯＧを塗布してＳＯＧ塗布絶縁膜６ｂを形成さ
せた例を示す。
【０００６】
【発明が解決しようとする課題】図６（ａ）に図解した
ＳＯＧ塗布絶縁膜６ａによる絶縁膜の形成は，Ｓｉ Ｏ
２ 固形分濃度が高いことに起因して，図５（ａ）に示
した気相成長絶縁膜４でコンタクトホール２１内に絶縁
膜を形成させた場合と同様，しばしば空孔７が発生する
。図６（ｂ）に図解したＳＯＧ塗布絶縁膜６ｂによる絶
縁膜の形成は，コンタクトホール２１内壁の気相成長絶
縁膜４の隙間はＳＯＧによって充満されているが，Ｓｉ
Ｏ２ 固形分濃度が低いことに起因して，むしろ，コ
ンタクトホール２１の上部に凹陥部（くぼみ）８が発生
する。図６（ａ）の空孔７の発生， および，図６（ｂ
）の凹陥部８の発生はその後の工程においてクラック，
断線などを発生させるという問題がある。
ＳＯＧ塗布絶縁膜６ａによる絶縁膜の形成は，Ｓｉ Ｏ
２ 固形分濃度が高いことに起因して，図５（ａ）に示
した気相成長絶縁膜４でコンタクトホール２１内に絶縁
膜を形成させた場合と同様，しばしば空孔７が発生する
。図６（ｂ）に図解したＳＯＧ塗布絶縁膜６ｂによる絶
縁膜の形成は，コンタクトホール２１内壁の気相成長絶
縁膜４の隙間はＳＯＧによって充満されているが，Ｓｉ
Ｏ２ 固形分濃度が低いことに起因して，むしろ，コ
ンタクトホール２１の上部に凹陥部（くぼみ）８が発生
する。図６（ａ）の空孔７の発生， および，図６（ｂ
）の凹陥部８の発生はその後の工程においてクラック，
断線などを発生させるという問題がある。
【０００７】上述した例は，コンタクトホールについて
述べたが，上層にバイアコンタクトホールを形成した場
合に絶縁膜を形成する場合も上記同様の問題が発生して
いる。したがって，本発明は，コンタクトホール部分ま
たはバイアコンタクトホール部分における絶縁膜部分に
空孔を生じさせず，コンタクトホール上部またはバイア
コンタクトホール上部の窪みが小さい平坦な絶縁膜を形
成することを目的とする。
述べたが，上層にバイアコンタクトホールを形成した場
合に絶縁膜を形成する場合も上記同様の問題が発生して
いる。したがって，本発明は，コンタクトホール部分ま
たはバイアコンタクトホール部分における絶縁膜部分に
空孔を生じさせず，コンタクトホール上部またはバイア
コンタクトホール上部の窪みが小さい平坦な絶縁膜を形
成することを目的とする。
【０００８】
【課題を解決する手段，および，作用】上記問題を解決
するため，本発明においては，半導体装置のコンタクト
ホール部またはバイアコンタクトホール部にコンタクト
ホールまたはバイアコンタクトホール内に空孔を生じさ
せないで絶縁物が充満されるように，所定の固形分濃度
を有する，絶縁膜形成用溶液，たとえば，ＳＯＧ溶液の
塗布および固化を複数回を行う。下層の絶縁膜形成用溶
液の塗布後の半固化は下層の絶縁が上層になる次の絶縁
用溶液によって影響を受けないようにするためである。 すなわち，本発明によれば，半導体装置のコンタクトホ
ール部またはバイアコンタクトホール部を含む領域上に
第１の絶縁膜形成用溶液を塗布し，塗布された絶縁膜の
ベーキング処理を行う第１の工程と，この第１の工程を
複数回行う第２の工程と，該絶縁膜の本硬化処理を行う
第３の工程を有する半導体装置の絶縁膜形成方法が提供
される。また本発明によれば，上記方法によって形成さ
れる，コンタクトホール部またはバイアコンタクトホー
ル部を含む領域上に，絶縁膜形成用溶液を塗布し，ベー
キング処理して形成された絶縁膜を複数層有する半導体
装置が提供される。
するため，本発明においては，半導体装置のコンタクト
ホール部またはバイアコンタクトホール部にコンタクト
ホールまたはバイアコンタクトホール内に空孔を生じさ
せないで絶縁物が充満されるように，所定の固形分濃度
を有する，絶縁膜形成用溶液，たとえば，ＳＯＧ溶液の
塗布および固化を複数回を行う。下層の絶縁膜形成用溶
液の塗布後の半固化は下層の絶縁が上層になる次の絶縁
用溶液によって影響を受けないようにするためである。 すなわち，本発明によれば，半導体装置のコンタクトホ
ール部またはバイアコンタクトホール部を含む領域上に
第１の絶縁膜形成用溶液を塗布し，塗布された絶縁膜の
ベーキング処理を行う第１の工程と，この第１の工程を
複数回行う第２の工程と，該絶縁膜の本硬化処理を行う
第３の工程を有する半導体装置の絶縁膜形成方法が提供
される。また本発明によれば，上記方法によって形成さ
れる，コンタクトホール部またはバイアコンタクトホー
ル部を含む領域上に，絶縁膜形成用溶液を塗布し，ベー
キング処理して形成された絶縁膜を複数層有する半導体
装置が提供される。
【０００９】
【実施例】図１に本発明の１実施例としてコンタクトホ
ール部分にＳＯＧ絶縁膜を形成させた断面図を示し，図
２にコンタクトホール近傍の拡大図を示す。半導体基板
１内に形成された拡散層２に接続するコンタクトホール
２１がＳｉ Ｏ２ 膜９などを貫通して形成されている
。このコンタクトホール２１の内壁およびＳｉ Ｏ２
膜９の上面にＡｌ配線３が形成付着されている。所定の
パターニングを行った後，気相成長絶縁膜４が形成され
る。
ール部分にＳＯＧ絶縁膜を形成させた断面図を示し，図
２にコンタクトホール近傍の拡大図を示す。半導体基板
１内に形成された拡散層２に接続するコンタクトホール
２１がＳｉ Ｏ２ 膜９などを貫通して形成されている
。このコンタクトホール２１の内壁およびＳｉ Ｏ２
膜９の上面にＡｌ配線３が形成付着されている。所定の
パターニングを行った後，気相成長絶縁膜４が形成され
る。
【００１０】本実施例においては，コンタクトホール２
１の内径Ｄｃは，１．７ μｍ（１７０００Å），コン
タクトホール２１の深さＨｃ は１．２μｍ（１２００
０Å），コンタクトホール２１内の気相成長絶縁膜４の
空孔径Ｄ４は０．５μｍ（５０００Å），コンタクトホ
ール２１の内底部からＡｌ配線３の上部までの気相成長
絶縁膜４の高さＨ４は２．１μｍ（２１０００Å），Ａ
ｌ配線３の厚さＨ３は０．８μｍ（８０００Å）である
。
１の内径Ｄｃは，１．７ μｍ（１７０００Å），コン
タクトホール２１の深さＨｃ は１．２μｍ（１２００
０Å），コンタクトホール２１内の気相成長絶縁膜４の
空孔径Ｄ４は０．５μｍ（５０００Å），コンタクトホ
ール２１の内底部からＡｌ配線３の上部までの気相成長
絶縁膜４の高さＨ４は２．１μｍ（２１０００Å），Ａ
ｌ配線３の厚さＨ３は０．８μｍ（８０００Å）である
。
【００１１】上記条件において，気相成長絶縁膜４の上
からコンタクトホール２１内の空隙に充満させるように
，まずＳＯＧ下部塗布膜１０を形成させ，次いでＳＯＧ
上部塗布膜１１を形成させた。その形成工程について詳
述する。 （１−１）ＳＯＧ下部塗布膜１０の塗布ａ）静止状態に
おいて，９．５重量％のＳＯＧ溶液を気相成長絶縁膜４
の上から塗布する。 ｂ）低速，たとえば，７００ＲＰＭで約１秒間回転させ
る。 ｃ）高速，たとえば，４０００ＲＰＭで約３０秒間回転
させる。 （１−２）第１次ベーキング ａ）ホットプレートで１００°Ｃ，２分間ベーキングす
る。 ｂ）ホットプレートで１８０°Ｃ，２分間ベーキングす
る。 ｃ）ホットプレートで２６０°Ｃ，２分間ベーキングす
る。 （１−３）冷却 クーリングプレートで常温，たとえば，２３°Ｃにおい
て２分間冷却する。 以上により，ＳＯＧ下部塗布膜１０が固化（熱硬化）す
る。この固化処理は，次のＳＯＧ上部塗布膜１１の形成
段階において形成されたＳＯＧ下部塗布膜１１が影響を
受けないようにするためである。
からコンタクトホール２１内の空隙に充満させるように
，まずＳＯＧ下部塗布膜１０を形成させ，次いでＳＯＧ
上部塗布膜１１を形成させた。その形成工程について詳
述する。 （１−１）ＳＯＧ下部塗布膜１０の塗布ａ）静止状態に
おいて，９．５重量％のＳＯＧ溶液を気相成長絶縁膜４
の上から塗布する。 ｂ）低速，たとえば，７００ＲＰＭで約１秒間回転させ
る。 ｃ）高速，たとえば，４０００ＲＰＭで約３０秒間回転
させる。 （１−２）第１次ベーキング ａ）ホットプレートで１００°Ｃ，２分間ベーキングす
る。 ｂ）ホットプレートで１８０°Ｃ，２分間ベーキングす
る。 ｃ）ホットプレートで２６０°Ｃ，２分間ベーキングす
る。 （１−３）冷却 クーリングプレートで常温，たとえば，２３°Ｃにおい
て２分間冷却する。 以上により，ＳＯＧ下部塗布膜１０が固化（熱硬化）す
る。この固化処理は，次のＳＯＧ上部塗布膜１１の形成
段階において形成されたＳＯＧ下部塗布膜１１が影響を
受けないようにするためである。
【００１２】ＳＯＧ溶液がベーキングによって固化する
過程は下記の化学式で表すことができる。化学式におけ
るＲはアルキル基を示す。
過程は下記の化学式で表すことができる。化学式におけ
るＲはアルキル基を示す。
【化１】
【００１３】
（２−１）ＳＯＧ上部塗布膜１１の塗布ａ）静止状態に
おいて，１２重量％のＳＯＧ溶液を気相成長絶縁膜４の
上から塗布する。 ｂ）上記（１−１）ステップｂと同様，低速回転させる
。 ｃ）上記（１−１）ステップｃと同様，高速回転させる
。 （２−２）第２次ベーキング 上記（２−１）におけるステップａ〜ｃと同様のベーキ
ングを行う。 （３）本硬化処理 低圧，窒素雰囲気において，２５０°Ｃにおいて３０分
，そして，４００°Ｃにおいて６０分加熱する。
おいて，１２重量％のＳＯＧ溶液を気相成長絶縁膜４の
上から塗布する。 ｂ）上記（１−１）ステップｂと同様，低速回転させる
。 ｃ）上記（１−１）ステップｃと同様，高速回転させる
。 （２−２）第２次ベーキング 上記（２−１）におけるステップａ〜ｃと同様のベーキ
ングを行う。 （３）本硬化処理 低圧，窒素雰囲気において，２５０°Ｃにおいて３０分
，そして，４００°Ｃにおいて６０分加熱する。
【００１４】以上の処理によれば，図１および図２に示
したように，コンタクトホール２１の内壁にＡｌ配線３
および気相成長絶縁膜４が付着した後の空隙，径Ｄ４＝
０．５μｍ，深さＨ４＝２．１μｍにおいても，ＳＯＧ
下部塗布膜１０がコンタクトホール２１の空隙内に充分
充満して空孔を発生させず，さらに，ＳＯＧ下部塗布膜
１０の上部に形成されたＳＯＧ上部塗布膜１１は気相成
長絶縁膜４の上面にほぼ平坦に形成された。若干の窪み
（凹陥）はあるが，その深さｄは０．１〜０．３μｍ程
度であった。
したように，コンタクトホール２１の内壁にＡｌ配線３
および気相成長絶縁膜４が付着した後の空隙，径Ｄ４＝
０．５μｍ，深さＨ４＝２．１μｍにおいても，ＳＯＧ
下部塗布膜１０がコンタクトホール２１の空隙内に充分
充満して空孔を発生させず，さらに，ＳＯＧ下部塗布膜
１０の上部に形成されたＳＯＧ上部塗布膜１１は気相成
長絶縁膜４の上面にほぼ平坦に形成された。若干の窪み
（凹陥）はあるが，その深さｄは０．１〜０．３μｍ程
度であった。
【００１５】上述したように，ＳＯＧ下部塗布膜１０と
ＳＯＧ上部塗布膜１１とを２層に形成させた場合，下層
のＳＯＧ塗布膜１０のＳＯＧ溶液の固形分濃度を上述し
たように，上層のＳＯＧ塗布膜１１のＳＯＧ溶液の固形
分濃度，１２重量％よりも低い９．５重量％とした方が
，空孔の発生防止の観点から好適であった。
ＳＯＧ上部塗布膜１１とを２層に形成させた場合，下層
のＳＯＧ塗布膜１０のＳＯＧ溶液の固形分濃度を上述し
たように，上層のＳＯＧ塗布膜１１のＳＯＧ溶液の固形
分濃度，１２重量％よりも低い９．５重量％とした方が
，空孔の発生防止の観点から好適であった。
【００１６】また，上記実施例のように下層と上層との
ＳＯＧ濃度を変化させず，ＳＯＧ下部塗布膜１０とＳＯ
Ｇ上部塗布膜１１のＳＯＧ濃度を同じ濃度にしても，上
記同様の効果を得ることが実験により確かめられた。実
験によれば，ＳＯＧ溶液の固形分濃度はほぼ９．５重量
％〜１２重量％の範囲で，しかも平坦な基板上にＳＯＧ
溶液を単層に塗布した場合のＳＯＧ絶縁膜の厚さがほぼ
２０００〜４０００Åの範囲であればよいことが判った
。
ＳＯＧ濃度を変化させず，ＳＯＧ下部塗布膜１０とＳＯ
Ｇ上部塗布膜１１のＳＯＧ濃度を同じ濃度にしても，上
記同様の効果を得ることが実験により確かめられた。実
験によれば，ＳＯＧ溶液の固形分濃度はほぼ９．５重量
％〜１２重量％の範囲で，しかも平坦な基板上にＳＯＧ
溶液を単層に塗布した場合のＳＯＧ絶縁膜の厚さがほぼ
２０００〜４０００Åの範囲であればよいことが判った
。
【００１７】表−１に下層のＳＯＧ塗布膜１０と上層の
ＳＯＧ塗布膜１１とのＳＯＧ溶液濃度を同じくした場合
における各条件における実験データを示す。
ＳＯＧ塗布膜１１とのＳＯＧ溶液濃度を同じくした場合
における各条件における実験データを示す。
【表１】
表−１における深さ，高さ，内径の単位はμｍである。
【００１８】また，図３に，ＳＯＧ上部塗布膜１１の厚
さ ＳＯＧ上部塗布膜１１面の平坦度Ｐとの関係を示
す特性図を示す。横軸はＳＯＧ膜の厚さ，縦軸を平坦度
Ｐを示す。尚，平坦度Ｐは次の式で定義したものである
。 Ｐ＝（１−ｄ／１．２）ｘ１００ （％）・
・・・（１）ただし，ｄはＳＯＧ上部塗布膜１１の窪み
の深さである。
さ ＳＯＧ上部塗布膜１１面の平坦度Ｐとの関係を示
す特性図を示す。横軸はＳＯＧ膜の厚さ，縦軸を平坦度
Ｐを示す。尚，平坦度Ｐは次の式で定義したものである
。 Ｐ＝（１−ｄ／１．２）ｘ１００ （％）・
・・・（１）ただし，ｄはＳＯＧ上部塗布膜１１の窪み
の深さである。
【００１９】半導体装置の製造効率の観点からすれば，
ＳＯＧ絶縁膜形成は短時間，すなわち，その形成回数が
少ないことが望ましい。したがって，上述した実施例の
ように，ＳＯＧ下部塗布膜１０とＳＯＧ上部塗布膜１１
とを２層だけ形成させることが望ましい。しかしながら
，本発明の実施に際しては，３層以上複数層，ＳＯＧ絶
縁膜を形成させても上記同様の結果を得ることができた
。この場合，上記同様，９．５重量％〜１２重量％の範
囲の濃度のＳＯＧ溶液で，しかも平坦な基板上にＳＯＧ
溶液を単層に塗布した場合のＳＯＧ絶縁膜の厚さがほぼ
２０００〜４０００Åの範囲が好適であった。
ＳＯＧ絶縁膜形成は短時間，すなわち，その形成回数が
少ないことが望ましい。したがって，上述した実施例の
ように，ＳＯＧ下部塗布膜１０とＳＯＧ上部塗布膜１１
とを２層だけ形成させることが望ましい。しかしながら
，本発明の実施に際しては，３層以上複数層，ＳＯＧ絶
縁膜を形成させても上記同様の結果を得ることができた
。この場合，上記同様，９．５重量％〜１２重量％の範
囲の濃度のＳＯＧ溶液で，しかも平坦な基板上にＳＯＧ
溶液を単層に塗布した場合のＳＯＧ絶縁膜の厚さがほぼ
２０００〜４０００Åの範囲が好適であった。
【００２０】図４は，図１に示した半導体装置をさらに
多層化した場合の断面図を示す。図４において，図１に
示したＳＯＧ上部塗布膜１１の上面に，第２層目の気相
成長絶縁膜１４，第２層目のＡｌ配線１５，第３層目の
気相成長絶縁膜１８，第４層目の気相成長絶縁膜１９が
順次積層されている。そして，コンタクトホール２１の
他に，第１層目のＡｌ配線３と第２層目のＡｌ配線１５
とを電気的に接続するバイアコンタクトホール２２，Ａ
ｌ配線１５とＡｌ配線２０を電気的に接続するバイアコ
ンタクトホール２３が形成されている。
多層化した場合の断面図を示す。図４において，図１に
示したＳＯＧ上部塗布膜１１の上面に，第２層目の気相
成長絶縁膜１４，第２層目のＡｌ配線１５，第３層目の
気相成長絶縁膜１８，第４層目の気相成長絶縁膜１９が
順次積層されている。そして，コンタクトホール２１の
他に，第１層目のＡｌ配線３と第２層目のＡｌ配線１５
とを電気的に接続するバイアコンタクトホール２２，Ａ
ｌ配線１５とＡｌ配線２０を電気的に接続するバイアコ
ンタクトホール２３が形成されている。
【００２１】バイアコンタクトホール２２の内壁には，
Ａｌ配線１５，第３気相成長絶縁膜１８が付着されてお
り，その空隙に第２の下層の（第２−１）ＳＯＧ塗布膜
１６，その上の第２の上層の（第２−２）ＳＯＧ塗布膜
１７が形成されている。第２−１ＳＯＧ塗布膜１６の形
成方法およびＳＯＧ溶液の固形分濃度は，ＳＯＧ下部塗
布膜１０と同様であり，第２−２ＳＯＧ塗布膜１７の形
成方法およびＳＯＧ溶液濃度はＳＯＧ上部塗布膜１１と
同様である。
Ａｌ配線１５，第３気相成長絶縁膜１８が付着されてお
り，その空隙に第２の下層の（第２−１）ＳＯＧ塗布膜
１６，その上の第２の上層の（第２−２）ＳＯＧ塗布膜
１７が形成されている。第２−１ＳＯＧ塗布膜１６の形
成方法およびＳＯＧ溶液の固形分濃度は，ＳＯＧ下部塗
布膜１０と同様であり，第２−２ＳＯＧ塗布膜１７の形
成方法およびＳＯＧ溶液濃度はＳＯＧ上部塗布膜１１と
同様である。
【００２２】第２−１ＳＯＧ塗布膜１６および第２−２
ＳＯＧ塗布膜１７のように２層に限らず，３層以上の多
層に形成させることができることは，図１を参照して述
べた場合と同様である。
ＳＯＧ塗布膜１７のように２層に限らず，３層以上の多
層に形成させることができることは，図１を参照して述
べた場合と同様である。
【００２３】また，バイアコンタクトホール２３につい
ても，Ａｌ配線２０の上に気相成長絶縁膜（図示せず）
を付着させ，第２−１ＳＯＧ塗布膜１６および第２−２
ＳＯＧ塗布膜１７と同様のＳＯＧ膜を形成させることが
できる。
ても，Ａｌ配線２０の上に気相成長絶縁膜（図示せず）
を付着させ，第２−１ＳＯＧ塗布膜１６および第２−２
ＳＯＧ塗布膜１７と同様のＳＯＧ膜を形成させることが
できる。
【００２４】図４において，さらに上部に多層にした場
合も同様にＳＯＧ絶縁膜を形成することができる。
合も同様にＳＯＧ絶縁膜を形成することができる。
【００２５】本発明の実施に際しては，上述した例示に
限定されず，種々の変形形態を取ることができ，そして
種々の場合に適用できる。たとえば，上記実施例におい
ては，図１において，コンタクトホール２１を拡散層２
に接続させる場合について例示したが，拡散層２に限ら
ず，任意の導電性層に接続させる場合も同様である。こ
のことは，図４におけるバイアコンタクトホール２２を
Ａｌ配線３に限らず他の導電性層間接続に用いる場合も
同様である。
限定されず，種々の変形形態を取ることができ，そして
種々の場合に適用できる。たとえば，上記実施例におい
ては，図１において，コンタクトホール２１を拡散層２
に接続させる場合について例示したが，拡散層２に限ら
ず，任意の導電性層に接続させる場合も同様である。こ
のことは，図４におけるバイアコンタクトホール２２を
Ａｌ配線３に限らず他の導電性層間接続に用いる場合も
同様である。
【００２６】また，上述した諸データ，たとえば，コン
タクトホール２１の内径，深さなどは例示に過ぎず，本
発明は他の場合についても同様に適用でき，上記同様の
効果を得ることができる。
タクトホール２１の内径，深さなどは例示に過ぎず，本
発明は他の場合についても同様に適用でき，上記同様の
効果を得ることができる。
【００２７】上記実施例においては，絶縁膜形成溶液と
してＳＯＧ溶液を用いた場合について例示したが，本発
明の絶縁膜形成に当たっては他の絶縁膜形成溶液，たと
えば，ポリイミドなどによっても上記同様の絶縁膜を形
成させることができる。
してＳＯＧ溶液を用いた場合について例示したが，本発
明の絶縁膜形成に当たっては他の絶縁膜形成溶液，たと
えば，ポリイミドなどによっても上記同様の絶縁膜を形
成させることができる。
【００２８】
【発明の効果】以上述べたように，本発明によれば，コ
ンタクトホール部分またはバイアコンタクトホール部分
にそれぞれが所定の固形分濃度を有する絶縁溶液を用い
，平坦な基板の上にその溶液を単層で塗布した場合所定
の絶縁膜の厚さが得られるような，少なくとも２層の絶
縁膜を形成させることにより，ホール内に空孔を発生さ
せず，平坦度の良好な絶縁膜をコンタクトホール部分ま
たはバイアコンタクトホール部分に形成することができ
，ひいては，半導体装置の製造品質を向上させ，歩留り
を向上させることができる。
ンタクトホール部分またはバイアコンタクトホール部分
にそれぞれが所定の固形分濃度を有する絶縁溶液を用い
，平坦な基板の上にその溶液を単層で塗布した場合所定
の絶縁膜の厚さが得られるような，少なくとも２層の絶
縁膜を形成させることにより，ホール内に空孔を発生さ
せず，平坦度の良好な絶縁膜をコンタクトホール部分ま
たはバイアコンタクトホール部分に形成することができ
，ひいては，半導体装置の製造品質を向上させ，歩留り
を向上させることができる。
【第１図】本発明の絶縁膜形成方法を示す１実施例の半
導体装置の部分断面図である。
導体装置の部分断面図である。
【第２図】第１図の部分拡大図である。
【第３図】本発明の実施例に基づく実験結果の特性図で
ある。
ある。
【第４図】本発明の絶縁膜形成を示す他の実施例の半導
体位置の部分断面図である。
体位置の部分断面図である。
【第５図】従来の半導体装置における絶縁膜形成方法を
示す半導体装置の部分断面図である。
示す半導体装置の部分断面図である。
【第６図】従来の半導体装置における他の絶縁膜形成方
法を示す半導体装置の部分断面図である。
法を示す半導体装置の部分断面図である。
１・・・半導体基板，２・・・拡散層，３・・・Ａｌ配
線，４・・・気相成長絶縁膜，９・・・Ｓｉ Ｏ２ 膜
，１０・・・ＳＯＧ下部塗布膜，１１・・・ＳＯＧ上部
塗布膜，１４・・・第２気相成長絶縁膜，１５・・・Ａ
ｌ配線，１６・・・第２−１ＳＯＧ塗布膜，１７・・・
第２−２ＳＯＧ塗布膜，１８・・・第３気相成長絶縁膜
，１９・・・第４気相成長絶縁膜，２０・・・Ａｌ配線
，２１・・・コンタクトホール，２２，２３・・・バイ
アコンタクトホール。
線，４・・・気相成長絶縁膜，９・・・Ｓｉ Ｏ２ 膜
，１０・・・ＳＯＧ下部塗布膜，１１・・・ＳＯＧ上部
塗布膜，１４・・・第２気相成長絶縁膜，１５・・・Ａ
ｌ配線，１６・・・第２−１ＳＯＧ塗布膜，１７・・・
第２−２ＳＯＧ塗布膜，１８・・・第３気相成長絶縁膜
，１９・・・第４気相成長絶縁膜，２０・・・Ａｌ配線
，２１・・・コンタクトホール，２２，２３・・・バイ
アコンタクトホール。
Claims (2)
- 【請求項１】 半導体装置のコンタクトホール部また
はバイアコンタクトホール部を含む領域上に第１の絶縁
膜形成用溶液を塗布し，塗布された絶縁膜のベーキング
処理を行う第１の工程と，該第１の工程を複数回行う第
２の工程と，該絶縁膜の本硬化処理を行う第３の工程を
有する半導体装置の絶縁膜形成方法。 - 【請求項２】 半導体装置のコンタクトホール部また
はバイアコンタクトホール部を含む領域上に，絶縁膜形
成用溶液を塗布しベーキング処理して形成された絶縁膜
を複数層有する半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031846A JPH04245629A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の絶縁膜形成方法および半導体装置 |
| DE69232212T DE69232212T2 (de) | 1991-01-31 | 1992-01-29 | Verfahren zum Herstellen isolierenden Films für Halbleitervorrichtung |
| EP92101456A EP0497306B1 (en) | 1991-01-31 | 1992-01-29 | Insulating film manufacturing method for a semiconductor device |
| KR1019920001403A KR100271941B1 (ko) | 1991-01-31 | 1992-01-30 | 반도체 장치 및 반도체 장치용 절연막 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031846A JPH04245629A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の絶縁膜形成方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245629A true JPH04245629A (ja) | 1992-09-02 |
Family
ID=12342422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031846A Pending JPH04245629A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置の絶縁膜形成方法および半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0497306B1 (ja) |
| JP (1) | JPH04245629A (ja) |
| KR (1) | KR100271941B1 (ja) |
| DE (1) | DE69232212T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3281209B2 (ja) * | 1995-01-30 | 2002-05-13 | 株式会社東芝 | 半導体装置の製造方法 |
| WO1998008249A1 (en) | 1996-08-24 | 1998-02-26 | Trikon Equipments Limited | Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate |
| KR100343938B1 (en) * | 2000-11-29 | 2002-07-20 | Samsung Electronics Co Ltd | Preparation method of interlayer insulation membrane of semiconductor |
| NL2014598B1 (en) * | 2015-04-08 | 2017-01-20 | Suss Microtec Lithography Gmbh | Method for coating a substrate. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232748A1 (de) * | 1986-01-22 | 1987-08-19 | Siemens Aktiengesellschaft | Verfahren zur Auffüllung von Isolationsgräben in integrierten Halbleiterschaltungen |
| US4775550A (en) * | 1986-06-03 | 1988-10-04 | Intel Corporation | Surface planarization method for VLSI technology |
| EP0388563B1 (en) * | 1989-03-24 | 1994-12-14 | STMicroelectronics, Inc. | Method for forming a contact/VIA |
| DE3915337A1 (de) * | 1989-05-10 | 1990-11-15 | Siemens Ag | Verfahren zum herstellen einer niederohmigen planen kontaktmetallisierung fuer hochintegrierte halbleiterschaltungen |
-
1991
- 1991-01-31 JP JP3031846A patent/JPH04245629A/ja active Pending
-
1992
- 1992-01-29 EP EP92101456A patent/EP0497306B1/en not_active Expired - Lifetime
- 1992-01-29 DE DE69232212T patent/DE69232212T2/de not_active Expired - Fee Related
- 1992-01-30 KR KR1019920001403A patent/KR100271941B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69232212D1 (de) | 2002-01-03 |
| EP0497306B1 (en) | 2001-11-21 |
| KR100271941B1 (ko) | 2000-12-01 |
| DE69232212T2 (de) | 2002-08-08 |
| EP0497306A3 (en) | 1993-04-14 |
| EP0497306A2 (en) | 1992-08-05 |
| KR920015470A (ko) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2640174B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPH04245629A (ja) | 半導体装置の絶縁膜形成方法および半導体装置 | |
| JP3094909B2 (ja) | 半導体装置の製造方法 | |
| JPH03246937A (ja) | 半導体装置の製造方法 | |
| JPH07122635A (ja) | 半導体装置およびその製造方法 | |
| JP3095866B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6332260B2 (ja) | ||
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP3328430B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH02156538A (ja) | 半導体装置の製造方法 | |
| JPH02188945A (ja) | 半導体装置の製造方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPH0638456B2 (ja) | 半導体装置の製造方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPH01321658A (ja) | 半導体集積回路 | |
| JPH0342857A (ja) | 半導体装置の製造方法 | |
| JPH0416019B2 (ja) | ||
| JPH02102555A (ja) | 半導体装置の製造方法 | |
| JPH01135044A (ja) | 半導体装置 |