CN1032233C - 用背面曝光和非镜面反射层光刻形成自对准掩模的方法 - Google Patents

用背面曝光和非镜面反射层光刻形成自对准掩模的方法 Download PDF

Info

Publication number
CN1032233C
CN1032233C CN91102566A CN91102566A CN1032233C CN 1032233 C CN1032233 C CN 1032233C CN 91102566 A CN91102566 A CN 91102566A CN 91102566 A CN91102566 A CN 91102566A CN 1032233 C CN1032233 C CN 1032233C
Authority
CN
China
Prior art keywords
layer
photoresist
deposit
preliminary election
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN91102566A
Other languages
English (en)
Other versions
CN1056187A (zh
Inventor
乔治·爱德华·波辛
西格弗里德·阿夫特格特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1056187A publication Critical patent/CN1056187A/zh
Application granted granted Critical
Publication of CN1032233C publication Critical patent/CN1032233C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种光刻制造掩模方法包括下列步骤：在透明衬底主表面上形成岛状结构；在该表面和整个岛状结构上淀积至少一透明材料层；在整个至少一透明层上淀积光致抗蚀材料层；将该表面对面的衬底表面背面在紫外光中曝光，将至少一部分紫外光反射回光致抗蚀层中；在紫外曝光之前在光致抗蚀层上淀积非镜面层，然后除去经曝光的光致抗蚀部分，以形成与岛状结构对准且其各边比岛状结构窄一预选重叠距离的掩模。

Description

用背面曝光和非镜面反射层光刻形成自对准掩模的方法
本发明涉及制造半导体器件的光刻技术，更具体地说，涉及一种利用背面曝光和非镜面反射使半导体器体的各组成部分对准的光刻方法。
半导体器件的各组成部分是否正确对准，这对于是薄膜埸效应晶体管(FET)半导体器件来说是很重要的。要使这种器件达到最隹的工作性能，源极、漏极或两者应与栅极重叠一段预选的距离，最好是1-10微米左右。重叠距离过大会使源栅和漏栅(S/D-G)电容变大，从而使晶体管噪音增加，而且在采用薄膜FET作为开关元件的成象型器体中会产生滞后现象。S/D-G电容的增加也可能是液晶显示器(LCD)中当个别象素在工作与不工作状态之间切换时产生的偏离电压误差引起的；象素关断时残留在S/D-G电容中的电荷可能需要加以补偿以便真正使该象素转入不工作状态。需用的补偿电压取决于S/D-G电容，而且在一个LCD器件中当S/D-G电容改变时随象素的不同而异。
一般说来，为了容许在器件制造期间形成光致抗蚀掩模中光刻对准误差所需量，并保证有一足够大的重叠宽度，S/D-G重叠量在设计时都要比上述两种情况下有较大的值，以便提供可容许的接触或导通电阻。S/D-G重叠宽度小于最隹值时还可能使FET的饱和漏极电流在容许的范围之外波动。因此总希望将S/D极与栅极之间的重叠控制到既不太长又不太短的最隹宽度。
控制S/D-G重叠距离极为关键的一个制造步骤是在FET的顶部绝缘层上刻制图形用的光致抗蚀掩模的形成；为使S/D-G的重叠量达到最理想的距离，掩模应具最隹宽度，且应与栅极对准。如果掩模的宽度太窄或太宽，或者与栅极不对准，则刻制顶部绝缘层的图形时会出现蚀刻误差，且源极和漏极会与栅极对不准。
因此本发明的首要目的是提供制造带自对准组成部分且不存在上述缺点的半导体器件的一种新方法。
本发明的另一个目的是提供制造自对准薄膜晶体管的新方法，这种方法将栅极分别与源极和漏极的重叠距离控制到最隹情况。
本发明的另一个目的是提供制造具有自对准组成部分的器件用的掩模。
结合附图阅读下面的详细说明书即可清楚了解本发明的上述和其它目的连同本发明的特点。附图中同样的元件用同样的编号表示。
按照本发明，用以制造自对准半导体器件的掩模，其制造方法包括下列步骤：在透明衬底主表面上用不透明材料形成岛状结构；在不透明岛上淀积至少一层透明材料；在至少一层材料上淀积一层光致抗蚀材料；在光致抗蚀材料上淀积一层非镜面材料；将主衬底表面对面的背面衬底表面在紫外(UV)光中曝光，曝光持续时间选择得使光致蚀剂大致相当于岛状结构阴影外的部位的至少一部分曝光；令至少一部分紫外光从非镜面层反射，以便将光致抗蚀剂的另一部分曝光，曝光范围在岛状结构阴影内的选定距离；然后除去经曝光的致抗蚀剂部分，形成与岛状结构对准且各边比岛状结构窄一个选定的重叠距离的掩模。该掩模可用于淀积另一材料层，材料层的各部分按所选定的重叠距离覆盖住岛状结构，也可用以在至少一层材料上刻制图形。
图1A-1E是按本发明的光刻法制造掩模的过程中所采用的各步骤的剖面侧视图。
图2A-2I是应用本发明的光刻法制造薄膜晶体管(TFT)的过程中所采用的各步骤的剖面侧视图。
首先参看图1A。在诸如玻璃等之类的绝缘透明材料制成的衬底14的主表面12上形成有不透明材料的岛状结构10。岛状结构10可以是埸效应晶体管(FET)的栅极或其它应与以后形成的另一个器件对准的器件组件。
在岛状结构10的整个主表面12上淀积上至少一层材料层16；例如，制造FET时，可在主表面12上和整个栅极(岛状结构10)上淀积第一绝缘材料层16，可在第一层16上淀积第二半导体材料层18。
按照本发明，如图1A所示，整个第二层18上淀积有正性光致抗蚀材料层20，整个光致抗蚀层20上淀积有非镜面反射材料层22。在目前的最隹实施例中，光致抗蚀剂层可取大约2微米的厚度。为将非晶面反射材料与光致抗蚀剂的相互作用减到最小，非晶面反射材料最好采用分散在含诸如聚乙烯醇、凝胶等之类的聚合物的水溶液中的高度反射材料或折射率高的电介质，例如TiO2、BaSO4等。其中分散有反射颗粒的水溶液可用旋转涂敷法、喷涂法涂敷到光致抗蚀层22上。紫外(UV)辐射(用箭头24表示)照射到衬底主表面12对面的衬底14背面26。紫外线透过衬底14和材料层16和18使大致上对应于岛10边缘10a、10b外的部位(用虚线28a和28b表示)的光致抗蚀层部分20a曝光。非镜面层22将入射到材料层22上的一部分紫外辐射反射并散射回光致抗蚀剂中，促使光致抗蚀层20在岛10各边缘10a和10b内的至少一选定距离内曝光。颗粒的大小应小于控制中所要求的空间距离(即所选定的距离d)，以确保反射光在同一数量级下均匀地散射；举例说，颗粒的大小应小于1微米，以确保反射光在微米级下均匀散射。非镜面层22的形状可促使经反射和散射的紫外光使光致抗蚀剂贴近第二层18的较大部分曝光，从而使光致抗蚀层20大致上呈碗形的部分30(图1A中以线31a和31b为界)不曝光。所选定的距离d为材料层22的反射系数、光致抗蚀层20的厚度和紫外曝光的持续时间和强度的函数。
如图1B中表示，光致抗蚀层20经紫外曝光之后，将经曝光的光致抗蚀剂显影除去，留下未经曝光的光致抗蚀部分30，该部分即构成以后的加工步骤中使用的掩模。为进一步减小掩模30的宽度和控制所选定的距离d，经曝光的光致抗蚀剂除了会有紫外光的过度曝光外还会显影过度或该两个过度交替出现。所选定的距离d可以在大约1微米和大约10微米之间，这取决于上述工艺变量。
非镜面层22在紫外曝光之后可用水、溶剂等溶解而将其从光致抗蚀层20上除去，以防在以后的各处理步骤中可能产生干扰问题或工序兼容问题。
掩模30可用以刻制材料层18的图形(图1C)并如图1D所示在材料层16和掩模30上(或不在材料层18上进行刻制图形时在其上)淀积另一材料层32，例如进行金属化等。剥除光致抗蚀掩模30时，也会因此而除去材料层32的一部分32′，留下图1E中所示的那种结构。材料层32的部分32a和32b会与岛10自行对准，并与岛10重叠至少所选定的重叠距离d′，如图1E所示。
在本最隹实施例中，可将大约20重量％至大约30重量％的TiO2粉分散在20％的凝胶和水中形成非镜面反射层22；然后将得出的溶液以大约500转/分至大约1000转/分的转速旋涂到光致抗蚀层20上，历时约8秒至30秒之间，以形成若干微米厚的材料层。凝胶最好用空气在室温下干燥大约2小时，以制成含至少大约50％TiO2颗粒的薄膜。凝胶也可用轻度烘焙法在大约90℃或以下的温度干燥大约5分钟，加热可能会破坏光致抗蚀层20与非镜面层22之间的接触，但光致抗蚀层20的尺寸变化不大或没有明显的变化。
紫外曝光之后，刚提到的凝胶层可用温水或热水除去，并用干净软布等轻轻擦拭，以防可能影响后面的各处理步骤；除去凝胶层之后，可在大约室温下将光致抗蚀剂显影约25秒钟。
作为另一个实例，本发明的方法可用于制造薄膜晶体管(TFT)的埸合，如图2A-2I所示。
先参看图2A，在诸如玻璃之类的绝缘透明材料制成的衬底38的主表面36上形成栅极34。栅极可以是单层的导电金属，例如钛(Ti)、铬(Cr)、钨(W)、铝(Al)等，也可以是多层结构，例如钛覆盖在钼上(Ti/Mo)，钛覆盖在铝上(Ti/Al)、铬覆盖在铝上(Cr/Al)、铬覆盖在钼上(Cr/Mo)等等，使其与衬底14很好地粘结，且电阻小。栅极34的侧边34a和34b最好用周知的湿式或干式腐蚀法制成锥形，以便在整个栅极边缘上改善其后各材料淀积层的台阶覆盖。栅极34的厚度t最好在大约100毫微米与大约500毫微米之间。
图2B中，主衬底表面36上和整个栅极34上淀积有大约100毫微米至大约600毫微米厚的第一绝缘材料层40；第一绝缘材料层40上用周知的技术(例如等离子体增强的化学汽相淀积法(PECVD)等)淀积上一层厚约20毫微米与约200毫微米之间的半导体材料42，例如本征无定形硅(i-Si)、无定形锗(a-Ge)和多晶半导体材料等。半导体层42上淀积上一层厚约100毫微米至约800毫微米之间的第二绝缘层44。第一和第二绝缘层可以由一层或多层氮化硅(SiNx)、氧化硅(SiOx)、硝酸硅(SiNxOy)或其它合适的介电材料用周知的方法(例如PECVD等)淀积形成。
按照本发明，如图2B所示，在整个第二绝缘层44上淀积有正性光致抗蚀材料46，在整个光致抗蚀层46上淀积有非镜面反射材料层48。材料层48可以是上述分散在水溶液中的高度反射性金属、折射率高的电介质等的颗粒。紫外(UV)辐射(用箭头50表示)照射到主衬底表面的衬底38的背面表面52上，并透过衬底38和材料层40、42和44使光致抗蚀层对应于栅极边缘外侧部位(图2B中用虚线54a和54b表示)的部分46a曝光。反射层48使一部分紫外辐射散射回到光致抗蚀层46，促使栅极34阴影内预选距离d′的光致抗蚀剂曝光。光致抗蚀层46大致上呈碗形部分58以线56a和56b为界且其靠近第二绝缘层44处可能变窄，该部分并没有被紫外线辐射曝光。非镜面反射层48经紫外曝光之后可以除去以避免在工艺上以后的各处理步骤不相适应。
如图2C所示，光致抗蚀层46经紫外曝光之后，将经曝光的光致抗蚀剂显影并除去，留下基本上呈碗形的光致抗蚀层部分58。经曝光的光致抗蚀剂除可能紫外曝光过度外还可能显影过度，或者两种过度交替地出现，以便进一步减少剩下的光致抗蚀部分58的厚度，并控制所选择的重叠距离d′。距离d′最好选取大约1微米至大约10微米的范围。
现在参看图2D，第二绝缘层44现在已不为光致抗蚀剂所掩蔽的那些部分用周知的蚀刻技术除去。举例说，第二绝缘层44为SiNx或SiOx时，可用缓冲氢氟酸(BHF)或氢氟酸(HF)腐蚀。按照本发明，第二绝缘层44可以过量腐蚀以钻蚀剩下的光致抗蚀部分58的下部，从而减小剩下的第二绝缘部分60的宽度，并进一步控制所选取的重叠距离d′。然后可以用下列工艺变量控制所选取的距离d′：(1)使光致抗蚀剂过度曝光；(2)使光致抗蚀剂过度显影；(3)使第二绝缘层20过度腐蚀；(4)反射层48的反射系数；和(5)光致抗蚀层46的厚度；这些工艺变量可个别或联合加以应用来控制所选取的距离d′。腐蚀掉第二绝缘层44之后，除去剩余的光致抗蚀部分58。
在某些应用中，例如X光、光学或带电粒子成象器或液晶显示(LCD)装置中，最好在淀积源/漏极(S/D)金属化层之前刻制半导体层42的图形，以将半导体材料在S/D金属化层底下的区域减到最小，并在衬底上为诸如象素电极等之类的元件留出额外位置。半导体层42可以在这时在加工过程中或淀积经掺杂的半导体层62之后(图2E)刻制图形，在后一种情况下，两材料层42和62在同一掩蔽步骤中腐蚀；本发明的可供选择的两个实施例在题为“应用平面化和背面光致抗蚀层曝光制造自对准薄膜晶体管的方法”的美国专利申请(代理人卷宗编号为RD-191588)中有介绍。该专利申请也转让给本发明的同一受让人，为完整起见也将其包括在本说明书中以供参虑考。
若不想或不需要在半导体层42上刻制图形，则可在整个经掺杂的半导体层62(图2E)上淀积S/D金属64。掺杂半导体层62最好是n+型导电性的，这可用掺磷的无定形硅形成，且其淀积厚度在大约10毫微米至大约200毫微米之间。于是材料层62在S/D金属化层64与下伏的半导体层42之间形成接触。S/D金属化层可以是接触金属，例如钼(MO)、铬(Cr)等，用溅射法或其它周知的方法淀积到大约100毫微米与大约500毫微米之间的厚度。
如图2F所示，按照本发明的另一情况，基本上整个圆片上全面淀积有一平面化材料层66，例如光致抗蚀材料等。然后用平面化蚀刻法[例如反应离子蚀刻法(RIE)]进行非选择性深腐蚀。在本最隹实施例中，用干蚀刻法蚀刻平面化层66，使S/D金属化层64的顶部部分68暴露出来(图2G)；然后用刻有图形的平面化层作为掩模有选择地蚀刻暴露出来的S/D金属化层64和半导体掺杂层62，直到剩下的第二绝缘部分60暴露出来为止(图2H)。这时可以剥除剩下的平面化层66(图2I)。蚀刻层64和62形成自对准源极64a和漏极64b，两者分别重叠栅极34预选距离d′(图2I)；距离d′系选取得使S/D-G电容最小，同时仍然形成可容许的接触电阻。S/D金属化64可以在图2I所示的步骤之后再另行刻图未示出。或者不然的话金属化层64也可在淀积平面化层40(图2F)之前进行刻图，这按FET器件的应用来说是需要这样做的。
熟悉本技术领域的人士都不难理解，本发明并不局限于这里所述和所例举的具体实施例。除了本说明书所示和所述的之外，现在显然或完全有理由根据上述说明和附图提出各种不同的实施例和应用而不致脱离本发明的实质和范围。尽管本发明是就其最隹实施例在这里进行了详细的说明，但应该理解的是，该公开内容仅仅是对本发明的举例说明而已，仅仅是为了能全面地公开本发明的内容而已。因此，我们的意图是仅使本发明受到本说明书所附的权利要求书的精神实质和范围的限制。

Claims (28)

1.一种制造掩模的方法，其特征在于，该方法包括下列步骤：
(a)在透明衬底的主表面上形成不透明材料的岛状结构；
(b)在主衬底表面和整个岛状结构上淀积一层透明材料；
(c)在至少一材料层上淀积预选厚度的光致抗蚀材料层；
(d)将主衬底表面对面的背面衬底表面在预定强度的紫外(UV)光中曝光，历时预定的持续时间，以便将光致抗蚀剂基本上对应于岛状结构阴影外的部位的部分曝光；
(e)将至少一部分紫外(UV)光反射回光致抗蚀层上，使光致抗蚀层距岛状结构阴影一预选重叠距离内的另一部分曝光。
(f)有选择地进行显影，除去经曝光的光致抗蚀部分，从而形成岛状结构对准且各边比岛状结构窄一个预选重叠距离的掩模。
2.如权利要求1所述的方法，其特征在于，步骤(e)包括在步骤(d)之前在光致抗蚀层上淀积一层非镜面材料层的步骤。
3.如权利要求所述的方法，其特征在于，步骤(d)包括这样的步骤：选择紫外曝光的持续时间和强度，使紫外光从非镜面层反射，从而使经曝光的光致抗蚀层部分延伸到岛状结构阴影各侧预选的重叠距离。
4.如权利要求2所述的方法，其特征在于，所述非镜面层淀积步骤可以选择旋涂步骤或喷涂步骤。
5.如权利要求2所述的方法，其特征在于，非镜面层由分散在聚合溶剂中的高度反射金属和高光折射率的电介质中至少一种的大量颗粒组成。
6.如权利要求5所述的方法，其特征在于，各大量颗粒小于所预选的重叠距离。
7.如权利要求5所述的方法，其特征在于，聚合溶液包含至少聚乙烯醇和凝胶两者中之一。
8.如权利要求5所述的方法，其特征在于，所述大量粒子各含TiO2和BaSO4的至少其中一种。
9.如权利要求2所述的方法，其特征在于，非镜面层淀积步骤包括下列步骤：
将TiO2分散在水和凝胶组成的溶液中，以形成混合溶液；
用旋涂法或喷涂法涂敷混合溶液以形成非镜面层；和
在预选温度和预选的持续时间下干燥非镜面层。
10.如权利要求9所述的方法，其特征在于，所述混合溶液包含20重量％至30重量％之间的TiO2分散在由水和20％的凝胶组成的溶液中。
11.如权利要求9所述的方法，其特征在于，所选取的温度在10℃与90℃之间，所选取的持续时间在5分钟至2小时之间。
12.如权利要求9所述的方法，其特征在于，所述涂敷步骤包括将所述混合溶液以500转/分至1000转/分的转速旋涂8秒钟至30秒钟之间的持续时间。
13.如权利要求2所述的方法，其特征在于，所述非镜面层包含至少50％的TiO2颗粒。
14.如权利要求2所述的方法，其特征在于，该方法在步骤(d)和(e)之后还包括除去非镜面层的步骤。
15.如权利要求14所述的方法，其特征在于，所述步骤(f)包括在除去非镜面层之后在室温下对光致抗蚀剂显影25秒钟的步骤。
16.如权利要求1所述的方法，其特征在于，所述光致抗蚀层厚2微米。
17.如权利要求1所述方法，其特征在于，步骤(f)包括有选择地使经曝光的光致抗蚀部分过度显影，促使掩模各边比岛状结构短预选的重叠距离的步骤。
18.如权利要求1所述的方法，其特征在于，所述选取的重叠距离为下列各参数中的至少一个参数的函数：步骤(c)中的选择厚度；步骤(d)中的选择强度；步骤(d)中的选择持续时间；步骤(e)中所反射的紫外光的选择量；和步骤(f)的选择显影。
19.一种制造薄膜晶体管的方法，其特征在于，该方法包括下列步骤：
(a)在透明衬底的主表面上形成不透明的栅极；
(b)在主衬底表面和整个栅极上淀积第一绝缘材料层；
(c)在第一绝缘层上淀积一半导体材料层；
(d)在半导体层上淀积第二绝缘材料层；
(e)在第二绝缘层上淀积第一光致抗蚀层；
(f)将主衬底表面对面的背面衬底表面在预选强度的紫外光中曝光，经预选的持续时间，使第一光致抗蚀层大致上在栅极阴影外的至少一部分曝光；
(g)令至少一部分紫外光反射回光致抗蚀层中，使光致抗蚀层距栅极阴影的预选重叠距离内的另一部分曝光；
(h)通过有选择地显影除去至少已曝光的第一光致抗蚀部分，留下剩下的第一光致抗蚀部分，并使第二绝缘层不为剩下的第一光致抗蚀部分所覆盖的部分暴露出来；
(i)有选择地蚀刻第二绝缘层部分，留下在第一剩下的光致抗蚀部分下面的剩余第二光致抗蚀部分，并使半导体层不为剩下的第二绝缘部分所覆盖的部分暴露出来，剩下的第二绝缘部分与栅极对准，且其各边比起栅极来要窄一个预选的重叠距离；
(j)除去第一剩下的光致抗蚀部分；
(k)在暴露的半导体部分和整个剩下的第二绝缘部分淀积一层掺杂的半导体材料；
(l)在掺杂的半导体材料上淀积一导电材料层；
(m)有选择地蚀刻一部分导电层和一部分掺杂导体层，使剩下的第二绝缘部分的至少一顶部表面暴露出来，并从经蚀刻的导电层上形成自对准源极和漏极，两者分别与栅极重叠一个预选的重叠距离。
20.如权利要求19所述的方法，其特征在于，步骤(g)包括在步骤(f)之前在整个光致抗蚀层上淀积一非镜面材料层的步骤。
21.如权利要求20所述的方法，其特征在于，所述步骤(f)包括选择紫外曝光的持续时间和强度，将紫外光从非镜面反射，并将经曝光的光致抗蚀部分延伸到岛状结构阴影各侧达所选取的重叠距离。
22.如权利要求20所述的方法，其特征在于，非镜面层淀积步骤为旋涂步骤或喷涂步骤。
23.如权利要求20所述的方法，其特征在于，所述非镜面层包含分散在聚合水溶液中的高度反射金属和高折射率电介质两者中的至少一种组成的大量粒子。
24.如权利要求23所述的方法，其特征在于，大量的粒子各包含TiO2或BaSO4。
25.如权利要求20所述的方法，其特征在于，非镜面层包含至少50％的TiO2颗粒。
26.如权利要求19所述的方法，其特征在于，所述预选重叠距离为下列诸参数的其中一个参数的函数：栅极的厚度；步骤(f)的选择强度；步骤(f)的选择持续时间；步骤(g)中所反射的一部分紫外光；步骤(h)的选择性显影；和步骤(i)的选择性蚀刻。
27.权利要求19所述的方法，其特征在于，所选取的重叠距离在1微米至2微米之间。
28.如权利要求19所述的方法，其特征在于，步骤(m)包括下列步骤；
在导电层上淀积平面化层；和
不加选择地蚀刻平面化层，使导电层部分的顶部表面暴露出来。
CN91102566A 1990-04-17 1991-04-17 用背面曝光和非镜面反射层光刻形成自对准掩模的方法 Expired - Fee Related CN1032233C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US510,767 1990-04-17
US07/510,767 US5130263A (en) 1990-04-17 1990-04-17 Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer

Publications (2)

Publication Number Publication Date
CN1056187A CN1056187A (zh) 1991-11-13
CN1032233C true CN1032233C (zh) 1996-07-03

Family

ID=24032112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN91102566A Expired - Fee Related CN1032233C (zh) 1990-04-17 1991-04-17 用背面曝光和非镜面反射层光刻形成自对准掩模的方法

Country Status (6)

Country Link
US (1) US5130263A (zh)
EP (1) EP0453169B1 (zh)
JP (1) JP3045804B2 (zh)
KR (1) KR0185402B1 (zh)
CN (1) CN1032233C (zh)
DE (1) DE69114175T2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607648B (zh) * 2003-09-29 2010-05-26 英特尔公司 在衬底上形成重量补偿层的方法、系统和制品
CN107785309A (zh) * 2012-03-08 2018-03-09 三星显示有限公司 制造薄膜晶体管的方法、制造显示基板的方法及显示基板

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
KR940007451B1 (ko) * 1991-09-06 1994-08-18 주식회사 금성사 박막트랜지스터 제조방법
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
GB9206086D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
KR950005442B1 (ko) * 1992-08-24 1995-05-24 현대전자산업주식회사 위상반전 마스크 형성방법
JPH07506703A (ja) * 1993-03-01 1995-07-20 ゼネラル・エレクトリック・カンパニイ 持ち上げ方法を用いて構成されたセルフアライン薄膜トランジスタ
KR100263900B1 (ko) * 1993-03-04 2000-09-01 윤종용 마스크 및 그 제조방법
US5384271A (en) * 1993-10-04 1995-01-24 General Electric Company Method for reduction of off-current in thin film transistors
KR970004429B1 (ko) * 1993-10-29 1997-03-27 현대전자산업 주식회사 위상 반전 마스크 및 그 제조 방법
KR0128827B1 (ko) * 1993-12-31 1998-04-07 김주용 위상반전마스크 제조방법
KR970005675B1 (en) * 1994-01-19 1997-04-18 Hyundai Electronics Ind Fabrication method of phase shift mask
KR950026032A (ko) * 1994-02-25 1995-09-18 김광호 다결정실리콘 박막트랜지스터의 제조방법
FR2719416B1 (fr) * 1994-04-29 1996-07-05 Thomson Lcd Procédé de passivation des flancs d'un composant semiconducteur à couches minces.
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
US5637519A (en) * 1996-03-21 1997-06-10 Industrial Technology Research Institute Method of fabricating a lightly doped drain thin-film transistor
KR100202236B1 (ko) * 1996-04-09 1999-07-01 구자홍 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
JPH1050607A (ja) * 1996-07-31 1998-02-20 Sony Corp 半導体装置の製造方法
KR100569729B1 (ko) * 1997-04-07 2006-08-10 삼성전자주식회사 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법
US6395624B1 (en) 1999-02-22 2002-05-28 International Business Machines Corporation Method for forming implants in semiconductor fabrication
US6184069B1 (en) * 1999-05-24 2001-02-06 Chi Mei Electronics Corp. Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers
US6790599B1 (en) * 1999-07-15 2004-09-14 Microbionics, Inc. Microfluidic devices and manufacture thereof
GB0021030D0 (en) * 2000-08-26 2000-10-11 Koninkl Philips Electronics Nv A method of forming a bottom-gate thin film transistor
US6642085B1 (en) 2000-11-03 2003-11-04 The Regents Of The University Of California Thin film transistors on plastic substrates with reflective coatings for radiation protection
JP2005173037A (ja) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
KR100701088B1 (ko) * 2004-10-26 2007-03-29 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치의 제조방법
TWI272725B (en) * 2005-04-15 2007-02-01 Quanta Display Inc Method of fabricating TFT array substrate and metal layer thereof
KR100685936B1 (ko) * 2005-06-27 2007-02-22 엘지.필립스 엘시디 주식회사 Ｉｐｓ모드 액정표시소자 및 그 제조방법
US8187480B2 (en) * 2008-11-13 2012-05-29 Seagate Technology, Llc Ultra thin alignment walls for di-block copolymer
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101951707B1 (ko) * 2012-02-14 2019-02-26 삼성디스플레이 주식회사 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법
CN103345119B (zh) * 2013-07-04 2015-03-25 苏州华博电子科技有限公司 一种带接地孔的陶瓷薄膜电路光刻方法
CN105206678A (zh) * 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法
CN107221563A (zh) * 2017-05-10 2017-09-29 陕西师范大学 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
JP2019054150A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法および半導体ウェハ
KR102084493B1 (ko) * 2019-02-19 2020-03-05 삼성디스플레이 주식회사 기판의 평탄화 방법, 상기 평탄화 방법을 이용한 박막 트랜지스터의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1123063B (it) * 1975-10-23 1986-04-30 Ici Ltd Pellicole di materiali polimerici sintetici
US4332879A (en) * 1978-12-01 1982-06-01 Hughes Aircraft Company Process for depositing a film of controlled composition using a metallo-organic photoresist
DE3128949A1 (de) * 1981-07-22 1983-02-10 Basf Ag, 6700 Ludwigshafen Lichtempfindliche aufzeichnungsmaterialien zur herstellung von abriebs- und kratzfesten tiefdruckformen sowie verfahren zur herstellung von tiefdruckformen mittels dieser aufzeichnungsmaterialien
DE3265242D1 (en) * 1981-09-17 1985-09-12 Ciba Geigy Ag Light-sensitive coating agent and its use in protection purposes
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
JPS60223121A (ja) * 1984-04-19 1985-11-07 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPS60224223A (ja) * 1984-04-20 1985-11-08 Nec Corp Ｘ線露光方法
JPS61279862A (ja) * 1985-06-06 1986-12-10 Fuji Photo Film Co Ltd 画像形成方法
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JPH0634401B2 (ja) * 1987-12-29 1994-05-02 株式会社精工舎 遮光性薄膜のエッチング方法
US4898804A (en) * 1988-03-31 1990-02-06 Cornell Research Foundation Self-aligned, high resolution resonant dielectric lithography
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607648B (zh) * 2003-09-29 2010-05-26 英特尔公司 在衬底上形成重量补偿层的方法、系统和制品
CN107785309A (zh) * 2012-03-08 2018-03-09 三星显示有限公司 制造薄膜晶体管的方法、制造显示基板的方法及显示基板

Also Published As

Publication number Publication date
EP0453169B1 (en) 1995-11-02
DE69114175T2 (de) 1996-06-05
DE69114175D1 (de) 1995-12-07
US5130263A (en) 1992-07-14
KR0185402B1 (ko) 1999-04-15
JP3045804B2 (ja) 2000-05-29
CN1056187A (zh) 1991-11-13
EP0453169A3 (en) 1991-12-27
JPH05165053A (ja) 1993-06-29
EP0453169A2 (en) 1991-10-23

Similar Documents

Publication Publication Date Title
CN1032233C (zh) 用背面曝光和非镜面反射层光刻形成自对准掩模的方法
US4700458A (en) Method of manufacture thin film transistor
US4778773A (en) Method of manufacturing a thin film transistor
TW508828B (en) Thin-film transistors and method for producing the same
TW508830B (en) Thin film transistor structure having four procedures of mask processing and the manufacturing method
US5622814A (en) Method for fabricating active substrate
US6809785B2 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US5045487A (en) Process for producing a thin film field-effect transistor
US5670062A (en) Method for producing tapered lines
US6140668A (en) Silicon structures having an absorption layer
JP3510681B2 (ja) 薄膜トランジスタ・アセンブリを製造する方法
JP2011023740A (ja) アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法
JP2011023741A (ja) アレイ
JPH0523057B2 (zh)
US7084430B2 (en) Pixel structure and fabricating method thereof
KR100590750B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
US5693567A (en) Separately etching insulating layer for contacts within array and for peripheral pads
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
US5597747A (en) Method of making inverted thin film transistor using backsick exposure and negative photoresist
JPS61204976A (ja) 薄膜トランジスタ装置とその製造方法
JPH10321520A (ja) 回路素子の製造方法
JPS6273669A (ja) 薄膜トランジスタ装置の製造方法
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
JPH04505830A (ja) トップハット形ゲート電極形式によるセルフアラインｔｆｔにおけるソース／ドレイン―ゲートの重なりの確実な制御
JPH08313934A (ja) アレイ基板、その製造方法、液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee