CN1237458C - 接口设备及包含该设备的信息处理系统 - Google Patents

接口设备及包含该设备的信息处理系统 Download PDF

Info

Publication number
CN1237458C
CN1237458C CNB018052622A CN01805262A CN1237458C CN 1237458 C CN1237458 C CN 1237458C CN B018052622 A CNB018052622 A CN B018052622A CN 01805262 A CN01805262 A CN 01805262A CN 1237458 C CN1237458 C CN 1237458C
Authority
CN
China
Prior art keywords
signal
output
card
cpu
wait
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018052622A
Other languages
English (en)
Other versions
CN1404588A (zh
Inventor
猪俣雄一
山本靖之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Publication of CN1404588A publication Critical patent/CN1404588A/zh
Application granted granted Critical
Publication of CN1237458C publication Critical patent/CN1237458C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种接口设备，其中防止系统总线被占据，并且甚至当从PC卡输出的等待信号被保持输出时，防止系统冻结。当从PC卡输出的等待信号被输出时，定时器部分(201)被启动。当它检测到等待信号被保持输出一段特定的时间或以上时，定时器部分(201)输出等待屏蔽信号。当等待屏蔽信号被输出时，即使来自PC卡的等待信号被输出，屏蔽部分(202)屏蔽来自PC卡的等待信号，以取反CPU的等待信号。当定时器部分(201)输出等待屏蔽信号时，中断控制块/卡状态寄存器(210)输出对于CPU的中断信号。

Description

接口设备及包含该设备的信息处理系统
技术领域
本发明涉及一种接口设备及与其提供的信息处理系统。接口设备在CPU和例如PC卡的外部单元之间建立接口。
背景技术
作为一种计算机外部设备，已知一种PCMCIA(个人计算机存储卡国际标准协会)标准卡(在下文中称作PC卡)。作为PC卡的例子，给出一包括存储器的内存卡和多种用作输入/输出接口的I/O卡。这种I/O卡的另外的例子包括调制解调器卡和SCSI卡。
作为从这种PC卡输出的多种信号的一种，存在一等待信号(WAIT)。当CPU等存取该等待信号时，在通过延迟存取周期的终止而期望扩大总线周期的情况下，PC卡行使输出这种等待信号的功能。
然而，通常当PC卡输出(assert)等待信号时，在输出期间，PC卡占据系统总线。因此，在由于故障或其他原因，PC卡继续输出等待信号的情况下，系统总线一直由PC卡占据。结果系统被冻结。
发明内容
本发明的目的是当保持输出等待信号时，阻止由系统总线占据而引起的信息处理系统的冻结。
根据本发明的接口设备是一种在CPU和例如PC卡的外部单元之间建立接口的设备。
根据本发明的接口设备配有定时器部分、屏蔽部分(mask portion)和中断生成部分。计时部分当它检测来自外部单元的等待信号被保持输出长于预定的时间周期时，它输出一屏蔽信号。屏蔽部分用于当屏蔽(MASK)信号被输出时，它屏蔽等待信号(WAIT)并将反等待信号输出给CPU。此外，当屏蔽信号被输出时，中断部分向CPU发出中断信号。
此外，根据本发明的信息处理系统配有CPU和用于在CPU和外部单元之间建立接口的接口设备。此外，接口设备当它检测到来自外部单元的等待信号已经被输出长于预定的时间周期时，它向CPU输出反(negated)等待信号，同时它向CPU发出中断信号。
在上述情况下，构造中断设备以使它配有定时器部分、屏蔽部分和中断控制部分。当来自外部单元的等待信号被输出时，激活定时器部分，并且当等待信号继续被输出(assert)长于预定的时间周期时，输出一屏蔽信号；当该屏蔽信号被输出时，屏蔽部分屏蔽等待信号并向CPU输出该屏蔽信号；以及如此形成中断部分以便当屏蔽信号被输出时，它向CPU发出中断信号。
此外，可如此形成CPU以便当它检测到中断信号时，执行外部单元的恢复过程。
附图说明
图1是显示根据本发明的信息处理系统的结构图；
图2是显示PC卡接口部分120的内部结构的图；以及
图3是说明PC卡接口部分和PC之间连接的图。
具体实施方式
通过参考附图在下文中将详细描述本发明的优选实施例。
图1显示了本发明被应用的信息处理系统的结构。信息处理系统，例如用作娱乐设备，用于执行计算机游戏等。
如图1所示，信息处理系统10包括CPU 100、存储器110和PC卡接口部分120，上述中的每一个与总线140相连。此外，PC卡接口部分120与PC卡130相连。图1显示了一状态，其中PC卡130连接到PC卡接口部分120上。PC卡130到PC卡接口部分120的连接是可移除的，如图3所示。
此外，如图3所示，PC卡130以卡的形式被构造。它配有连接器部分131，以连接到PC卡接口部分120的一端。在PC卡中，适合上文中所述每个卡的应用的电路元件被包括在其中。例如，在PC卡中包括以下电路元件，如存储器、输入/输出接口电路、磁记录设备、有线通信设备、无线通信设备、例如无线电设备的接收器和包括词典等内容的存储设备。
CPU 100通过执行存储在存储器110中的程序，全面地控制信息处理系统10。此外，如果必要，CPU 100通过PC卡接口部分120访问PC卡130。
PC卡接口部分120是一电路，用于建立接口以便允许CPU100访问例如PC卡130进行读或写。如图2所示，PC卡接口部分120包括：电路部分，用于执行信号处理和信号传输；连接器部分121，用于建立到PC卡130的连接；以及连接部分123，用于建立到总线140的连接。电路部分以半导体集成电路的形式实现，更具体地，以LSI(大规模集成电路)形式实现。
其次，将参考图2和图3更为详细地描述PC卡接口部分120。
图2是显示PC卡接口部分120的内部结构的图。如图2所示，作为上述的电路部分，PC卡接口部分120配有等待信号控制块200、中断控制块/卡状态寄存器210和存取模式控制块220。此外，提供信号线230和240，分别用于总线140和PC卡130之间的地址和数据的传输。
此外，PC卡接口部分120配有连接器部分121，以连接到PC卡130的连接器部分131(参考图3)；以及连接部分123，以连接到总线140(参考图1)。如图3所示，连接器部分121具有多个插脚1211。插脚1211被分别分配给来自PC卡130的PC卡状态信号(CARD STATUS)，PC卡控制信号(CARD CONTROL)，等待信号(WAIT IN)，地址信号(ADDRESS OUT)和数据信号(DATA CARD)。此外，连接器部分121安排在卡槽122的底部，用于接纳PC卡130。
此外，连接部分123配有多个端子，它们也被分配给等待信号(WAITOUT)，中断信号(INT)，来自总线140的PC卡控制信号(CONTROL)，来自信息处理系统的地址信号(ADDRESS IN)以及在连接部分123和总线140之间传输的数据主机信号(DATA HOST)。
中断控制块/卡状态寄存器210控制对CPU 100的中断，并且还指示PC卡130的状态。换言之，寄存器210起中断-控制部分的功能。该寄存器210被输入来自PC卡130的PC卡状态信号(CARD STATUS)。PC卡状态信号(CARD STATUS)是指示PC卡130状态的信号。其例子包括中断请求信号(INTR#)和卡检测信号(CD1#，CD2#)。值得注意加到每个信号名末端的标记“#”指示有关信号是低态有效。
存取模式控制块220控制从CPU 100到PC卡130的存取。该块220输出PC卡控制信号(CARD CONTROL)，用于控制到PC卡130的存取。PC卡控制信号的例子包括卡使能信号(CE1#，CE2#)，写使能信号(WE#)，输出使能信号(OE#)，I/O读信号(IORD#)，I/O写信号(IOWR#)和复位信号(RESET)。
等待信号控制块200包括定时器部分201和屏蔽部分202，其中，如果必要，块200屏蔽来自PC卡130的等待信号(WAIT IN)并将其输出给CPU100。
向定时器部分201输入来自PC卡130的等待信号(WAIT#)。此外，定时器部分201将等待屏蔽信号输出给屏蔽部分202。值得注意，等待信号是低态有效信号，并且等待屏蔽信号是高态有效信号。
当等待信号被输出时，定时器部分201启动其时间测量操作，并且在等待信号继续被输出的情况下，甚至超过预定的时间周期之后，它输出等待屏蔽信号。在这种情况下，当预定时间周期流逝前等待信号被取反时，定时器部分201停止其时间测量操作。然后，当等待信号再次被输出时，定时器部分201从一开始就启动其时间测量操作。用于调节输出等待屏蔽信号的定时的预定时间周期根据系统的安装条件被选择为一合适值。注意，例如，当CPU100存取预定的寄存器时，输出的等待屏蔽信号可以被取反。此外，当CPU 100存取预定的寄存器时，定时器部分201的操作还可以被“激活/禁用”。
根据从定时器部分201输出的屏蔽信号，屏蔽部分202屏蔽从PC卡130输出的等待信号(WAIT#)，并且将其输出到CPU 100。在这种情况下，屏蔽部分202由具有2个输入端子的“或(OR)”电路形成，以使来自PC卡130的等待信号被输入到该“或”电路的2个输入端子之一，并且来自定时器部分201的等待屏蔽信号被输入到“或”电路的另一个输入端子。即当等待屏蔽信号转到高电平(“1”)时，高电平等待信号(反等待信号)输出给CPU 100而不顾从PC卡130输出的等待信号。
从定时器部分201输出的等待屏蔽信号还被输入到中断控制块/卡状态寄存器210。当等待屏蔽信号被输出时，中断控制块/卡状态寄存器210输出一中断信号给CPU 100。
接着，将描述具有上述结构的PC卡接口部分120的操作。在这种情况下应该注意PC卡130连接到PC卡接口部分120。
首先，当CPU 100通过PC卡接口部分120存取PC卡130时，PC卡130根据需要输出等待信号。
因而，当等待信号被输出时，定时器部分201被激活，以启动其时间测量操作。然后，当预定的时间周期已经流逝而等待信号被保持输出时，定时器部分201输出等待屏蔽信号。在这种情况下，在预定的时间周期流逝前等待信号被取反的地方，定时器部分201停止其时间测量操作，并且一旦再次输出等待信号，它从开始启动其时间测量操作。
当预定的时间周期已经流逝而等待信号被保持输出时，则定时器部分201输出等待屏蔽，来自PC卡130的等待信号在屏蔽部分202被屏蔽，并且甚至当来自PC卡130的等待信号被保持输出时，给CPU 100的等待信号被取反。
此外，当定时器部分201输出等待屏蔽信号时，中断控制块/卡状态寄存器210向CPU 100输出中断信号。
一旦接收到中断控制块/卡状态寄存器210发出的中断信号，CPU 100执行中断处理。在该中断处理中，CPU 100确定中断的原因。然后，如果它判断中断是因为来自PC卡130的等待信号已经被保持输出超过预定的时间周期这一事实，CPU 100执行必要的恢复处理。例如，在复位PC卡130之后，它重新执行I/O处理。然而，如果甚至在执行该恢复处理之后也不能恢复，则通过显示错误消息，将PC卡130的错误通知用户。
如上的详细描述，根据本发明来阻止系统冻结是可能的，该系统冻结是由于甚至当等待信号被保持输出时系统总线总是被占据造成的，例如，由于PC卡故障。

Claims (5)

1.一种接口设备，用于建立CPU和外部单元之间的接口，包括：定时器部分、屏蔽部分和中断控制部分，其中：
当检测到从所述外部单元输出的等待信号被保持输出的时间长于预定时间周期时，所述定时器部分输出屏蔽信号，
所述屏蔽部分屏蔽所述等待信号，并且当所述屏蔽信号被输出时，将反等待信号输出给所述CPU；以及
当所述屏蔽信号被输出时，所述中断部分发出中断信号给所述CPU。
2.一种信息处理系统，包括CPU和用于在所述CPU和外部单元之间建立接口的接口设备，其中
当所述接口设备检测到从所述外部单元输出的等待信号已经被保持输出长于预定的时间周期时，所述接口设备屏蔽用于输出给所述CPU的等待信号，并发出中断信号给所述CPU。
3.根据权利要求2所述的信息处理系统，其中所述接口设备包括定时器部分、屏蔽部分和中断控制部分，其中
当从所述外部单元输出的等待信号被输出时，激活所述定时器部分，然后当所述等待信号被保持输出长于预定时间周期时，所述定时器部分输出屏蔽信号；
当所述屏蔽信号被输出时，所述屏蔽部分屏蔽用于输出给所述CPU的所述等待信号；并且
当所述屏蔽信号被输出时，所述中断控制部分发出中断信号给所述CPU。
4.根据权利要求3所述的信息处理系统，其中所述CPU检测所述中断信号，由此以恢复所述外部单元。
5.根据权利要求2所述信息处理系统，其中所述CPU检测所述中断信号，由此以恢复所述外部单元。
CNB018052622A 2000-01-13 2001-01-15 接口设备及包含该设备的信息处理系统 Expired - Lifetime CN1237458C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000004878 2000-01-13
JP4878/2000 2000-01-13
JP4878/00 2000-01-13
JP2697/01 2001-01-10
JP2001002697A JP2001265714A (ja) 2000-01-13 2001-01-10 インターフェイス装置及びそれを備えた情報処理システム
JP2697/2001 2001-01-10

Publications (2)

Publication Number Publication Date
CN1404588A CN1404588A (zh) 2003-03-19
CN1237458C true CN1237458C (zh) 2006-01-18

Family

ID=26583453

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018052622A Expired - Lifetime CN1237458C (zh) 2000-01-13 2001-01-15 接口设备及包含该设备的信息处理系统

Country Status (7)

Country Link
US (1) US6839857B2 (zh)
EP (1) EP1248201A4 (zh)
JP (1) JP2001265714A (zh)
KR (1) KR20020068071A (zh)
CN (1) CN1237458C (zh)
AU (1) AU2001225529A1 (zh)
WO (1) WO2001052073A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003242470A (ja) * 2002-02-21 2003-08-29 Sony Corp 外部接続機器及びホスト機器
JP4178809B2 (ja) * 2002-02-21 2008-11-12 ソニー株式会社 外部接続機器及びホスト機器
KR100503796B1 (ko) 2003-06-05 2005-07-26 삼성전자주식회사 액세스 대기신호 오류 검출방법 및 장치
CN1324476C (zh) * 2003-11-20 2007-07-04 联想(北京)有限公司 一种屏蔽系统硬件及系统功能的方法
JP5076967B2 (ja) * 2008-02-27 2012-11-21 富士通株式会社 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム
US20250021345A1 (en) * 2023-07-12 2025-01-16 Texas Instruments Incorporated Deterministic Cycle Accurate Execution of Software

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2603641B2 (ja) 1987-07-17 1997-04-23 三菱化学株式会社 感光性平版印刷版
JPH0512823Y2 (zh) * 1987-07-27 1993-04-05
US5287511A (en) * 1988-07-11 1994-02-15 Star Semiconductor Corporation Architectures and methods for dividing processing tasks into tasks for a programmable real time signal processor and tasks for a decision making microprocessor interfacing therewith
US4999787A (en) * 1988-07-15 1991-03-12 Bull Hn Information Systems Inc. Hot extraction and insertion of logic boards in an on-line communication system
JPH0256043A (ja) 1988-08-20 1990-02-26 Fujitsu Ltd 入出力装置リセット方式
US5083259A (en) * 1988-12-07 1992-01-21 Xycom, Inc. Computer bus interconnection device
JPH03111960A (ja) * 1989-09-26 1991-05-13 Mitsubishi Electric Corp ワンチップマイクロコンピュータ
JPH0366420U (zh) * 1989-10-31 1991-06-27
JPH04219847A (ja) 1990-12-20 1992-08-10 Fujitsu Ltd バス異常監視・切断装置および方法
EP0537899B1 (en) 1991-09-27 1999-12-15 Sun Microsystems, Inc. Bus arbitration architecture incorporating deadlock detection and masking
JPH0668015A (ja) 1992-04-20 1994-03-11 Nec Corp アサイン情報保持回路
JPH06324957A (ja) 1993-05-14 1994-11-25 Mitsubishi Electric Corp バス監視装置
JPH07191917A (ja) 1993-12-27 1995-07-28 Nec Corp バス共有システムの障害処理方式
EP0665501A1 (en) * 1994-01-28 1995-08-02 Compaq Computer Corporation Bus master arbitration circuitry with retry mechanism
US5519851A (en) 1994-03-14 1996-05-21 Sun Microsystems, Inc. Portable PCMCIA interface for a host computer
JPH07311718A (ja) 1994-05-18 1995-11-28 Nec Corp ２重化システム
US5848247A (en) * 1994-09-13 1998-12-08 Hitachi, Ltd. Microprocessor having PC card interface
US5822547A (en) * 1996-05-31 1998-10-13 Texas Instruments Incorporated Method and apparatus for providing a portable computer with hot pluggable modular bays
US6098132A (en) * 1996-06-05 2000-08-01 Compaq Computer Corporation Installation and removal of components of a computer
JPH1097496A (ja) * 1996-09-20 1998-04-14 Sanyo Electric Co Ltd バス制御方法およびその方法を用いた装置
US5881251A (en) * 1996-10-10 1999-03-09 Bay Networks, Inc. Hot swap control circuit
JPH10207811A (ja) 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd 入出力装置
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US6418492B1 (en) * 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US5986880A (en) * 1997-06-16 1999-11-16 Compaq Computer Corporation Electronic apparatus having I/O board with cable-free redundant adapter cards thereon
US6189050B1 (en) * 1998-05-08 2001-02-13 Compaq Computer Corporation Method and apparatus for adding or removing devices from a computer system without restarting
US6062480A (en) * 1998-07-20 2000-05-16 Vlsi Technologies, Inc. Hot docking system and methods for detecting and managing hot docking of bus cards
US6487623B1 (en) * 1999-04-30 2002-11-26 Compaq Information Technologies Group, L.P. Replacement, upgrade and/or addition of hot-pluggable components in a computer system
US6633942B1 (en) * 1999-08-12 2003-10-14 Rockwell Automation Technologies, Inc. Distributed real-time operating system providing integrated interrupt management

Also Published As

Publication number Publication date
US20010027533A1 (en) 2001-10-04
AU2001225529A1 (en) 2001-07-24
JP2001265714A (ja) 2001-09-28
KR20020068071A (ko) 2002-08-24
EP1248201A1 (en) 2002-10-09
EP1248201A4 (en) 2007-05-09
US6839857B2 (en) 2005-01-04
CN1404588A (zh) 2003-03-19
WO2001052073A1 (en) 2001-07-19

Similar Documents

Publication Publication Date Title
CN1089463C (zh) 计算机系统的两种总线之间的桥接器
US5625238A (en) Apparatus for non-disruptively interconnecting perpheral device modules with a host device
US6055584A (en) Processor local bus posted DMA FlyBy burst transfers
EP0391173A2 (en) Debug peripheral for microcomputers, microprocessors and core processor integrated circuits and system using the same
US8473920B2 (en) Application initiated tracing of its operation beginning with reset
CN1404588A (zh) 接口设备及包含该设备的信息处理系统
US6711646B1 (en) Dual mode (registered/unbuffered) memory interface
US7412624B1 (en) Methods and apparatus for debugging a system with a hung data bus
US6633948B1 (en) Stackable dual mode (registered/unbuffered) memory interface cost reduction
KR910008420B1 (ko) 중앙처리장치와 주변입출력장치와의 인터페이스 회로
US6415407B1 (en) Debugging device for a system controller chip to correctly lead its signals to IC leads
JPH118030A (ja) Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置
JP3028998B2 (ja) Ｄｍａ転送回路
KR0114239Y1 (ko) 인터럽트 핸들러 회로
KR100856259B1 (ko) 인터럽트를 수행하는 프로그래머블 로직 다바이스와 이를이용한 프로세서 보드 이중화 장치 및 방법
JPH02157956A (ja) 入出力パラレルポート切換装置
JPH02307123A (ja) 計算機
JPS63300346A (ja) Ｄｍａ制御方式
JPS6349935A (ja) 中央制御装置
JPS62107362A (ja) システム構成用ｌｓｉ
JPH0421024A (ja) ビデオインターフェースの自動初期化回路
JPH03290750A (ja) Ｄｍａ転送方法
JPH0287253A (ja) 機器アドレス設定方式
WO1999027458A1 (en) Slave bus controller posted dma transfers
JPH01292451A (ja) 情報処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060118