CN1299362C - 包含场效应晶体管以及减少漏电流与提高单位面积电容量的被动电容器的半导体装置 - Google Patents

包含场效应晶体管以及减少漏电流与提高单位面积电容量的被动电容器的半导体装置 Download PDF

Info

Publication number
CN1299362C
CN1299362C CNB038208407A CN03820840A CN1299362C CN 1299362 C CN1299362 C CN 1299362C CN B038208407 A CNB038208407 A CN B038208407A CN 03820840 A CN03820840 A CN 03820840A CN 1299362 C CN1299362 C CN 1299362C
Authority
CN
China
Prior art keywords
dielectric
semiconductor regions
capacitor
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038208407A
Other languages
English (en)
Other versions
CN1685511A (zh
Inventor
K·维乔雷克
G·布尔巴赫
T·费德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10240423A external-priority patent/DE10240423B4/de
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1685511A publication Critical patent/CN1685511A/zh
Application granted granted Critical
Publication of CN1299362C publication Critical patent/CN1299362C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体装置包含一场效应晶体管(250)与一被动电容器(240)，其中该电容器(240)的电介质层(221a)包含高k(高介电常数)材料，而该场效应晶体管(250)的栅极绝缘层(231)则由超薄氧化物层或者氧氮化物层所形成，以便提供用于在栅极绝缘层与底层沟道区域之间界面上的较好载流子迁移率。因为在电容器里的载流子迁移率并不是很重要，所以高k材料则能允许单位面积高电容量的架构，而仍具有能充分有效减少漏电流的厚度的特征。

Description

包含场效应晶体管以及减少漏电流与提高单位面积电容量的 被动电容器的半导体装置
技术领域
本发明主要涉及制造集成电路的领域，特别是涉及包括场效应晶体管的半导体装置的形成，比如MOS晶体管，以及具有减少的漏电流的被动电容器(passive capacitor)。
背景技术
在现代的集成电路中，大量的单个电路元件，比如CMOS、NMOS、PMOS元件形式的场效应晶体管、电阻器、电容器等形成于单一芯片区域上。基本上，这些电路元件的特征尺寸会随着每一新电路产生的引进而不断地减少，以提供速度与功率耗损方面的性能改善的目前可用的集成电路。晶体管尺寸的减少是不断改善诸如中央处理单元(CPU)的复杂集成电路的装置性能的一个重要方面，这是因为尺寸的减少一般会引起切换速度的提高，从而改进信号处理性能以及功率耗损，而因为切换时间周期的减少，在将CMOS晶体管组件从逻辑低切换到逻辑高时所产生的瞬变电流则会明显地减少。另一方面，诸如在深亚微米状态中晶体管组件的沟道长度等的特征尺寸的减少会伴随着多个问题，该些问题可能会将通过改善的切换性能而得到的优点部分抵消。例如，场效应晶体管沟道长度的缩小需要减少栅极绝缘层的厚度，以便维持栅极电极对沟道区域的足够高的电容耦合，以便在将控制电压施加到栅极电极时，能适当地控制导电沟道的形成。就高精密装置而言，目前具有0.18μm或甚至更小沟道长度的特征，一般包含二氧化硅，以用于在二氧化硅与底部沟道区域之间界面的较好与公知的特征，而栅极绝缘层的厚度则大约为2至5nm或者更小。就此数量的栅极电介质而言，结果是，总体而言，因为漏电流会随着栅极电介质厚度的线性减少而呈指数地增加，所以通过薄栅极电介质的漏电流则可与瞬变电流相当。
除了大多数晶体管组件以外，多个被动电容器一般在用作多个目的的集成电路中形成，比如用于去耦合(de-coupling)的目的。因为这些电容器通常在主动半导体区域之中及之上形成，以当作电介质层特征符合同时制造的场效应晶体管的制程规定的第一电容器电极，以及由栅极电极材料形成的第二电容器电极，漏电流的问题会因为这些电容器组件所占有的大芯片面积而明显地恶化。结果，各个电容器会明显促成全部的栅极漏耗损，并因此促成集成电路的全部功率耗损。就需要较小功率耗损的应用，比如可携式、以电池起动的装置而言，大量的静态消耗功率令人无法接受，因此，所谓的双栅极氧化物制程(dual gate oxide processing)通常可用来增加电容器的电介质层的厚度，以此来减少这些组件的漏电流。
参考图1a至图1c，现在说明形成具有减少漏电流的电容器的典型公知技术流程。图1a显示在最初制造阶段的半导体装置100的截面图。半导体装置100包含一基板101，例如硅基板，其包括由各自绝缘结构102密封的第一主动半导体区域120与第二主动半导体区域130。第二主动区域130与相对应的绝缘结构102由可能包含光刻胶的掩膜层103遮住。第一主动区域120包含一表面部分104，其具有由105所标示的离子植入所导致的严重晶格破坏(severe lattice damage)。
形成图1a所描绘的半导体装置的基本工艺流程包括精密的光学光刻与蚀刻技术，用来界定进一步光刻步骤所产生的绝缘结构102，以将抗蚀剂掩膜103图案化。因为这些制程技术是本领域公知的技术，所以省略其详细说明。接着，以诸如硅、氩、氙及类似物等任何适当的离子来实施离子植入105，其中选定一剂量与能量以在部分104中产生严重晶格破坏，从而在接着实施的氧化制程期间内明显地改变部分104的扩散行为。
图1b显示在高级制造阶段中的半导体结构100。实质包含二氧化硅并具有第一厚度122的第一电介质层121形成于第一主动区域120上。具有第二厚度132并包含与第一电介质层121相同材料的第二电介质层131形成于第二主动区域130上。第一与第二电介质层121与131由高温炉制程中的公知氧化作用或者快速热氧化制程所形成。由于表面部分104的严重晶格破坏，所以在该表面部分104中的氧气扩散相对于具有实质完整结晶的硅部分会显然地增强，比如在第二主动区域130中。结果，在第一主动区域120之中与之上的氧化物生长相对于第二主动区域130的生长速率会增加，致使第二厚度132与第一厚度122相差大约0.2至1.0nm，以用于大约1至5nm的第二电介质层131厚度。
图1c显示在进一步高级制造阶段里的半导体装置100，其中电容器140形成于第一主动区域120之中及之上，而且场效应晶体管150形成于第二主动区域130之中及之上。晶体管组件150包含栅极电极133，其包括例如高掺杂的多晶硅与金属硅化物部分135。而且，侧壁隔片(sidewall spacer)134邻近栅极电极133的侧壁而形成。各包括金属硅化物部分135的源极与漏极区域136形成于第二主动区域130之中。电容器140包含由与栅极电极133相同的材料所组成的导电部分123，其形成于第一电介质层121上。部分123代表该电容器140的电极。电容器电极123包括金属硅化物部分125，其由侧壁隔片组件124封住。
形成晶体管组件150与电容器140的基本工艺流程可能包括以下步骤。多晶硅层可沉积在图1b所示的装置上，通过已知光刻与蚀刻技术而图案化，以产生电容器电极123与栅极电极133。接着，该漏极与源极区域136通过离子植入形成，其中侧壁隔片134与侧壁隔片124被间断地形成，以使得侧壁隔片134的作用如同植入掩膜，以适当地将漏极与源极区域136的掺杂物浓度成形。此后，通过沉积一耐火金属并且开始实施金属与电容器电极123、栅极电极133的底层多晶硅以及漏极与源极区域136的硅之间的化学反应，而将金属硅化物部分125与135形成。
从图1c可以看出，相对于具有第二厚度132的相当薄的第二电介质层131所引起的相对应的耗损速率，该第二厚度优化用来提供晶体管150所需的动态性能，那么具有增加的厚度122的第一电介质层121的电容器140则将呈现出明显下降的漏电流速率。虽然该电容器140耗损速率的明显改善可通过上述的公知方法得到，一个决定性的缺陷是由于第一电介质层121厚度的增加，则会使电容器140单位面积电容量明显减少。公知现有技术方法的进一步缺点则是形成第一与第二电介质层121与131的高温氧化制程的必要条件，使得此制程方案不能与形成极薄栅极电介质的替代性方法(比如形成超薄栅极绝缘层的现有沉积方法)兼容。此外，形成表面部分104的离子轰击105(图1a)可能会导致明显的氧化物降解，并且可能会引起第一电介质层121的可靠度问题，从而导致过早的装置失效。
有鉴于上述问题，需要一种包括晶体管组件与被动电容器的改善的半导体装置，其中在没有过份不利地影响装置特征的情形下，比如单位面积的电容量，以及在制造该装置期间内的制程兼容性及/或可靠度。
发明内容
一般而言，本发明针对半导体装置及其相应的制造方法，其中被动电容器包括表现出相当高介电常数的被动电容器，使得当该电介质的厚度可被适当地选出时，单位面积的电容量可能会明显增加，以确保所需的低耗损率。同时，场效应晶体管的栅极绝缘层可根据制程规定与确保该晶体管装置的所需性能的材料而形成。因此，本发明是以本发明人的概念为基础，亦即是，因为该电容器性能实质不会受到高k电介质与下部主动区域之间界面的载流子迁移率下降所影响，所以虽然目前无法成功地实施场效应晶体管的栅极电介质的高k材料的应用，虽然这些材料会因为这些高k材料所造成的沟道迁移率的减少而导致明显的晶体管降级，但是他们却仍然可能实施于与电容器电介质相同的芯片面积内。
根据本发明的一示例性具体实施例，半导体装置包含第一主动半导体区域与第二主动半导体区域，其以一电介质绝缘结构而彼此隔开。有一个电容器形成于第一主动半导体区域之中及之上，而第一电介质层则形成于第一主动区域上，其中第一电介质层具有第一介电常数。再且，场效应晶体管系形成于第二主动半导体区域之中及之上，其中该场效应晶体管包括具有小于第一介电常数的第二介电常数的材料制成的栅极绝缘层。
根据本发明的另一示例性具体实施例，半导体装置包含形成于第一半导体区域之中及之上的第一电容组件，以及形成于第二半导体区域之中及之上的第二电容组件。第一与第二电容组件分别包含具有第一厚度的第一电介质层与具有第二厚度的第二电介质层，以及形成于第一电介质层上的第一导电层以及形成于第二电介质层上的第二导电层。此外，第一电容组件的单位面积电容量等于或者高于第二电容组件的单位面积电容量，其中第二厚度小于第一厚度。
根据本发明的另一示例性具体实施例，一种形成半导体装置的方法包含提供一基板，此基板之上形成有由一绝缘结构所隔开的第一半导体区域与第二半导体区域。此外，具有第一介电常数与第一厚度的第一电介质层形成于第一半导体区域上。此外，具有第二介电常数与第二厚度的第二电介质层形成于第二导体区域上。此外，一导电性材料形成于第一与第二电介质层上，以产生第一与第二电容组件，其中第一介电常数比第二介电常数要高。
根据本发明的另一个示例性具体实施例，一种制造包括场效应晶体管组件与被动电容器的半导体装置的方法包含通过形成浅沟槽(shallow trench)绝缘体而定义出第一主动区域与一第二主动区域。此外，第一电介质层形成于第一半导体区域上，以当作电容器电介质，且第二电介质层形成于第二主动区域上，以当作场效应晶体管组件的栅极绝缘层。此外，第一电介质层的介电常数比第二电介质层的介电常数要高。
附图说明
本发明可通过参考附图的以下说明来理解，其中相同的参考数字代表相同组件，其中：
图1a至图1c显示半导体装置的截面图，该装置包括根据典型公知技术工艺流程而制造的被动电容器与晶体管组件；以及
图2a至图2g显示半导体装置的截面图，其包括单位面积电容量增加的低耗损电容器，其根据本发明的一示例性具体实施例而形成。
虽然本发明允许有各种变更与替代形式，但是其特定具体实施例通过附图中的实施例而显示，并在此处进行详细的说明。但是，应该令人了解的是，特定具体实施例的其中说明目的不在于将本发明局限在所揭露出来的特定形式，相反地，本发明涵盖了在权利要求范围所定义的发明精神与范围内的所有变更、等同物与替代物。
具体实施方式
本发明的示例性具体实施例说明如下。为了清楚起见，并非实际实施过程的所有特征均会说明于本说明书中。当然应该理解的是，在任何此实际具体实施例的开发过程中，必须实行各种具体实施例的决定，以得到开发者的明确目标，比如遵循与系统相关以及企业相关的限制，其可能从一实施过程到另一实施过程有所不同。此外，应该理解的是，这种开发努力既复杂且耗时，但仍然是本领域技术人员所进行的日常工作。
现在参考附图来说明本发明。虽然附图中用非常准确、轮廓鲜明的配置与剖面将半导体装置的各种区域与结构进行了描述，但是本领域技术人员应该理解，实际上，这些区域与结构并非如附图所表示的那么准确。此外，描述于附图中的各种特征与掺杂区域的相对尺寸，在相对于制造装置上那些特征与区域的尺寸来说，可能会夸大或减少。不过，包含的附图是用来说明并解释本发明的示例性实例。其中所使用的单字与词组应该理解并解释为本领域技术人员对这些单字与词组所理解的一致意义。没有任何前后一致始终使用的名称或措辞的明确定义不同于本领域技术人员所能理解到的一般与惯常意义。若一名称或措辞意指本领域技术人员所能理解到的意义不同的一特定的涵义，这一定义将采用直接且明确地为该名称或措辞提供明确定义的方式而明确地陈述于本说明书中。
现在参照图2a至图2g，更详细地说明本发明的示例性具体实施例。在图2a中，半导体装置200包含一基板201，其可能是任何适当的基板，比如硅基板、玻璃基板、蓝宝石基板、硅绝缘体(silicon oninsulator)基板及类似物。不考虑所使用的特定类型，该基板201包含第一半导体区域220与第二半导体区域230，该些区域通过一绝缘结构202而实质上彼此绝缘，比如通常使用于高度精密电路的浅沟槽绝缘体。在半导体装置200顶部，形成具有第一厚度222的第一电介质层221。第一电介质层221可能由呈现高介质常数k所表示的高介电常数的材料所形成。可能适合在第一电介质层221应用的材料包括氧化锆及/或硅酸锆及/或氧化铪及/或硅酸铪，但本发明并不受限于这些材料。相对于通常采用的二氧化硅，其可能包括特定数量的氮化物，就这些材料而言，k值可能至少两倍或者甚至更高。介电常数的精确值可能取决于沉积参数，以便选定符合沉积参数的第一厚度222，以得到形成于第一半导体区域220之中及之上的电容器所需的最终电容耦合。此外，选定第一厚度222以符合抗漏电流的所需电阻，以便决定一最佳值，以在漏电容维持于特定阈值之上时，提供给表现出特定介电常数、单位面积高电容量的一给定电介质材料。在一个示例性具体实施例中，在选定氧化锆作为第一电介质层221材料之处，厚度222的范围可能大概是3至15nm。
图2a显示一种用来形成半导体装置200的典型工艺流程，可包括形成该绝缘结构202用的公知光刻与蚀刻技术，以及形成第一电介质层221用的公知的与为大家所接受的沉积方法。因此，将这些制程步骤的详细说明省略。
图2b显示具有一抗蚀剂掩膜203的半导体装置200，该掩膜形成于第一半导体区域220上，并且部分地形成于相应的绝缘结构202上。该抗蚀剂掩膜203用来遮住第一半导体区域220与绝缘结构202两区域，其将被用来形成一电容组件，比如去耦电容器及类似物。抗蚀剂掩膜203的形成包含公知的光刻技术，为了简化，在此并不详细说明。接着，第一电介质层221通过使基板201受到选择性的蚀刻制程而图案化，该图案可通过等向(isotropic)或非等向(anisotropic)的蚀刻制程来形成。
图2c显示在将第一电介质层221图案化以形成一电容器电介质221a，以及在将抗蚀剂掩膜203移除后的半导体装置200。接着，清洁基板201，以从先前的制程步骤移除任何残余物，从而制备第二半导体区域230，以容纳一电介质层，该电介质层将当作形成场效应晶体管用的一栅极绝缘层。
图2d描述出具有厚度232的第二电介质层231的半导体装置200，该电介质层形成于第二半导体区域230上。第二电介质层231表现出遵守用于高度精密场效应晶体管的栅极绝缘层的规范的特性。例如，第二电介质层231可能包含二氧化硅或氧氮化硅，其具有为了确保将所形成的栅极电极充分地电容耦合到底层第二半导体区域230而选出的厚度232。例如，根据要形成的场效应晶体管的设计要求，第二厚度232可能在大约1至5nm的范围里选出。
在一具体实施例中(未显示)，在形成第二电介质层231以前，可在电容器电介质221上形成薄阻障层(barrier)。例如，薄氮化硅层可能沉积在半导体装置200上，随后在第二电介质层231形成以前，选择性地自第二半导体区域230移除。在另一个具体实施例中，薄氮化硅层或者任何其它适当的阻障层可能在形成第一电介质层221(图2a)以前设置，使得在合并覆盖电容器电介质221a表面部分的额外阻障层之时，高k介质实际上可完全地被薄阻障层密封。例如，精确沉积氮化硅用的制程技术已为本领域所接受，并且可能方便地用来″包裹″或覆盖该电容器电介质221a。
就第二电介质层231的形成来说，可以采用任何适当的制程，其包括高级火炉制程(advanced furnace process)，比如公知的氧化或快速热氧化。就需要大约2至3nm的超薄栅极绝缘层的高度精密半导体装置而言，可能将替代性的氧化物与氧氮化物沉积结构用来提供必须的第二厚度232。其优点是，当电容器电介质221a由一薄阻障层覆盖并且实际上完全地密封时，第一与第二半导体区域220、230之间的″交叉污染″实际上就可避免，而无关于用来形成第二电介质层231的制程。
图2e显示具有沉积于基板201上的栅极电极材料层205的半导体装置200。在一典型的具体实施例中，层205实际上可由多晶硅组成。在其它具体实施例中，可以使用任何其它合适的材料，比如金属硅化物或者金属。接着，将层205通过沿用已久的光刻与蚀刻技术而予以图案化，因此在此不再说明相应的制程步骤。
图2f显示在将层205图案化后以得到在图案化的第二电介质层231上形成的一栅极电极233的半导体装置200，该图案化的第二电介质层标示为231a，并称之为栅极绝缘层。在电容器电介质221a上以及部分地在各自绝缘结构202上，已经将层205图案化为一电容器电极223。接着，例如可参考图1c所说明的，实施用来完成场效应晶体管的公知工艺流程。
图2g显示在将公知隔片、植入及自行对准硅化物(self-alignedsilicide)加工处理以得到晶体管组件250及电容器240之后的最终半导体装置200。该晶体管组件250包含形成于栅极电极233以及漏极与源极区域236的上部分的金属硅化物部分235。再者，将侧壁隔片234邻近栅极电极233的侧壁而形成。同样地，电容器240包含侧壁隔片224与金属硅化物部分225。应该注意的是，因为电容器240的接触部分，比如置于漏极与源极区域236上的金属硅化物部分235，是置于相对于垂直于图2a至图2g平面的方向的不同位置上，所以这些接触部分并未描绘在图2f与图2g的截面图中。
结果，上述的具体实施例提供包括电容组件的半导体装置，该电容组件比如栅极电极233、栅极绝缘层231a与底层主动区域230的合并，以及由电容器电极223、电容器电介质221a与底层第一半导体区域220所形成的电容器240，其中这两个电容组件均表现出所需的单位面积的高电容量。当将栅极绝缘层231a优化，以提供用作栅极电极233至第二主动区域230的高电容耦合，以用在不过份影响栅极绝缘层231a与主动区域230间的界面的载流子迁移率的情况下的充分沟道控制时，该电容器电极223与第一半导体区域220之间的电容耦合则通过引入高k材料而优化，其中选定第一厚度222以提供用于所需的低漏电流。结果，具有减少的漏电流的高电容量的电容器可为了相同芯片面积上的足够载流子迁移率而结合需要超薄栅极绝缘层的高精度晶体管组件予以提供，而电容器电介质的可靠度却因为将任何无帮助的植入步骤省略而受到保证，而说到在先前技术制程中所需要的实例，原因则是相当大的厚度222。而且，由图2a至图2g所显而易见的是，任何适当的技术可用来形成超薄栅极绝缘层231a，使得精密沉积与图案化制程可能取代高温氧化的应用。此外，相对于公知技术装置，电容器240单位面积的电容量会明显地增加，同时漏电流却会减少，因此半导体装置的功率耗损会减少，且提供所需功能必须的整个芯片面积则可能会减少。因为每单位面积有较少热能产生，所以包含根据本发明而设计的半导体装置的集成电路则同样会明显地减轻将装置充分冷却的问题，从而允许配置较少的冷却能力，这同样能明显减少功率耗损，特别是对于可携式装置来说。
因为受益于本揭示的本领域技术人员易于采用不同但等效的方式来修改并实施本发明，故以上所揭露的特定具体实施例仅用于说明。例如，以上所述的制程步骤可能以不同的顺序来进行。此外，除了以下权利要求所述之外，本发明并不受限于在此所示的结构或设计细节。因此，以上所揭露的特定具体实施例可显然地被变更或修改，而所有这些改变均视为是在本发明的范围与精神内。相应地，在此所寻求的保护范围在权利要求中进行陈述。

Claims (12)

1.一种半导体装置，包含：
基板(201)，其包括第一半导体区域(220)与第二半导体区域(230)，该第一半导体区域(220)与第二半导体区域(230)由一电介质绝缘结构(202)而彼此隔开；
电容器(240)，形成于该第一半导体区域(220)之中及之上，该电容器(240)包括形成于该第一半导体区域(220)上的一电介质(221a)及配置于该第一半导体区域(220)与该电容器(240)的该电介质(221a)之间的一阻障层，该电介质(221a)具有第一介电常数；以及
场效应晶体管(250)，形成于该第二半导体区域(230)之中及之上，该场效应晶体管(250)包括一栅极绝缘层(231a)，由具有小于该第一介电常数的第二介电常数的一材料所形成。
2.如权利要求1所述的半导体装置，其中该电容器(240)的该电介质(221a)包含氧化锆、硅酸锆、氧化铪与硅酸铪的至少其中之一。
3.如权利要求1所述的半导体装置，其中该电容器(240)的该电介质(221a)包括一个或更多子层。
4.如权利要求1所述的半导体装置，其中该阻障层完全地覆盖住该电介质(221a)的表面部分。
5.一种半导体装置，包含：
基板(201)，其包括第一半导体区域(220)与第二半导体区域(230)，该第一半导体区域(220)与第二半导体区域(230)由一电介质绝缘结构(202)而彼此隔开；
第一电容器，形成于该第一半导体区域(220)之中及之上；以及
第二电容器，形成于该第二半导体区域(230)之中及之上，该第一电容器包含置于该第一半导体区域(220)与一第一导电层之间的第一电介质层(221)并具有第一厚度(222)，其中一阻障层配置于该第一半导体区域(220)与该第一电介质层(221)之间，该第二电容器包含置于该第二半导体区域(230)与第二导电层之间的第二电介质层(231)并具有第二厚度(232)；
其中该第一电容器的单位面积电容量等于或者高于该第二电容器的单位面积电容量，而该第二厚度(232)小于该第一厚度(222)。
6.如权利要求5所述的半导体装置，其中该第一电介质层(221)包含氧化锆、硅酸锆、氧化铪与硅酸铪的至少其中之一。
7.如权利要求5所述的半导体装置，其中该阻障层完全地覆盖住该第一电介质层(221)的表面部分。
8.一种形成半导体装置的方法，该方法包含下列步骤：
提供一半导体基板(201)，其中形成有被一形成于该半导体基板(201)中的绝缘结构(202)所隔开的第一半导体区域(220)与第二半导体区域(230)；
将具有第一介电常数与第一厚度(222)的第一电介质层(221)形成于该第一半导体区域(220)上，其中该第一电介质层(221)的形成步骤包括将具有该第一介电常数的材料沉积的步骤、将至少该第一半导体区域(220)遮掩并且将该材料的未遮掩部分移除的步骤，且将具有第一介电常数的该材料沉积的步骤包括将一阻障层沉积以及将重叠材料沉积的步骤，以使得与该重叠材料结合的该阻障层显现出第一介电常数；
将具有第二介电常数与第二厚度(232)的第二电介质层(231)形成于该第二半导体区域(230)上；以及
将形成于该第一与该第二电介质层的一层导电材料(205)图案化，以产生第一电容器与第二电容器，其中该第一介电常数高于该第二介电常数。
9.如权利要求8所述的方法，其中该第二厚度(232)小于该第一厚度(222)。
10.如权利要求8所述的方法，进一步包含在形成该第二电介质层(231)之前将一罩层形成于该第一电介质层(221)的暴露部分的步骤。
11.一种制造包括一场效应晶体管组件(250)与一被动电容器(240)的半导体装置的方法，该方法包括下列步骤：
通过在基板(201)的半导体区域中形成一绝缘结构(202)而界定第一半导体区域(220)与第二半导体区域(230)；
在该第一半导体区域(220)上形成第一电介质层(221)，以作为一电容器电介质，其中该第一电介质层(221)的形成步骤包括将具有该第一介电常数的一材料沉积的步骤、将至少该第一半导体区域(220)遮掩并且将该材料的一未遮掩部分移除的步骤，且将具有该第一介电常数的该材料沉积的步骤包括将一阻障层沉积的步骤以及将一重叠材料沉积的步骤，以使得与该重叠材料结合的该阻障层显现出该第一介电常数；以及
在该第二半导体区域(230)上形成第二电介质层(231)，以作为该场效应晶体管(250)的一栅极绝缘层；
其中该第一电介质层(221)的介电常数高于该第二电介质层(231)的介电常数。
12.如权利要求11所述的方法，其中该第二电介质层(231)的厚度(232)小于该第一电介质层(221)的厚度(222)。
CNB038208407A 2002-09-02 2003-08-29 包含场效应晶体管以及减少漏电流与提高单位面积电容量的被动电容器的半导体装置 Expired - Lifetime CN1299362C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE10240423A DE10240423B4 (de) 2002-09-02 2002-09-02 Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung
DE10240423.2 2002-09-02
US10/403,481 US6821840B2 (en) 2002-09-02 2003-03-31 Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area
US10/403,481 2003-03-31

Publications (2)

Publication Number Publication Date
CN1685511A CN1685511A (zh) 2005-10-19
CN1299362C true CN1299362C (zh) 2007-02-07

Family

ID=31979467

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038208407A Expired - Lifetime CN1299362C (zh) 2002-09-02 2003-08-29 包含场效应晶体管以及减少漏电流与提高单位面积电容量的被动电容器的半导体装置

Country Status (6)

Country Link
EP (1) EP1535332B1 (zh)
JP (1) JP5148814B2 (zh)
KR (1) KR20050057084A (zh)
CN (1) CN1299362C (zh)
AU (1) AU2003263042A1 (zh)
WO (1) WO2004021440A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673589B2 (ja) * 2004-08-16 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4669246B2 (ja) * 2004-08-16 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5226696B2 (ja) * 2007-01-01 2013-07-03 サンディスク テクノロジィース インコーポレイテッド ２つのタイプの減結合コンデンサを備えた集積回路および方法
DE112019003024T5 (de) * 2018-06-15 2021-03-18 Murata Manufacturing Co., Ltd. Kondensator und verfahren zu dessen herstellung
KR102711213B1 (ko) * 2018-10-15 2024-09-27 엘지디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582071A (ja) * 1981-06-25 1983-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
JPH01222469A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6064102A (en) * 1997-12-17 2000-05-16 Advanced Micro Devices, Inc. Semiconductor device having gate electrodes with different gate insulators and fabrication thereof
US6124160A (en) * 1995-09-19 2000-09-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US20020022334A1 (en) * 2000-01-18 2002-02-21 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US20020066916A1 (en) * 2000-12-05 2002-06-06 Hsu Louis L. Forming electronic structures having dual dielectric thicknesses and the structure so formed
US20020093781A1 (en) * 1999-05-12 2002-07-18 Harald Bachhofer Capacitor for semiconductor configuration and method for fabricating a dielectric layer therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118559A (ja) * 1985-11-18 1987-05-29 Nec Corp 半導体装置
JPH0236559A (ja) * 1988-07-26 1990-02-06 Nec Corp 半導体装置及びその製造方法
JPH0654794B2 (ja) * 1988-11-16 1994-07-20 三洋電機株式会社 半導体集積回路
JPH02214152A (ja) * 1989-02-15 1990-08-27 Olympus Optical Co Ltd 半導体装置及びその製造方法
JP2881824B2 (ja) * 1989-07-13 1999-04-12 株式会社デンソー 半導体装置の製造方法
JPH05326841A (ja) * 1992-05-25 1993-12-10 Nec Corp 半導体装置の製造方法
JPH118352A (ja) * 1997-06-14 1999-01-12 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
US6093616A (en) * 1998-05-11 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of manufacture of stacked gate MOS structure for multiple voltage power supply applications
JP2000174132A (ja) * 1998-12-08 2000-06-23 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000315733A (ja) * 1999-04-28 2000-11-14 Fujitsu Ltd 多電源半導体装置の製造方法
JP4534269B2 (ja) * 1999-05-18 2010-09-01 ソニー株式会社 半導体装置とその製造方法
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582071A (ja) * 1981-06-25 1983-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
JPH01222469A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体記憶装置とその製造方法
US6124160A (en) * 1995-09-19 2000-09-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6064102A (en) * 1997-12-17 2000-05-16 Advanced Micro Devices, Inc. Semiconductor device having gate electrodes with different gate insulators and fabrication thereof
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US20020093781A1 (en) * 1999-05-12 2002-07-18 Harald Bachhofer Capacitor for semiconductor configuration and method for fabricating a dielectric layer therefor
US20020022334A1 (en) * 2000-01-18 2002-02-21 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US20020066916A1 (en) * 2000-12-05 2002-06-06 Hsu Louis L. Forming electronic structures having dual dielectric thicknesses and the structure so formed

Also Published As

Publication number Publication date
JP5148814B2 (ja) 2013-02-20
WO2004021440A1 (en) 2004-03-11
JP2005537652A (ja) 2005-12-08
AU2003263042A1 (en) 2004-03-19
KR20050057084A (ko) 2005-06-16
EP1535332B1 (en) 2012-04-11
CN1685511A (zh) 2005-10-19
EP1535332A1 (en) 2005-06-01

Similar Documents

Publication Publication Date Title
US6906398B2 (en) Semiconductor chip with gate dielectrics for high-performance and low-leakage applications
US8420476B2 (en) Integrated circuit with finFETs and MIM fin capacitor
US7851276B2 (en) Methods and structures for planar and multiple-gate transistors formed on SOI
US8440559B2 (en) Work function adjustment in high-K metal gate electrode structures by selectively removing a barrier layer
CN101213666B (zh) 包含垂直退耦电容器的半导体器件及其形成方法
US8455938B2 (en) Device comprising a field-effect transistor in a silicon-on-insulator
US20090174001A1 (en) Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
EP1761952B1 (en) Using different gate dielectrics with nmos and pmos transistors of a complementary metal oxide semiconductor integrated circuit
US6821840B2 (en) Semiconductor device including a field effect transistor and a passive capacitor having reduced leakage current and an improved capacitance per unit area
CN106711143B (zh) 鳍式场效晶体管结构及其制造方法
CN101651137A (zh) I/o和内核mos器件与mos电容和电阻形成的集成
CN1520610A (zh) 新型动态随机存取存储器存取晶体管
JP2010525591A (ja) 高ｋゲート誘電体を有するＣＭＯＳ回路
CN105789188B (zh) Fdsoi电容器
US7087476B2 (en) Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
CN1299362C (zh) 包含场效应晶体管以及减少漏电流与提高单位面积电容量的被动电容器的半导体装置
US20090072299A1 (en) Semiconductor device having high voltage mos transistor and fabrication method thereof
CN117457498A (zh) 制造半导体器件的方法
US20180158821A1 (en) Gate structures with low resistance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070207