FR2473772A1 - Dispositif de memoire a semi-conducteurs et procede pour le fabriquer - Google Patents
Dispositif de memoire a semi-conducteurs et procede pour le fabriquer Download PDFInfo
- Publication number
- FR2473772A1 FR2473772A1 FR8100232A FR8100232A FR2473772A1 FR 2473772 A1 FR2473772 A1 FR 2473772A1 FR 8100232 A FR8100232 A FR 8100232A FR 8100232 A FR8100232 A FR 8100232A FR 2473772 A1 FR2473772 A1 FR 2473772A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor memory
- memory device
- coating
- elements
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Dans le dispositif de mémoire à semi-conducteurs selon la présente invention, on utilise pour éviter les erreurs erratiques, c'est-à-dire les inversions aléatoires des circuits de mémoire sous l'action des rayons alpha provenant de la matière d'enrobage, une couche de protection que l'on interpose entre les éléments de mémoire et l'enrobage et qui est constituée par une matière résineuse contenant au plus une partie par billion d'uranium et de thorium.
Description
Dispositif de mémoire à semiconducteurs et procédé pour lîe fabriquer.
La présente invention concerne les mémoires à semi-
conducteurs présentant des niveaux élevés d'intégration de circuits de mémorisation et elle a trait à un procédé pour
fabriquer ces mémoires.
Dans un article intitulé "A New Physical Mechanism for Soft Errors in Dynamic Memories" et figurant dans les pages 33-40 du 16ème compte rendu annuel du Symposium International de 1978 sur la fiabilité en physique (18-20 Avril 1978) qui s'est tenu à San Diego, U.S.A., il est indiqué que lorsque des
rayons pénètrent dans des cellules de mémoire à semiconduc-
teurs, une inversion d'informations de "1"-_ "O" ou " ln-A "l",
c'est-à-dire des erreurs que l'on appellera erreurs erra-
tiques, a souvent lieu. Une source principale des rayons W est formée par les quantités infimes d'uranium et de thorium contenues dans la matière d'enrobage des éléments de mémoire à semiconducteurs comme par exemple la céramique, les
métaux, les résines de moulage ou autres matières analogues.
Par conséquent, si on élimine complètement l'uranium et le thorium d'une telle matière d'enrobage, on peut résoudre le problème mentionné cidessus. Selon le compte rendu précité, on a tenté de purifier les matières d'enrobage pour diminuer
la teneur en uranium et en thorium, mais une telle purifi-
cation à un niveau élevé est industriellement très difficile.
On a donc pensé qu'il était peu pratique de résoudre le pro-
blème des erreurs erratiques par un purification des matières d'enrobage. D'autre part, les inventeurs de la présente invention ont étudié la purification des matières d'enrobage et ont constaté que lorsque les teneurs en uranium et en thorium deviennent inférieures à certaines valeurs, le phénomène des erreurs erratiques diminue remarquablement et n'a pratiquement pas lieu. Un objet de la présente invention est de procurer un
dispositif de mémoire à semiconducteurs à haut niveau d'in-
tégration de circuits de mémorisation et peu sujet aux erreurs erratiques dues aux rayonsc><. Un autre objet de la présente invention est de procurer un procédé pour fabriquer un tel
dispositif de mémoire à semiconducteurs.
Selon la présente invention, le dispositif de mémoire à
semiconducteurs comprenant des éléments de mémoire à semi-
-conducteurs qui présentent un degré d'intégration tel en ce qui concerne les circuits de mémorisation qu'il est sujet aux erreurs erratiques dues à l'influence des rayonso( provenant d'une matière d'enrobage et d'un enrobage ou bottier qui enrobe les éléments de mémoire est caractérisé par le fait que l'on interpose entre lesdits éléments de mémoire et ledit enrobage une couche de protection contre les rayons ci qui est formée par une matière résineuse et qui contient de l'uranium et du thorium en une quantité totale de une partie par billion
(ppb) ou moins.
Dans les dessins annexés, les figures 1 à 5 sont des vues en coupe de quelques exemples des dispositifs de mémoire à
semiconducteurs selon la présente invention.
Selon la présente invention, on peut fabriquer des mé-
moires à semiconducteurs qui présentent de hauts niveaux
d'intégration de circuit de mémorisation et qui ne sont pra-
tiquement pas ou extrêmement peu sujettes aux erreurs erra-
tiques en interposant la couche de protection contre les rayons C0 formée par une matière résineuse qui contient de l'uranium et du thorium en une quantité totale de 1 ppb ou
moins (matière que l'on désignera ci-après par l'expres-
sion:"matière résineuse de haute pureté"). Il est possible de
corriger les erreurs erratiques au moyen de circuits électri-
ques et il est donc possible d'assurer la fiabilité des dispo-
sitifs tels que les calculateurs. Mais comme on l'admet géné-
ralement, quand le taux d'erreurs erratiques des éléments de mémorisation eux-mêmes est supérieur à 1000, il est difficile d'assurer la fiabilité des dispositifs au moyen de circuits électriques. Par conséquent, il est important d'abaisser le
taux de génération d'erreurs erratiques des éléments de mémori-
sation eux-mêmes à une valeur inférieure à 1000 coups (1 coup désigne une unité correspondant à un taux d'une erreur par 109
heures pour un élément). Les inventeurs de la présente inven-
tion ont constaté que lorsque la quantité totale d'uranium et de thorium dans l'enrobage était de 1 ppb ou moins, le taux de génération d'erreurs erratiques se trouvait réduit d'une façon remarquable et que le but de la présente invention était
atteint. En outre, selon la présente invention, il est pos-
sible d'abaisser le taux de génération d'erreurs erratiques en dessous de 100 coups en faisant en sorte que la quantité
totale d'uranium et de thorium soit de 0,2 ppb ou moins.
Conformément à la présente invention, la couche de pro-
tection contre les rayons c>< est formée entre les éléments de
mémorisation et l'enrobage comme on l'a mentionné ci-dessus.
De façon plus détaillée, il est préférable de recouvrir avec
la couche de protection contre les rayons c< la surface supé-
rieure des éléments de mémoire sur une superficie corres-
pondant à celle de l'angle d'incidence des rayons %(, lequel est compris entre 20 et 90 (incidence perpendiculaire). Il vaut mieux recouvrir les surfaces entières des éléments de mémoire à semiconducteurs complètement avec la couche de protection contre les rayons c<. De toute façon, la couche de protection contre les rayons CO peut être formée directement sur les surfaces des éléments de mémoire à semiconducteurs ou bien elle peut être formée sans être en contact direct avec les éléments de mémoire, par exemple sur le côté de l'enrobage ou boîtier en céramique, c'est-à- dire la face arrière dudit
enrobage ou boîtier.
La matière résineuse qui constitue la couche de protec-
tion contre les rayons C0 comprend des polymères tels que les résines synthétiques, les résines naturelles, les caoutchoucs synthétiques, les caoutchoucs naturels, et autres substances analogues. Dans le cas de polymères obtenus par synthèse, des polymères extrêmement purs peuvent facilement être obtenus par
polymérisation de monomères purifiés, par exemple par distil-
lation, recristallisation, et autres opérations analogues. Des exemples des matières résineuses sont les polyimides, les polyamides, les polybenzimidazoles, les polyamide-imides, les polyimideisoindoquinazolinedione, les résines époxy, les résines phénoliques, les résines de diallyl-phtalate, les résines de polyester, les résines de silicone, les résines de polysilicate et autres résines analogues. La matière résineuse peut contenir diverses sortes de matières de charge pour améliorer les propriétés physiques de la couche de protection contre les rayons CO. Il va de soi que ces matières de charge doivent être des matières extrêmement pures de manière à
satisfaire les conditions mentionnées ci-dessus en ce qui con-
cerne les teneurs en uranium et en thorium. En d'autres ter-
mes, la résine et/ou les matières de charge doivent être purifiées de telle sorte que la quantité totale d'uranium et de thorium dans la couche de protection contre les rayons 0C<
soit de 1 ppb ou moins.
On prépare des matières de charge extrêmement pures en
utilisant comme matière de départ des composés organométalli-
ques tels que des composés du silicium, par exemple le tétra-
méthylsilane, le diméthyldiméthoxysilane, le trichlorosilane,
le tétraéthoxysilane, le diméthyldichlorosilane, le diphényl-
dichlorosilane, etc.; des composés de l'aluminium, par exemple le triisopropylate d'aluminium, le di-isopropylate mono-sec-butoxy d'aluminium, le tri-butylate d'aluminium,
l'éthylacétoacétate diisopropylate d'aluminium, le tris-
(éthylacétoacétate) d'aluminium etc.; des composés du zir-
conium, par exemple le tétrakisacétylacétonate de zirconium, etc.; des composés du zinc, par exemple le salicylate de zinc, l'octoate de zinc, etc.; des composés du plomb, par exemple l'octoate de plomb, le plomb tétraphényle, etc.; des composés
de l'étain, par exemple l'octoate d'étain, l'étain tétra-
phényle, etc. Ces composés sont utilisés de préférence après avoir été purifiés par exemple par distillation, recristallisation, ou autres opérations analogues, et oxydés dans l'air ou dans l'oxygène par oxydation à la chaleur ou par oxydation dans du plasma pour donner des charges extrêmement pures sous la forme d'oxyde ou de nitrure. Il est avantageux, dans le traitement
pratique, d'effectuer l'hydrolysation de ces matières de dé-
part ou bien d'effectuer l'hydrolysation d'autres sortes de
matières de départ suivie par une polymérisation avant l'oxy-
dation desdites matières de départ. Par exemple, il est avan-
tageux d'empêcher une dispersion par volatilisation des ma-
tières de départ pendant le chauffage. Les oxydes métalliques ainsi synthétisés sont généralement à l'état pulvérulent et peuvent être utilisés comme charges telles quelles. Si besoin
est, ces oxydes métalliques peuvent être broyés plus finement.
Il est facile d'obtenir ces oxydes métalliques de charge contenant des quantités extrêmement faibles d'uranium et de thorium par rapport aux charges que l'on utilise d'une façon générale et que l'on prépare en broyant finement des produits naturels. D'autres exemples de charges sont des polymères non
filmogènes par eux-mêmes, comme la poudre de polyimide cycli-
sée par chauffage, la polyimidazopyrrolone en poudre, les bases de Schiff polymères, le caoutchouc de silicone, et
autres matières analogues.
L'utilisation d'une matière de revêtement contenant une charge permet d'empêcher l'apparition de fissures dues à la contraction au moment de la cuisson ou pendant les cycles de chauffage grâce quoi on améliore la résistance physique de la couche de protection, la température à laquelle commence la perte de poids lors du chauffage, la conduction thermique (propriétés de diffusion de la chaleur) et on réduit les
coefficients de dilatation thermique.
Si on forme la couche de protection en utilisant la matière résineuse seule ou avec une charge, on peut avoir recours à un solvant approprié pour dissoudre ou disperser ladite matière résineuse avec ou sans charge. Comme solvant, on peut utiliser ceux utilisés classiquement comme solvants
pour des vernis à base de résine. Des exemples de tels sol-
vants sont les solvants suivants: N-méthyl-2-pyrrolidone,
N,N-diméthylacétamide, N,N-diméthylformamide, N,N-diéthyl-
formamide, N-méthylformamide, diméthylsulfoxyde, N,N-diéthyl-
acétamide, N,N-diméthylméthoxyacétamide, hexaméthylphosphor-
amide, pyridine, diméthylsulfone, tétraméthylsulfone, dimé-
thyltetraméthylène sulfone, phénol, crésol, xylénols, cétones, toluène, benzène; alcools, et autres produits analogues. Ces
solvants peuvent être utilisés individuellement ou mélangés.
La matière résineuse peut contenir, si nécessaire, un ou plusieurs agents de copulation du type silane, tels que l'ami- nosilane, l'époxysilane, la mercaptosilane, la vinylsilane, et autres matières analogues et un ou plusieurs agents
tensio-actifs comme les hydrocarbures fluorés et autres ma-
tières analogues. Il va de soi que ces solvants et ces ad-
ditifs ne doivent contenir au plus que des quantités extrê-
mement faibles d'uranium et de thorium.
La couche de protection contre les rayons c>, laquelle est constituée par une matière résineuse de haute pureté contenant une ou plusieurs charges ou dépourvue de charge et a une épaisseur de 30 pm ou plus, de préférence 40 pm ou plus, peut avoir des effets suffisants pour empêcher les erreurs
erratiques. Dans le cas d'éléments de mémoire à semiconduc-
teurs présentant un haut niveau d'intégration des circuits de
mémorisation, l'objectif visé peut être atteint même si l'épais-
seur de la couche de protection est inférieure à 30 Pm.
On va expliquer en détails en se référant aux dessins an-
nexés la formation de la couche de protection contre les rayons c0 entre l'enrobage ou boîtier et les éléments de mémoire. La
figure 1 est une vue en perspective et en coupe d'un disposi-
tif de mémoire à semiconducteur à enrobage ou boîtier en résine et du type à double rangée de broches, la présente invention étant appliquée à ce dispositif. Sur la figure 1 la référence 1 désigne un élément de mémoire à semiconducteurs, c'est-à-dire une puce de silicium, la référence 2 désigne un support pour la puce de silicium, la référence 3 désigne un conducteur, la référence 4 désigne un fil de connexion, la référence 5 désigne un enrobage ou boîtier en résine, et la référence 6 désigne une couche de protection contre les rayons C. Dans le présent exemple, la couche 6 de protection contre les rayons CX. est formée sur la surface de la puce de silicium. L'enrobage ou boîtier en résine peut être formé par moulage d'une résine thermodurcissable, comme par exemple une résine époxy. Les figures 2 et 3 sont des vues en coupe de dispositifs de mémoire à semiconducteurs à enrobage ou bottier
en céramique et du type à double rangée de broches, la pré-
sente invention étant appliquée à ces dispositifs. Les réfé-
rences 7a et 7b désignent des enrobages ou bottier en cérami- que qui sont rendus étanches à l'aide de matières d'étanchéité 8a et 8b, comme par exemple le verre. Une puce 1 de silicium est fixée à l'enrobage ou bottier 8b à l'aide d'un agent de fixation comme par exemple une pâte d'argent, une couche de cristal eutectique or-silicium, ou une couche de soudure utilisée de façon classique. Sur la figure 2, la couche 6 de protection contre les rayons a< est formée sur la surface de la puce 1 de silicium et sur la figure 3, cette couche est
formée sur la surface intérieure de l'enrobage ou bottier 7a.
Dans le cas de la figure 2, on utilise une quantité de matière de protection contre les rayons < qui est plus petite que celle utilisée dans le cas de la figure 3. D'autre part, dans le cas de la figure 3, il n'est pas toujours nécessaire d'ajouter une charge à la matière résineuse qui forme la couche 6 de protection contre les rayons 0; cette particularité est avantageuse. En d'autres termes, quand la matière résineuse est formée directement sur la puce 1 de silicium, il est souvent nécessaire d'ajouter une charge à la matière résineuse pour lui donner une certaine résistance au fissurage mais, dans le cas de la figure 3, l'addition de cette charge n'est pas toujours nécessaire. En outre, on ne risque pas de toucher et d'endommager la puce 1 de silicium et le fil de connexion 4 pendant la fabrication des mémoires à semiconducteurs. Les figures 4 et 5 sont des vues en coupe de dispositifs de mémoire à semiconducteurs à enrobage ou bottier en céramique (céramique et stratifié de céramique cuits conjointement) et du type à double rangée de broches et à couvercle métallique, la présente invention étant
appliquée à ces dispositifs. Sur les figures 4 et 5, la réfé-
rence 10 désigne un couvercle métallique, par exemple en kovar (alliage Fe-Ni-Co) plaqué d'or et les référence lia et llb désignent des enrobages ou boîtiers en céramique formés d'une
seule pièce conjointement avec le conducteur 3, et la réfé-
rence 12 désigne une matière d'étanchéité, comme par exemple un alliage Au-Sn qui ferme de façon étanche l'interface entre le couvercle métallique 10 et l'enrobage ou boîtier lia en céramique. Le conducteur 3 est du type à brasage latérale. Les
exemples représentés sur les figures 4 et 5 sont fondamenta-
lement identiques à ceux représentés sur les figures 2 et 3 sauf en ce qui concerne le couvercle métallique 10 et la matière d'étanchéité 12 ainsi que les enrobages ou boîtiers lia et llb en céramique qui sont formés préalablement et frittés.
Du fait que les erreurs erratiques apparaissent facile-
ment dans le cas des éléments de mémoire à semiconducteurs présentant un degré élevé d'intégration (par exemple, avec un des côtés de l'élément de mémoire mesurant environ 3 à 10 mm de long, dans le cas d'éléments de mémoire à semiconducteurs du type bipolaire le degré d'intégration correspondant à une capacité de mémorisation de 1K-bit, ou plus, et dans le cas
d'éléments de mémoire à semiconducteur du type MIS (métal-
isolant-semicondcteur) tel que les éléments MOS
(métal-oxyde-semiconducteur), le degré d'intégration cor-
respond à une capacité de mémorisation de 16K-bits ou plus, particulièrement 64K-bits ou plus), la présente invention est d'autant plus efficace qu'elle est appliquée à des éléments de mémoire ayant un degré d'intégration tel que mentionné ci-dessus.
Les teneurs en uranium et en thorium peuvent être déter-
min;es par un analyse classique avec radio activation. Dans la présente invention, on obtient les valeurs par le procédé
d'analyse par radio activation neutronique utilisant un réac-
teur nucléaire. L'uranium- 239 et le thorium 233 produits par
la réaction (n, r) d'uranium 238 et de thorium 232 sont désin-
tégrés en plutonium 239 et en uranium 233, respectivement, par
transformation béoa avec une durée de demi-vie de 23,5 minu-
tes. Les rayons/irradiés à ce moment sont comptés et les quantités d'irantum et de thDrium peuvent être déterminées quantitativement par un comparaison avec le taux de comptage de rayons Y d'un échantillon normalisé irradié dans les mêmes conditions. Les conditions de mesure sont les suivantes: Détecteur: un détecteur à semi-conducteur Ge (Li) Analyseur: un analyseur hautes ondes 4000 ch
Temps de comptage: 500 à 60 000 seconds.
La présente invention est illustrée par les exemples les essais suivants dans lesquels toutes les parties sont données
en poids.
Exemple 1 On a préparé une matière résineuse (composition) pour former une couche de protection contre les rayons Y en
mélangeant 50 parties de 3,4-époxycyclohexylméthyl-3,4-époxy-
cyclohexane carboxylate purifié par distillation sous vide d'un échantillon disponible dans le commerce, cela sous une
pression de 1,33 millibar à 155 - 158 C, 50 parties de vinyl-
cyclohexane dioxide distillé sous vide sous une pression de 1,33 millibar à 65 -67 C, 77 parties d'anhydride méthyl-Nadic
(un agent de durcissement) distillé sous vide sous une pres-
s0 ion de 1,33 millibar à 113 -115 C, 66 parties d'anhydride hexahydrophtalique (un agent de durcissement) distillé sous 3,99 millibar à 118 -122 C, 370 parties de poudres en tant que matières de charge préparées par purification de silicate d'éthyle à 168 -170 C, purification qui est suivie par une hydrolyse et un chauffage dans l'air à environ 500 C pendant 4 heures, 2 parties de tétraphényl de borate de tétraphényl
phosphonium (un accélérateur) et 2 parties de glycidoxy-
propyltriméthoxysilane (un agent de copulation). L'analyse par radioactivation de cette composition a montré que la teneur en
uranium était de 0,45 ppb et la teneur en thorium de 0,55 ppb.
On a déposé cette composition sur des éléments de mémoire RAM (mémoire vive) du type MOS présentant une capacité de mémorisation de 16K-bits sur une épaisseur de 1 à 1,5 mm et on la fait durcir en la chauffant à 150 C pendant 3 heures de manière à obtenir le dispositif de mémoire à semiconducteurs voulu ayant une structure d'une seule pièce dans laquelle la couche de protection et l'enrobage ou bottier sont constitués
par les mêmes matières.
Le taux d'erreurs erratiques de ce dispositif de mémoire était de 900 coups (il est rappelé que 1 coup désigne une unité correspondant à un taux d'une erreur par 109 heures pour un élément). Exemple comparatif 1 On a préparé une matière d'enrobage en utilisant comme matière première la même résine époxy que celle utilisée dans l'exemple 1 sans purification et des poudres de silice non purifiées disponibles dans le commerce en tant que matière de charge. La matière d'enrobage obtenue contenait de l'uranium en une quantité de 18 ppb et du thorium en une quantité de 11 ppb. On a réalisé un dispositif de mémoire en déposant cette matière d'enrobage sur la totalité des éléments de mémoire et en la faisant durcir de la même manière que celle décrite dans l'exemple 1. Le taux d'erreurs erratiques de cette mémoire
était de 3,5 x 104 coups.
Exemple 2
On a préparé une composition à base de résine en mélan-
geant les mêmes éléments constitutifs que ceux utilisés dans l'exemple 1 sauf pour la charge. La composition de résines obtenue contenait de l'uranium en une quantité inférieure à
0,02 ppb et du thorium en une quantité inférieure à 0,05 ppb.
On a déposé cette composition résineuse sur des éléments de mémoire de deux façons, c'est-à-dire sur une épaisseur de 40 à um d'une part et sur une épaisseur de 1 à 1,5 pm d'autre part, puis on la soumise à une cuisson. Après cette cuisson, des fissures sont apparues dans ces derniers éléments de mémoire. On a recouvert les éléments de mémoire revêtus avec la composition résineuse sur une épaisseur de 40-50 pim avec la même matière d'enrobage que celle utilisée dans l'exemple comparatif 1 sur une épaisseur de 1 à 1,5 mm d'épaisseur puis on la soumise à une cuisson. Le taux d'erreurs erratiques du
3.5 dispositif de mémoire obtenu était de 30-coup.
Exemple 3
On a préparé un polyacide amique en faisant réagir du 4,4'diaminodiphényl-éther recristallisé dans du n-butanol
avec du dianhydride pyroméllitique obtenu par une recristal-
lisation dans de l'anhydride acétique suivie par une purifi- cation par sublimation en quantité équimolaire dans de la
N-méthylpyrrolidone obtenue par un séchage à l'aide d'anhy-
dride phosphorique suivi par une purification par distil-
lation. On a déposé le polyacide amique sur les mêmes éléments de mémoire que ceux utilisés dans l'exemple 1 et on la fait chauffer à 100 C pendant 2 heures, à 200 C pendant 1 heure et à 350 C pendant 1 heure pour obtenir une couche de protection
de polyimide ayant une épaisseur de 40 à 50 pm.
Ensuite, on a soudé un couvercle métallique sur un bot-
tier en céramique à environ 380 C en utilisant une matière de
scellement du type Au-Sn de manière à former l'enrobage.
Le taux d'erreurs erratiques du dispositif de mémoire
obtenu était de 25 coups.
Le polyimide mentionné ci-dessus contenait de l'uranium en une quantité inférieure à 0,02 ppb et du thorium en une
quantité inférieure à 0,05 ppb.
Exemple 4
On a réalisé un dispositif de mémoire à semiconducteurs de la même manière que celle décrite dans l'exemple 3 sauf que l'on n'a pas effectué de traitement de purification. La ma- tière résineuse (polyimide) contenait de l'uranium en une quantité de 0,07 ppb et du thorium en une quantité de 0,13 ppb. Le taux d'erreurs erratiques du dispositif de mémoire
obtenu était de 100 coups.
D'autre part, dans un dispositif de mémoire réalisé avec l'enrobage en céramique seul sans le revêtement de polyimide,
le taux d'erreurs erratiques était de 4,5 x 106 coups.
Exemple 5
On a dissout du di-isopropylate éthylacéto-acétate d'alu-
minium purifié par distillation à 165 -175 C sous 3,99 mil-
libars en une quantité de 100 parties dans 500 parties d'iso-
propanol, puis on a mélangé le résultat avec 10 parties d'eau et on l'a laissé reposer pendant 1 jour. Ensuite, on a chauffé le mélange dans de l'air à 150 C pendant 1 heure, à 200 C pendant I heure, à 300 C pendant 1 heure, à 400 C pendant-1 heure, à 500 C pendant 1 heure, à 600 C pendant 1 heure et à 700 C pendant 1 heure en vue d'une oxydation, et on a fait suivre cette opération par un léger broyage dans un mortier d'agate pour obtenir une poudre fine. On a mélangé la poudre fine avec le même vernis de polyacide amique de haute pureté préparé comme dans l'exemple 3-pour obtenir une composition résineuse. Le rapport le mélange entre le polyimide obtenu et la poudre fine était de 40 à 60 en poids. On a déposé la composition résineuse sur les mêmes éléments de mémoire que ceux utilisés dans l'exemple 1 pour obtenir une couche de protection ayant une épaisseur de 40 à 50 "m. On a réalisé un
dispositif de mémoire à semiconducteurs en utilisant un bot-
tier ou enrobage en céramique et un verre à bas point de fusion comme matière de soudure et en soumettant ce dispositif
à un traitement de scellement ou d'étanchéité à environ 450 C.
La composition résineuse contenait de l'uranium en une quantité inférieure à 0,07 ppb et du thorium en une quantité
inférieure à 0,5 ppb.
Le taux d'erreurs erratiques du dispositif de mémoire
obtenu était de 40 coups.
Essai 1 On a préparé une composition résineuse en mélangeant un OC,C0 dihydroxypolydiméthylsiloxane contenant du silicium, obtenu par hydrolyse de diméthyldichlorosilane purifié par distillation et de silicate d'éthyle purifié par distillation en tant qu'agent de réticulation avec de la silice en poudre ho fine suivant un rapport en poids de 60/40, cette opération étant suivie par l'addition de 0,2% en poids de laurate de dibutyl-étain. On a déposé cette composition résineuse sur les mêmes éléments de mémoire que ceux utilisés dans l'exemple 1 sur une épaisseur de 50 à 60 Pm, on l'a laissé reposer pendant une certaine période de temps puis on l'a fait durcir à une température supérieure à 150 C pour obtenir une couche de protection. On a réalisé un dispositif de mémoire en enrobant les éléments de mémoire résultants dans une matière de moulage en résine époxy contenant environ 70% en poids de poudre de
verre de silice.
Le taux d'erreurs erratiques du dispositif de mémoire obtenu était de 9,5 x 103 coups. La couche de protection contenait de l'uranium et du
thorium en des quantités de 1,5 ppb au total.
Exemple 6
On a préparé une composition résineuse de la même manière que celle décrite dans l'essai 1 sauf en ce qui concerne l'utilisation d'une poudre de silice synthètisée à partir du silicate d'éthyle purifié par distillation et utilisé dans l'exemple 1 à la place de la silice en poudre fine. On a réalisé un dispositif de mémoire de la même manière que celle décrite dans l'essai 1 en utilisant la composition résineuse
mentionnée ci-dessus et l'enrobage en résine époxy.
Le taux d'erreurs erratiques du dispositif de mémoire
résultant était de 40 coups.
La composition résineuse mentionnée ci-dessus contenait de l'uranium en une quantité de 0,05 ppb et du thorium en une
quantité inférieure à 0,05 ppb.
Exemple 7
De la polydiméthylsiloxane représentée par la formule &-(CH3)2SiOn dans laquelle n est principalement 3 à 6 a été purifiée par distillation à 1700-2500C et oxydé dans une atmosphère d'oxygène pour donner une poudre fine contenant SiO2 comme élément constitutif principal. On a préparé unecomposition résineuse pour former une couche de protection en ajoutant 15 parties de ladite poudre fine à 100 parties de
vernis à base d'acide polyamique synthétisé à partir du mono-
mère purifié par recristallisation (PIQ: déposé par Hitachi Chemical Co. Ltd; teneur en produit non volatil: 10%; solvant N-méthyl-2-pyrrolidone purifié par distillation). On a
déposé ledit vernis sur des éléments de mémoire semiconduc-
teurs du type bipolaire ayant une capacité de 1K-bit et on l'a chauffé à 1001C pendant 2 heures, à 2001C pendant 1 heure et à 350WC pendant 1 heure pour obtenir une couche de protection
formée de polyimide-iso-indoquinazolinedione ayant une épais-
seur de 75 à 90um. On a enrobé les éléments de mémoire avec un enrobage ou bottier en céramique pour obtenir un dispositif de mémoire. Le taux d'erreurs erratiques du-dispositif de mémoire
obtenu étant de 15 coups.
Le vernis mentionné ci-dessus contenait de l'uranium en
une quantité inférieure à 0,02 ppb et du thorium en une quan-
tité inférieure à 0,05 ppb.
Essai 2 On a réalisé un dispositif de mémoire de la même manière que celle décrite dans l'exemple 7 sauf que l'on a utilisé
comme composition résineuse pour former la couche de protec-
tion celle préparée par mélange de 15 parties de poudre fine de verre de silice disponible dans le commerce et 100 parties
du même vernis PIQ utilisé dans l'exemple 7.
Le taux d'erreurs erratiques du dispositif de mémoire
obtenu était de 3500 coups.
La composition résineuse mentionnée ci-dessus contenait
de l'uranium en une quantité de 15 ppb.
Claims (23)
1. Dispositif de mémoire à semiconducteurs compre-
nant des éléments de mémoire à semiconducteurs présentant un degré d'intégration de circuits de mémoire tel qu'ils sont sujets à des erreurs erratiques provoquées par des rayons a incidents provenant d'une matière d'enrobageet d'un enrobage ou bottier qui entouratles éléments de mémoire, caractérisé par le fait qu'une couche de protection contre les rayons a, couche qui est formée par une matière résineuse contenant une quantité totale d'uranium et de thorium ne dépassant pas 1
partie par billion, est interposée entre les éléments de mé-
moire et l'enrobage.
2. Dispositif de mémoire à semiconducteurs suivant la revendication 1, caractérisé par le fait nue la couche de protection contre les rayons a a une épaisseur d'au moins 301Jm. 3. Dispositif de mémoire à semiconducteurs suivant la revendication 1, caractérisé par le fait oue les éléments
de mémoire sonr des éléments de mémoire bipolaire à semi-
conducteurs dont la capacité de mémorisation est d'au moins lk-bit. 4. Dispositif de mémoire à semiconducteurs suivant la revendication 1, caractérisé par le fait que les éléments de mémoire sont des éléments de mémoire à semiconducteurs MIS (métal-isolant-semiconducteur) dont la capacité de mémorisation
est d'au moins 16K-bits.
5. Dispositif de mémoire à semiconducteurs suivant la revendication 1, caractérisé par le fait que les éléments de mémoire sont des éléments de mémoire à semiconducteurs
MIS (métal-isolant-semiconducteur) dont la capacité de mé-
morisation est d'au moins 64K-bits.
6. Dispositif de mémoire à semiconducteurs suivant la revendication 1, caractérisé par le fait que la matière résineuse contient de l'uranium et du thorium en des auantité
ne dépassant pas 0,2 partie par billion au total.
7. Dispositif de mémoire à semiconducteurs suivant la revendication 1, caractérisé par le fait que la matière résineuse est une résine synthétique, une résine naturelle,
un caoutchouc synthétique ou un caoutchouc naturel.
8. Dispositif de mémoire à semiconducteurs suivant la revendication 7, caractérisé par le fait que la résine
synthétique est un polyimide, un polyamide, un polybenzimida-
zole, un polyamide-imide, un polyimide-iso-indoquinazoline-
dione, une résine époxy, une résine phénolique, une résine
de diallyl-phtalate, une résine fluorée, une résine de poly-
ester, une résine de silicone ou une résine de polysilicate.
9. Dispositif de mémoire à semiconducteurs suivant
l'une quelconQue des revendications 1, 6, 7 ou 8, caractérisé
par le fait que la matière résineuse contient une ou plusieurs
matières de charge.
10. Dispositif de mémoire à semiconducteurs suivant la revendication 1, caractérisé par le fait que l'enrobage
est une céramique ou une résine qui durcit à chaud.
11. Dispositif de mémoire à semiconducteurs compre-
nant des éléments de mémoire à semiconducteurs présentant un degré d'intégration de circuits de mémoire tel qu'ils sont sujets à des erreurs erratiques provoquées par des rayons a incidents provenant de la matière d'enrobage et de l'enrobage ou bottier qui entouatlesdits éléments de mémoire, caractérisé par le fait que l'enrobage contient de la céramique et qu'une
couche de protection contre les rayons a, couche qui est cons-
tituée par une résine de polyamide qui contient une quantité totale d'uranium et de thorium ne dépassant pas 0,2 partie par billion et qui a une épaisseur d'au moins 30 um, est interposée
entre les éléments de mémoire et l'enrobage.
12. Dispositif de mémoire à semiconducteurs suivant la revendication 11, caractérisé par le fait que les éléments de mémoire sont des éléments de mémoire à semiconducteurs
MIS (métal-isolant-semiconducteur) dont la capacité de mémorisa-
tion est d'au moins 16K-bits.
15. Dispositif de mémoire à semiconducteurs suivant la revendication 11, caractérisé par le fait que les éléments de mémoire sont des éléments de mémoire à semiconducteurs MIS (métal-isolant-semiconducteur) dont la capacité de mémorisation
est au moins 65K-bits.
ls. Dispositif de mémoire à semiconducteurs com-
prenant des éléments de mémoire à semiconducteurs présentant un degré d'intégration de circuits de mémoire tel&au'ils sont sujets à des erreurs erratiques provoquées par des rayons a incidents provenant de la matière d'enrobage et de l'enrobage ou bottier qui entouret les éléments de mémoire, caractérisé par le fait qu'une couche de protection contre les rayons a, couche cui est constituée par une matière résineuse contenant une quantité totale d'uranium et de thorium ne dépassant pas une partie par billion, est formée sur les éléments de mémoire et l'enrobage est formé par la même matière que celle utilisée
comme matière résineuse.
15. Dispositif de mémoire à semiconducteurs suivant la revendication 14, caractérisé par le fait que la matière
résineuse est une résine thermodurcissable.
16. Dispositif de mémoire à semiconducteurs suivant la revendication 15, caractérisé par le fait que la résine
thermodurcissable contient une ou plusieurs matières de charge.
17. Dispositif de mémoire à semiconducteurs suivant la revendication 14, caractérisé par le fait que les éléments de mémoire sont des éléments de mémoire à semiconducteurs bipolaires dont la capacité de mémorisation est d'au moins
1K-bit.
18. Dispositif de mémoire à semiconducteurs suivant la revendication 14, caractérisé par le fait que les éléments de mémoire sont des éléments de mémoire à semiconducteurs MIS
(métal-isolant-semiconducteur) dont la capacité de mémorisa-
tion est d'aun moins 16K-bits.
19. Dispositif de mémoire à semiconducteurs suivant la revendication 14, caractérisé par le fait que les éléments de mémoire sont des éléments de mémoire à semiconducteurs MIS
(métal-isolant-semiconducteur) dont la capacité de mémorisa-
tion est au moins 64K-bits.
20. Procédé pour fabriquer un dispositif de mémoire à semiconducteurs en formant un enrobage par utilisation d'une
matière d'enrobage autour d'éléments de mémoire à semiconduc-
teurs présentant un degré d'intégration de circuits de mémoire tel qu'ils sont suJets à des erreurs erratiques dues aux
rayons a incidents provenant de la matière d'enrobage, caracté-
risé par le fait qu'il consiste à former, entre les éléments de mémoire et l'enrobage, une couche de protection contre les
2473772-
rayons a en utilisant une matière résineuse contenant une ou plusieurs matières de charge de haute pureté qui ont été
préparées à partir d'un ou de plusieurs composés organométal-
liques à l'aide de phases opératoires comprenant une purifica-
tion et une oxydation, ladite matière résineuse conjointement
avec les matières de charge contenant une quantité totale d'u-
ranium et de thorium ne dépassant pas une partie par billion.
21. Procédé suivant la revendication 20 caractérisé par le fait que la couche de protection contre les rayons a
a une épaisseur d'au moins 30 um.
22. Procédé suivant la revendication 20, caracté-
risé par le fait que l'enrobage est une céramique ou une résine
durcissant à chaud.
23. Procédé suivant la revendication 20, caractérisé
par le fait que la matière résineuse est une résine synthéti-
que une résine naturelle, un caoutchouc synthétique ou un
caoutchouc naturel.
24. Procédé pour fabriquer un dispositif de mémoire
à semiconducteurs formant un enrobage ou bottier par utilisa-
tion d'une matière d'enrobage autour d'éléments de mémoire à semiconducteurs présentant un degré d'intégration de circuits de mémoire tel qu'ils sont sujets à des erreurs erratiques dues aux rayons a incidents provenant de la matière d'enrobage, caractérisé par le fait qu'il consiste à former, entre les éléments de mémoire et l'enrobage, une couche de protection contre les rayons a par utilisation d'une matière résineuse contenant une ou plusieurs matières de charge de haute pureté qui ont été préparées à partir d'un ou plusieurs composés organométalliques au moyen de phases opératoires comprenant une
purification et une oxydation, ladite matière résineuse con-
jointement avec les matières de charge contenant une quantité totale d'uranium et de thorium ne dépassant pas une partie par
billion, et à utiliser comme matière d'enrobage les mêmes ma-
tières que la matière résineuse et les matières de charge
mentionnées ci-dessus.
25. Procédé suivant la revendication 24 caractérisé par le fait que la couche de protection contre les rayons a
est formée par un procédé de moulage.
26. Procédé suivant les revendications 20 ou 24,
caractérisé par le fait que la matière résineuse est une
résine thermodurcissable.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55000587A JPS6015152B2 (ja) | 1980-01-09 | 1980-01-09 | 樹脂封止半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2473772A1 true FR2473772A1 (fr) | 1981-07-17 |
| FR2473772B1 FR2473772B1 (fr) | 1987-02-20 |
Family
ID=11477851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8100232A Expired FR2473772B1 (fr) | 1980-01-09 | 1981-01-08 | Dispositif de memoire a semi-conducteurs et procede pour le fabriquer |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4494217A (fr) |
| JP (1) | JPS6015152B2 (fr) |
| DE (1) | DE3100303C2 (fr) |
| FR (1) | FR2473772B1 (fr) |
| GB (1) | GB2067013B (fr) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577144A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Semiconductor device |
| JPS57111034A (en) * | 1980-12-10 | 1982-07-10 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS57195151A (en) * | 1981-05-27 | 1982-11-30 | Denki Kagaku Kogyo Kk | Low-radioactive resin composition |
| JPS5860563A (ja) * | 1981-10-06 | 1983-04-11 | Mitsubishi Electric Corp | 電子部品の保護膜 |
| JPS5863152A (ja) * | 1981-10-09 | 1983-04-14 | Fujikura Ltd | 半導体素子封止用材料 |
| JPS58140142A (ja) * | 1982-02-16 | 1983-08-19 | Shin Etsu Chem Co Ltd | 電子部品被覆用組成物 |
| JPS58151037A (ja) * | 1982-03-02 | 1983-09-08 | Mitsubishi Metal Corp | 半導体装置用ｐｂ合金ろう材 |
| JPS58207657A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4530074A (en) * | 1982-06-17 | 1985-07-16 | Intel Corporation | Radiation shield for a portion of a radiation sensitive integrated circuit |
| JPS5923403A (ja) * | 1982-07-30 | 1984-02-06 | 信越化学工業株式会社 | 合成シリカおよびこれを含有してなる電子部品封止用樹脂組成物 |
| JPS5947744A (ja) * | 1982-09-10 | 1984-03-17 | Toshiba Ceramics Co Ltd | Ｉｃパツケ−ジ用フイラ−材 |
| US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
| US4477828A (en) * | 1982-10-12 | 1984-10-16 | Scherer Jeremy D | Microcircuit package and sealing method |
| JPS59122558A (ja) * | 1982-12-29 | 1984-07-16 | Toray Silicone Co Ltd | 半導体素子被覆用オルガノポリシロキサン組成物 |
| JPS6012744A (ja) * | 1983-07-01 | 1985-01-23 | Hitachi Ltd | 半導体装置 |
| JPS6150351A (ja) * | 1984-08-20 | 1986-03-12 | Oki Electric Ind Co Ltd | Ｅｐｒｏｍ装置 |
| JPS61190556A (ja) * | 1985-02-12 | 1986-08-25 | Rishiyou Kogyo Kk | 電子部品封止用樹脂組成物 |
| US4761335A (en) * | 1985-03-07 | 1988-08-02 | National Starch And Chemical Corporation | Alpha-particle protection of semiconductor devices |
| US4862245A (en) * | 1985-04-18 | 1989-08-29 | International Business Machines Corporation | Package semiconductor chip |
| CA2021682C (fr) * | 1989-07-21 | 1995-01-03 | Yukio Yamaguchi | Porte-puce avec ecran contre les rayons alpha |
| US5264726A (en) * | 1989-07-21 | 1993-11-23 | Nec Corporation | Chip-carrier |
| JPH03165058A (ja) * | 1989-11-24 | 1991-07-17 | Mitsubishi Electric Corp | 半導体装置 |
| US5256590A (en) * | 1989-11-24 | 1993-10-26 | Mitsubishi Denki Kabushiki Kaisha | Method of making a shielded semiconductor device |
| US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
| US6613978B2 (en) * | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6455864B1 (en) * | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
| JPH11274424A (ja) * | 1998-03-23 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7382043B2 (en) * | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7191516B2 (en) * | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
| DE102006022254B4 (de) * | 2006-05-11 | 2008-12-11 | Infineon Technologies Ag | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen |
| US8999764B2 (en) * | 2007-08-10 | 2015-04-07 | International Business Machines Corporation | Ionizing radiation blocking in IC chip to reduce soft errors |
| US8288177B2 (en) * | 2010-08-17 | 2012-10-16 | International Business Machines Corporation | SER testing for an IC chip using hot underfill |
| DE102015205051A1 (de) * | 2015-03-20 | 2016-09-22 | Robert Bosch Gmbh | Elektronikmodul mit Alphastrahlenschutz für eine Getriebesteuereinheit sowie Getriebesteuereinheit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2022876A1 (fr) * | 1968-11-08 | 1970-08-07 | Westinghouse Electric Corp |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240066A (en) * | 1975-09-26 | 1977-03-28 | Hitachi Ltd | Resin mold type semiconductor device |
| JPS5588356A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Semiconductor device |
| JPS5591145A (en) * | 1978-12-28 | 1980-07-10 | Narumi China Corp | Production of ceramic package |
-
1980
- 1980-01-09 JP JP55000587A patent/JPS6015152B2/ja not_active Expired
-
1981
- 1981-01-05 US US06/222,612 patent/US4494217A/en not_active Expired - Lifetime
- 1981-01-06 GB GB8100274A patent/GB2067013B/en not_active Expired
- 1981-01-08 DE DE3100303A patent/DE3100303C2/de not_active Expired
- 1981-01-08 FR FR8100232A patent/FR2473772B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2022876A1 (fr) * | 1968-11-08 | 1970-08-07 | Westinghouse Electric Corp |
Non-Patent Citations (2)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, volume 22, no. 4, septembre 1979 (NEW YORK, US) W.C. WARD "Alpha particle shield", page 1398 * |
| IBM TECHNICAL DISCLOSURE BULLETIN, volume 22, no. 4, septembre 1979, (NEW YORK, US) J.A. BRODY et al. "Storage and logic errors in dynamic memory devices due to innate radioactive materials in packaging and wafer", pages 1460-1461 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5698845A (en) | 1981-08-08 |
| US4494217A (en) | 1985-01-15 |
| DE3100303A1 (de) | 1981-11-26 |
| DE3100303C2 (de) | 1985-05-02 |
| GB2067013B (en) | 1984-02-15 |
| FR2473772B1 (fr) | 1987-02-20 |
| JPS6015152B2 (ja) | 1985-04-17 |
| GB2067013A (en) | 1981-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494217A (en) | Semiconductor memories with α shield | |
| US5905117A (en) | Low dielectric resin composition | |
| US4645688A (en) | Composition for protective coating material | |
| FR2496984A1 (fr) | Dispositif a semiconducteur comprenant un element semiconducteur fixe a un element de support a l'aide d'un element organique; et son procede de fabrication | |
| TWI415899B (zh) | 減少矽氧橡膠固化產物表面黏著性的方法，密封半導體的液態矽氧橡膠組成物，經矽氧橡膠密封的半導體元件及生產半導體元件的方法 | |
| KR20160113584A (ko) | 수지 조성물, 수지 조성물을 사용한 반도체 장치의 제조 방법, 및 고체 촬상 소자 | |
| EP2573129A1 (fr) | Nouveau composé organique du silicium et composition de résine thermodurcissable, résine durcie et matériau d'étanchéité pour semi-conducteur contenant ledit composé organique du silicium | |
| US10947326B2 (en) | Adhesive composition, cured article, semiconductor device, and production method for same | |
| EP0693517A1 (fr) | Compositions réticulables de polyimide modifié par du silicone | |
| JP7522910B2 (ja) | 硬化性樹脂組成物、硬化膜、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法 | |
| JPS628035B2 (fr) | ||
| EP0130571A2 (fr) | Un dispositif semi-conducteur comprenant une couche écran contre des rayons alpha | |
| JPS5844712B2 (ja) | 接着剤組成物 | |
| FR2635107A1 (fr) | Composition de resine epoxy, et dispositif a semi-conducteurs encapsule avec cette composition | |
| US5348913A (en) | Methods for encapsulating electronic devices | |
| CN109328204B (zh) | 用于密封固态半导体器件的环氧树脂组合物、包含其的封装材料及半导体封装件 | |
| AU567442B2 (en) | Polyimide composition and method for protecting photoreactivecells | |
| JPS6352772B2 (fr) | ||
| JP3340242B2 (ja) | 半導体素子・集積回路装置 | |
| JP2713051B2 (ja) | ポリアミック酸及びポリイミド樹脂、これらの製造方法並びに半導体装置保護用材料 | |
| JPS61166053A (ja) | 半導体装置の製法 | |
| KR960007653A (ko) | 표면보호막 및 그것을 갖는 수지봉지형 반도체 장치와 그 제조방법 | |
| JPS60177659A (ja) | 半導体装置の製造方法 | |
| FR2751977A1 (fr) | Composition liquide de resine epoxy, produit durci de cette composition et element a semi-conducteur encapsule avec ce produit durci | |
| JPS584954A (ja) | 樹脂封止型半導体メモリー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |