JPS6015152B2 - 樹脂封止半導体メモリ装置 - Google Patents
樹脂封止半導体メモリ装置Info
- Publication number
- JPS6015152B2 JPS6015152B2 JP55000587A JP58780A JPS6015152B2 JP S6015152 B2 JPS6015152 B2 JP S6015152B2 JP 55000587 A JP55000587 A JP 55000587A JP 58780 A JP58780 A JP 58780A JP S6015152 B2 JPS6015152 B2 JP S6015152B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor memory
- memory device
- shielding layer
- thorium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高集積度を有する樹脂封止半導体メモリ装置に
関する。
関する。
１８ｈ ＡｈｎｕａＩ Ｐｒｏｃｅｅｄｉｎ袋
ｏｆ ｌ９７８１ｎｔｅｒｎａｔｉｏｎａＩ Ｒｅｌ
ｉａｂｉｌｊｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕ
ｍ，Ａｐｒｉｌ １８−２０，１９７８，ＳａｎＤｉｅ
ｇｏ，Ｕ．Ｓ．Ａ，ｐｐ．３３一４０に掲載された“Ａ
Ｎｅｗ ＰｈｙｓｉｃａｌＭｅｃｈａｎｉｓｍ ｆ
ｏｒ Ｓｏｆｔ ＥｎＯＧ ｉｎ ＤｙｎａｍｉｃＭｅ
ｍｏｒｉｅゞによると高集積度を有する半導体メモリ素
子にＱ線が入射すると、“１”→“０”あるいは“０”
→“１”の情報逆転、所謂、ソフト・ェフー（ｓｏ化ｅ
ｒｒｏｒ）が起ることが報告されている。
ｏｆ ｌ９７８１ｎｔｅｒｎａｔｉｏｎａＩ Ｒｅｌ
ｉａｂｉｌｊｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕ
ｍ，Ａｐｒｉｌ １８−２０，１９７８，ＳａｎＤｉｅ
ｇｏ，Ｕ．Ｓ．Ａ，ｐｐ．３３一４０に掲載された“Ａ
Ｎｅｗ ＰｈｙｓｉｃａｌＭｅｃｈａｎｉｓｍ ｆ
ｏｒ Ｓｏｆｔ ＥｎＯＧ ｉｎ ＤｙｎａｍｉｃＭｅ
ｍｏｒｉｅゞによると高集積度を有する半導体メモリ素
子にＱ線が入射すると、“１”→“０”あるいは“０”
→“１”の情報逆転、所謂、ソフト・ェフー（ｓｏ化ｅ
ｒｒｏｒ）が起ることが報告されている。
このＱ線は半導体メモリ素子の封止材料であるセラミッ
ク、金属あるいはモールド樹脂などに含まれる徴量のウ
ランおよびトリウムが主な線源である。したがって、こ
の封止材料からウランおよびトリウムを除去してやれば
上述の問題は解決するわけである。そして、前記報告書
においては、封止材料を精製することによってウランお
よびトリウムの含量を少なくする試みがなされているが
、高度に精製することは工業的に極めて困難であるとい
うことも報告されている。このため、封止材料の精製に
よるソフト・エラーの問題解決は、実用上困難であると
考えられていた。ところが、本発明者らは封止材料の精
製について種々検討を進めている際、ウランおよびトリ
ウムの含量がある値以下になるとＱ線によるソフト・エ
ラー現象が急激に減少ないし起らなくなることを発見し
た。〔発明の目的〕 本発明の目的はＱ線によるソフト・エラーを生じない高
集積度の樹脂封止半導体メモリ装置を提供することにあ
る。
ク、金属あるいはモールド樹脂などに含まれる徴量のウ
ランおよびトリウムが主な線源である。したがって、こ
の封止材料からウランおよびトリウムを除去してやれば
上述の問題は解決するわけである。そして、前記報告書
においては、封止材料を精製することによってウランお
よびトリウムの含量を少なくする試みがなされているが
、高度に精製することは工業的に極めて困難であるとい
うことも報告されている。このため、封止材料の精製に
よるソフト・エラーの問題解決は、実用上困難であると
考えられていた。ところが、本発明者らは封止材料の精
製について種々検討を進めている際、ウランおよびトリ
ウムの含量がある値以下になるとＱ線によるソフト・エ
ラー現象が急激に減少ないし起らなくなることを発見し
た。〔発明の目的〕 本発明の目的はＱ線によるソフト・エラーを生じない高
集積度の樹脂封止半導体メモリ装置を提供することにあ
る。
本発明の樹脂封止半導体メモリ装置は、Ｑ線によりソフ
ト・エラーを起こす集積度を有する半導体メモリ素子お
よびそれを封止するフィラ含有樹脂封止体を含む半導体
メモリ装置において、前記メモリ素子上にウランおよび
トリウムの総含有量が０．２ｐ．ｐ．ｂ．以下（遮へい
層全体を基準とする）の樹脂状物を含む、少なくとも４
０仏ｍの厚さを有するＱ線遮へい層を設けたことを特徴
とする。
ト・エラーを起こす集積度を有する半導体メモリ素子お
よびそれを封止するフィラ含有樹脂封止体を含む半導体
メモリ装置において、前記メモリ素子上にウランおよび
トリウムの総含有量が０．２ｐ．ｐ．ｂ．以下（遮へい
層全体を基準とする）の樹脂状物を含む、少なくとも４
０仏ｍの厚さを有するＱ線遮へい層を設けたことを特徴
とする。
本発明によれば、前述の通り、ウランおよびトリウムの
総合有量が０．２ｐ．ｐ．ｂ．以下の樹脂状物（以下、
単に高純度樹脂状物と称す）を含むＱ線遮へい層を設け
たことにより、ソフト・エラーの発生が著しく少ないか
、もしくは実質的に起らない高集積度を有する半導体メ
モリ装置を得ることができる。ソフト・エラーは電気回
路的手段によって補正することが可能であり、これによ
り、コンピュ−夕などの機器の信頼性を確保することが
できる。しかし、一般に云われているように、メモリ素
子自体のソフト・エラー率が１０００フィットを超えて
いる場合には、もはや電気回路手段による機器の信頼性
確保は難しくなる。したがって、メモリ素子自体のソフ
ト・ェラ−発生率を１０００フィット以内に抑えること
は重要な意味を有するものである。本発明者らはウラン
およびトリウムの総合有量を０．か．ｐ．ｂ．以下にす
ると、ソフト・エラーの発生率が急激に減少することを
見出し、これにより本発明を完成したものである。本発
明において、前記Ｑ線遮へい層は半導体メモリ素子と封
止体との間に設けることは前述の通りである。
総合有量が０．２ｐ．ｐ．ｂ．以下の樹脂状物（以下、
単に高純度樹脂状物と称す）を含むＱ線遮へい層を設け
たことにより、ソフト・エラーの発生が著しく少ないか
、もしくは実質的に起らない高集積度を有する半導体メ
モリ装置を得ることができる。ソフト・エラーは電気回
路的手段によって補正することが可能であり、これによ
り、コンピュ−夕などの機器の信頼性を確保することが
できる。しかし、一般に云われているように、メモリ素
子自体のソフト・エラー率が１０００フィットを超えて
いる場合には、もはや電気回路手段による機器の信頼性
確保は難しくなる。したがって、メモリ素子自体のソフ
ト・ェラ−発生率を１０００フィット以内に抑えること
は重要な意味を有するものである。本発明者らはウラン
およびトリウムの総合有量を０．か．ｐ．ｂ．以下にす
ると、ソフト・エラーの発生率が急激に減少することを
見出し、これにより本発明を完成したものである。本発
明において、前記Ｑ線遮へい層は半導体メモリ素子と封
止体との間に設けることは前述の通りである。
最も好ましくは半導体メモリ素子表面全体を完全に覆う
ような形態で設けることである。いずれの場合も、Ｑ線
遮へい層は半導体メモリ素子表面上に直接設けるとよい
。本発明でいう樹脂状物とは合成樹脂、天然樹脂、合成
ゴムあるいは天然ゴムなどのポリマである。
ような形態で設けることである。いずれの場合も、Ｑ線
遮へい層は半導体メモリ素子表面上に直接設けるとよい
。本発明でいう樹脂状物とは合成樹脂、天然樹脂、合成
ゴムあるいは天然ゴムなどのポリマである。
合成によって得られるポリマは、モノマを蒸留、再結晶
などにより精製したのち重合することにより比較的容易
に高純度のものを合成できる。また、本発明に用いられ
る樹脂状物の具体例としては、ポリイミド、ポリアミド
、ポリベンズイミダゾール、ポリアミドイミド、ポリイ
ミドイソインドロキナゾリンジオン、ェポキシ樹脂、フ
ェノール樹脂、ジアリルフタレート樹脂、フッ素樹脂、
ポリエステル樹脂、シリコーン樹脂、ポリシリケート樹
脂などがある。上記樹脂状物には遮へい層の物的性質を
改善する目的のために各種のフィラーを配合することも
可能である。勿論、フィラ小としては、該フイラー中に
含まれるウランおよびトリウムの含量が前述の条件を満
たすように精製した高純度のものでなければならない。
即ち、Ｑ線遮へい層としてウランおよびトリウムの総含
量０．２ｐ．ｐ．ｂ．以下となるように樹脂および／ま
たはフィラーを精製することが必要である。ここで、高
純度のフィラ−としては、有機金属化合物、例えばテト
ラメチルシラン、ジメチルジメトキシシラン、トリクロ
ルシラン、テトラエトキシシラン、ジメチルジクロルシ
ラン、ジフエニルジクロルシランなどのケイ素化合物、
アルミニウムトリイソプロピレート、モノーｓｅｃーブ
トキシアルミニウムジイソプロピレート、アルミニウム
トリブチレート、エチルアセトアセテートアルミニウム
ジイソプロピレート、アルミニウムトリス（エチルアセ
トアセテート）などのアルミニウム化合物、ジルコニウ
ムテトラキスアセチルアセトナートなどのジルコニウム
化合物、サリチル酸亜鉛、オクタン酸亜鉛などの亜鉛化
合物、オクタン酸鉛、テトラフェニル鉛などの鉛化合物
、オクタン酸スズ、テトラフヱニルスズなどのスズ化合
物なとを蒸留、再結晶などにより精製したのち、空気中
や酸素中で加熱酸化やプラズマ酸化した酸化物あるし、
は窒化物などが好適である。なお、上記原料の酸化に先
だち、加水分解や異種の原料を加水分解して重合したの
ち酸化することも実際面で有利である。例えば加熱時の
原料庫散が防止できるという利点がある。このようにし
て合成された金属酸化物は、一般に粉末状でありそのま
まフィラーとして使用できるが、場合によってはさらに
徴粉化してから使用してもよい。これらの金属酸化物系
フィラーは、一般に使用されている天然物を徴粉化した
フィラーに比べ、ウラン、トリウムの含有量が極めて少
ないものを得易い。この他のフィラーとして、加熱閉環
したポリィミド粉、ポリィミダゾピロロン粉、ポリシッ
フベース、シリコーンゴムなどそれ自身では塗膜形成能
がないポＩＪマもフィラーとして使用できる。
などにより精製したのち重合することにより比較的容易
に高純度のものを合成できる。また、本発明に用いられ
る樹脂状物の具体例としては、ポリイミド、ポリアミド
、ポリベンズイミダゾール、ポリアミドイミド、ポリイ
ミドイソインドロキナゾリンジオン、ェポキシ樹脂、フ
ェノール樹脂、ジアリルフタレート樹脂、フッ素樹脂、
ポリエステル樹脂、シリコーン樹脂、ポリシリケート樹
脂などがある。上記樹脂状物には遮へい層の物的性質を
改善する目的のために各種のフィラーを配合することも
可能である。勿論、フィラ小としては、該フイラー中に
含まれるウランおよびトリウムの含量が前述の条件を満
たすように精製した高純度のものでなければならない。
即ち、Ｑ線遮へい層としてウランおよびトリウムの総含
量０．２ｐ．ｐ．ｂ．以下となるように樹脂および／ま
たはフィラーを精製することが必要である。ここで、高
純度のフィラ−としては、有機金属化合物、例えばテト
ラメチルシラン、ジメチルジメトキシシラン、トリクロ
ルシラン、テトラエトキシシラン、ジメチルジクロルシ
ラン、ジフエニルジクロルシランなどのケイ素化合物、
アルミニウムトリイソプロピレート、モノーｓｅｃーブ
トキシアルミニウムジイソプロピレート、アルミニウム
トリブチレート、エチルアセトアセテートアルミニウム
ジイソプロピレート、アルミニウムトリス（エチルアセ
トアセテート）などのアルミニウム化合物、ジルコニウ
ムテトラキスアセチルアセトナートなどのジルコニウム
化合物、サリチル酸亜鉛、オクタン酸亜鉛などの亜鉛化
合物、オクタン酸鉛、テトラフェニル鉛などの鉛化合物
、オクタン酸スズ、テトラフヱニルスズなどのスズ化合
物なとを蒸留、再結晶などにより精製したのち、空気中
や酸素中で加熱酸化やプラズマ酸化した酸化物あるし、
は窒化物などが好適である。なお、上記原料の酸化に先
だち、加水分解や異種の原料を加水分解して重合したの
ち酸化することも実際面で有利である。例えば加熱時の
原料庫散が防止できるという利点がある。このようにし
て合成された金属酸化物は、一般に粉末状でありそのま
まフィラーとして使用できるが、場合によってはさらに
徴粉化してから使用してもよい。これらの金属酸化物系
フィラーは、一般に使用されている天然物を徴粉化した
フィラーに比べ、ウラン、トリウムの含有量が極めて少
ないものを得易い。この他のフィラーとして、加熱閉環
したポリィミド粉、ポリィミダゾピロロン粉、ポリシッ
フベース、シリコーンゴムなどそれ自身では塗膜形成能
がないポＩＪマもフィラーとして使用できる。
フイラーを含むコート材を用いると、フィラーを含まな
い場合に比べ、焼付時の収縮あるいはヒートサイクルに
よるクラックの防止、遮へい層の強度の向上、加熱減量
開始温度の向上、熱伝導性（熱放散性）の向上、熱膨脹
率の低減などが可能となる。樹脂状物またはフィラーを
含む樹脂状物を遮へい層として形成するに当っては適当
な溶剤に溶解ないし懸濁して使用することができる。溶
剤としては樹脂ワニスに用いられている公知のものを使
用すればよい。例えばＮ−メチル−２ーピロリドン、Ｎ
・Ｎ−ジメチルアセトアミド、Ｎ・Ｎ−ジメチルホル．
ムアミド、Ｎ・Ｎ−ジエチルホルムアミド、Ｎ−メチル
ホルムアミド、ジメチルスルホキシド、Ｎ・Ｎ一ジエチ
ルアセトアミド、Ｎ・Ｎ−ジメチルメトキシアセトアミ
ド、ヘキサメチルフオスホルアミド、ピリジン、ジメチ
ルスルホン、テトラメチルスルホン、ジメチルテトラメ
チレンスルホン、フェノール、クレゾール、キシレノー
ル、ケトン類、トルェン、ベンゼン、アルコール類など
の少なくとも１種が挙げられる。また、前記樹脂状物に
はアミノシラン、ェポキシシラン、メルカプトシラン、
ビニルシランなどの公知のシラン系カップリング剤、フ
ロロカーボンなどの界面活性剤などを必要に応じて添加
してもよい。勿論、これらの溶剤、添加剤もウランおよ
びトリウムの含有量が少ないものでなければならない。
本発明において、高純度樹脂状物もしくはフィラ−を含
む高純度樹脂状物からなるＱ線遮へい層は実用的には４
０仏の以上の厚さとすることにより十分なソフト・エラ
ー防止効果を発揮させることができる。
い場合に比べ、焼付時の収縮あるいはヒートサイクルに
よるクラックの防止、遮へい層の強度の向上、加熱減量
開始温度の向上、熱伝導性（熱放散性）の向上、熱膨脹
率の低減などが可能となる。樹脂状物またはフィラーを
含む樹脂状物を遮へい層として形成するに当っては適当
な溶剤に溶解ないし懸濁して使用することができる。溶
剤としては樹脂ワニスに用いられている公知のものを使
用すればよい。例えばＮ−メチル−２ーピロリドン、Ｎ
・Ｎ−ジメチルアセトアミド、Ｎ・Ｎ−ジメチルホル．
ムアミド、Ｎ・Ｎ−ジエチルホルムアミド、Ｎ−メチル
ホルムアミド、ジメチルスルホキシド、Ｎ・Ｎ一ジエチ
ルアセトアミド、Ｎ・Ｎ−ジメチルメトキシアセトアミ
ド、ヘキサメチルフオスホルアミド、ピリジン、ジメチ
ルスルホン、テトラメチルスルホン、ジメチルテトラメ
チレンスルホン、フェノール、クレゾール、キシレノー
ル、ケトン類、トルェン、ベンゼン、アルコール類など
の少なくとも１種が挙げられる。また、前記樹脂状物に
はアミノシラン、ェポキシシラン、メルカプトシラン、
ビニルシランなどの公知のシラン系カップリング剤、フ
ロロカーボンなどの界面活性剤などを必要に応じて添加
してもよい。勿論、これらの溶剤、添加剤もウランおよ
びトリウムの含有量が少ないものでなければならない。
本発明において、高純度樹脂状物もしくはフィラ−を含
む高純度樹脂状物からなるＱ線遮へい層は実用的には４
０仏の以上の厚さとすることにより十分なソフト・エラ
ー防止効果を発揮させることができる。
第１図はＱ線遮へい層の膜厚とソフト・エラー率との関
係を示すグラフであり、４０仏の以下の膜厚でのソフト
・エラー率は著しく少なくなっていることが分る。第１
図は６４Ｋビットの半導体メモリ素子を用い、後述の実
施例６と同じポリィミド（ＰＩＱ）遮へい層および実施
例３と同じ樹脂封止体で構成し、該Ｑ線遮へい層の膜厚
のみ、種々変更して実験した結果を示すものである。前
記Ｑ線遮へい層はメモリ素子上に設けられるが、その詳
細について、以下、図面により説明する。
係を示すグラフであり、４０仏の以下の膜厚でのソフト
・エラー率は著しく少なくなっていることが分る。第１
図は６４Ｋビットの半導体メモリ素子を用い、後述の実
施例６と同じポリィミド（ＰＩＱ）遮へい層および実施
例３と同じ樹脂封止体で構成し、該Ｑ線遮へい層の膜厚
のみ、種々変更して実験した結果を示すものである。前
記Ｑ線遮へい層はメモリ素子上に設けられるが、その詳
細について、以下、図面により説明する。
第２図は本発明をｄｕａｌｉｎ−ｌｉｎｅ型樹脂パッケ
ージ半導体メモリ装置へ適用した場合の断面斜視図を示
す。１は半導体メモリ素子、すなわち、シリコンチップ
、２はシリコンチップの支持体、３はリード、４はボン
ディングワイヤ、５は樹脂封止体、６はＱ線遮へい層で
ある。
ージ半導体メモリ装置へ適用した場合の断面斜視図を示
す。１は半導体メモリ素子、すなわち、シリコンチップ
、２はシリコンチップの支持体、３はリード、４はボン
ディングワイヤ、５は樹脂封止体、６はＱ線遮へい層で
ある。
この例では、Ｑ線遮へい層６はシリコンチップの表面に
コートしてある。樹脂封止体５はェポキシ樹脂などの熱
硬化性樹脂のモールド‘こよって形成することができる
。バィポーラ型半導体メモリ素子の場合はＩＫビット以
上のメモリ容量を有する集積度、ＭＯＳ型を始めとする
ＭＩＳ型半導体メモリ素子にあっては１郎ビット以上特
に６４Ｋビット以上のメモリー容量を有する集積度の場
合にソフト・エラーを起し易くなるので、このような集
積度のメモリ素子に対して適用すると一層効果的である
。
コートしてある。樹脂封止体５はェポキシ樹脂などの熱
硬化性樹脂のモールド‘こよって形成することができる
。バィポーラ型半導体メモリ素子の場合はＩＫビット以
上のメモリ容量を有する集積度、ＭＯＳ型を始めとする
ＭＩＳ型半導体メモリ素子にあっては１郎ビット以上特
に６４Ｋビット以上のメモリー容量を有する集積度の場
合にソフト・エラーを起し易くなるので、このような集
積度のメモリ素子に対して適用すると一層効果的である
。
本発明において、ウランおよびトリウムの含有量は公知
の放射化分析による値である。本発明においては、原子
炉を用いた中性子放射化分析法によって行なった。すな
わち、２３８Ｕおよび松２Ｔｈの（ｎ，ｒ）反応から生
成する２３９Ｕおよび２＄Ｔｈは半減期２３．５分で８
‐崩壊し、それぞれ細Ｐｕおよび蟹３Ｕに磯変するが、
この時放出するｙ線を計測し、同一条件で照射した標準
試料のｙ線計数率との比較からＵおよびＴｈの定量を行
なったものである。測定条件は次の通り。Ｑ（Ｌｉ）半
導体検出器、４００比ｈ波高分析器、計数時間５００〜
６０００瓜ｅＣ、以下に実施例、従来例および実験例を
示す。
の放射化分析による値である。本発明においては、原子
炉を用いた中性子放射化分析法によって行なった。すな
わち、２３８Ｕおよび松２Ｔｈの（ｎ，ｒ）反応から生
成する２３９Ｕおよび２＄Ｔｈは半減期２３．５分で８
‐崩壊し、それぞれ細Ｐｕおよび蟹３Ｕに磯変するが、
この時放出するｙ線を計測し、同一条件で照射した標準
試料のｙ線計数率との比較からＵおよびＴｈの定量を行
なったものである。測定条件は次の通り。Ｑ（Ｌｉ）半
導体検出器、４００比ｈ波高分析器、計数時間５００〜
６０００瓜ｅＣ、以下に実施例、従来例および実験例を
示す。
なお、以下に部とあるのは重量部を示す。実施例 １
市販の３，４ーェポキシクロヘキシルメチル−３，４ー
エポキシクロヘキサンカルボキシレートを１柳Ｈｇ、１
５５〜１５８℃で真空蒸留したもの５０部、１柳Ｈｇ、
６５〜６７００で真空蒸留したビニルシクロヘキサンジ
オキサイドを５碇部、１肌Ｈｇ、１１３〜１１５ｏｏで
蒸留したメチルナジック酸無水物（硬化剤）７７部、３
側Ｈｇ、１１８〜１２〆○で蒸留したへキサヒドロフタ
ル酸無水物（硬化剤）６６部、フィラーとしてエチルシ
リケートを１６８〜１７０００で蒸留精製したのち、加
水分解し、空気中約５００ｏｏで４時間加熱して製造し
た粉末３７拍郭、テトラフヱニルホスホニゥムテトラフ
ェニルボレート（硬化促進剤）２部、ｙ−グリシドオキ
シプロピルトリメトキシシラン（カップリング剤）２部
を混合して遮へい層としての樹脂状物（組成物）を調製
した。
エポキシクロヘキサンカルボキシレートを１柳Ｈｇ、１
５５〜１５８℃で真空蒸留したもの５０部、１柳Ｈｇ、
６５〜６７００で真空蒸留したビニルシクロヘキサンジ
オキサイドを５碇部、１肌Ｈｇ、１１３〜１１５ｏｏで
蒸留したメチルナジック酸無水物（硬化剤）７７部、３
側Ｈｇ、１１８〜１２〆○で蒸留したへキサヒドロフタ
ル酸無水物（硬化剤）６６部、フィラーとしてエチルシ
リケートを１６８〜１７０００で蒸留精製したのち、加
水分解し、空気中約５００ｏｏで４時間加熱して製造し
た粉末３７拍郭、テトラフヱニルホスホニゥムテトラフ
ェニルボレート（硬化促進剤）２部、ｙ−グリシドオキ
シプロピルトリメトキシシラン（カップリング剤）２部
を混合して遮へい層としての樹脂状物（組成物）を調製
した。
この組成物を放射化分析したところ、ウラン含量は０．
０４ｐ．ｐ．ｂ．、トリゥム含量は０．０５ｐ．ｐ．ｂ
．以下であった。次にこの組成物を、メモリ容量１狐ビ
ットのＭＯＳ型、ＲＡＭ型メモリ素子に厚さ３柵になる
ように被覆し、１５０００に３時間加熱して硬化させ、
遮へい層と樹脂封止体とが同質材料になる一体構造の目
的半導体メモリ装置を製造した。
０４ｐ．ｐ．ｂ．、トリゥム含量は０．０５ｐ．ｐ．ｂ
．以下であった。次にこの組成物を、メモリ容量１狐ビ
ットのＭＯＳ型、ＲＡＭ型メモリ素子に厚さ３柵になる
ように被覆し、１５０００に３時間加熱して硬化させ、
遮へい層と樹脂封止体とが同質材料になる一体構造の目
的半導体メモリ装置を製造した。
このメモリ装置のソフト・エラー率を測定したところ、
３５フィット（１フィットは、１個の素子について、１
ｏｏ時間当り１回のエラーが起ることを示す単位）であ
った。
３５フィット（１フィットは、１個の素子について、１
ｏｏ時間当り１回のエラーが起ることを示す単位）であ
った。
従来例
前記実施例１で使用したのと同じェポキシ樹脂組成物を
精製しないでそのまま用い、フィラ−も市販の未精製粉
末シリカを用いて封止材料を製造した。
精製しないでそのまま用い、フィラ−も市販の未精製粉
末シリカを用いて封止材料を製造した。
この封止材料のウラン含有量は１８ｐ．ｐ．ｂ．、トリ
ウムはｌｉｐ．ｐ．ｂ．であった。この封止材料を用い
、前記実施例１と同様にメモリ素子全体を被覆し、かつ
硬化してメモリ装置を製造した。該メモリ装置のソフト
・エラー率は、３．５×１ぴフィットであった。実施例
２ 実施例１の組成物からフィラーのみを除く各成分を混合
し、樹脂組成物を調製した。
ウムはｌｉｐ．ｐ．ｂ．であった。この封止材料を用い
、前記実施例１と同様にメモリ素子全体を被覆し、かつ
硬化してメモリ装置を製造した。該メモリ装置のソフト
・エラー率は、３．５×１ぴフィットであった。実施例
２ 実施例１の組成物からフィラーのみを除く各成分を混合
し、樹脂組成物を調製した。
この組成物のウラン含有量は０．０か．ｐ．ｂ．以下で
あり、トリウムは０．０５ｐ．ｐ．ｂ．以下であった。
この組成物を、４０ｒ仇および１柵および１．５肌の２
通りの厚さにコートしたところ、焼付終了後、後者の素
子はクラツクした。次に、前者の４０山肌厚さもこ被覆
したメモリ素子に対し、従来例で用いたのと同じ封止材
料を１．５伽厚さ被覆し、硬化した。
あり、トリウムは０．０５ｐ．ｐ．ｂ．以下であった。
この組成物を、４０ｒ仇および１柵および１．５肌の２
通りの厚さにコートしたところ、焼付終了後、後者の素
子はクラツクした。次に、前者の４０山肌厚さもこ被覆
したメモリ素子に対し、従来例で用いたのと同じ封止材
料を１．５伽厚さ被覆し、硬化した。
得られたメモリ装置のソフト・エラー率は３０フィット
であった。実施例 ３ｎ−ブタノールで再結晶した４，
４′−ジアミノジフェニルェーテル、無水酢酸から再結
晶した後昇華精製したピロメリト酸二無水物を、五酸化
りんで乾燥した後蒸留精製したＮ−メチルピロリドソ中
で当モル比で反応させて得たポリアミック酸を、前記実
施例１と同様のメモリ素子に塗り、１００℃で２時間、
２００ｑｏで１時間、３５０ｏｏで１時間、加熱するこ
とにより、厚さ５０仏ののポリィミド遮へい層を形成し
た。
であった。実施例 ３ｎ−ブタノールで再結晶した４，
４′−ジアミノジフェニルェーテル、無水酢酸から再結
晶した後昇華精製したピロメリト酸二無水物を、五酸化
りんで乾燥した後蒸留精製したＮ−メチルピロリドソ中
で当モル比で反応させて得たポリアミック酸を、前記実
施例１と同様のメモリ素子に塗り、１００℃で２時間、
２００ｑｏで１時間、３５０ｏｏで１時間、加熱するこ
とにより、厚さ５０仏ののポリィミド遮へい層を形成し
た。
この後、３，４ーェポキシクロヘキシルメチルー３，４
ーエポキシシクロヘキサンカルボキシレート５碇部およ
びビニルヘキサンジオキサイド５碇都（いずれも未精製
）からなるものに、メチルナジック酸無水物７７部、
ヘキサヒドロフタル酸無水物６６部、未精製シリカ粉３
７碇部、テトラフエニルホスホニウムテトラフエニルボ
レート（硬化促進剤）２部およびシランカップリング剤
２部を加えてなるェポキシ樹脂組成物を用いて樹脂封止
した。このメモリ装置のソフト・エラー率は７５フィッ
トであった。
ーエポキシシクロヘキサンカルボキシレート５碇部およ
びビニルヘキサンジオキサイド５碇都（いずれも未精製
）からなるものに、メチルナジック酸無水物７７部、
ヘキサヒドロフタル酸無水物６６部、未精製シリカ粉３
７碇部、テトラフエニルホスホニウムテトラフエニルボ
レート（硬化促進剤）２部およびシランカップリング剤
２部を加えてなるェポキシ樹脂組成物を用いて樹脂封止
した。このメモリ装置のソフト・エラー率は７５フィッ
トであった。
なお、このポリイミドのウラン含量は、０．０沙．ｐ．
ｂ．以下、トリウムは０．０５ｐ．ｐ．ｂ．以下であっ
た。
ｂ．以下、トリウムは０．０５ｐ．ｐ．ｂ．以下であっ
た。
また、上記封止材料のウラン含量は１８ｐ．ｐ．ｂ．、
トリウムはｌｉｐ．ｐ．ｂ．であった。実施例 ４ エチルアセトアセテートアルミニウムジイソプロピレー
トを１６５〜１７５℃、３柳Ｈｇで蒸留精製したもの１
０＄部をィソブロパノール５００部に溶解し、水１の部
を加えて混合した後、１日放置した。
トリウムはｌｉｐ．ｐ．ｂ．であった。実施例 ４ エチルアセトアセテートアルミニウムジイソプロピレー
トを１６５〜１７５℃、３柳Ｈｇで蒸留精製したもの１
０＄部をィソブロパノール５００部に溶解し、水１の部
を加えて混合した後、１日放置した。
その後空気雰囲気中にて、１５０℃、１時間、２００ｑ
ｏ、１時間、３００ｑｏ、１時間、４００ｑｏ、１時間
、５００こ○、１時間、６００ｑｏ、１時間、７００ｑ
０、１時間加熱したのち、めのう乳ばちで軽くすり、微
粉末を得た。この微粉末を、実施例３で調製したのと同
様の高純度ポリアミック酸ワニスに混合し、樹脂組成物
を得た。これから得られるポリィミドと前記微粉末の割
合は、重量比で４応対６０であった。この組成物を、前
記実施例１と同様のメモリ素子に５０ｒの厚さに被覆し
、実施例１で用いたと同一の封止用樹脂組成物を用いて
、樹脂封止半導体メモリ装置を製造した。上記、ポリィ
ミド樹脂組成物中のウラン含有量は０．０７ｐ．ｐ．ｂ
．、トリウム含有量は０．０５ｐ．ｐ．ｂ．以下であつ
‐た。
ｏ、１時間、３００ｑｏ、１時間、４００ｑｏ、１時間
、５００こ○、１時間、６００ｑｏ、１時間、７００ｑ
０、１時間加熱したのち、めのう乳ばちで軽くすり、微
粉末を得た。この微粉末を、実施例３で調製したのと同
様の高純度ポリアミック酸ワニスに混合し、樹脂組成物
を得た。これから得られるポリィミドと前記微粉末の割
合は、重量比で４応対６０であった。この組成物を、前
記実施例１と同様のメモリ素子に５０ｒの厚さに被覆し
、実施例１で用いたと同一の封止用樹脂組成物を用いて
、樹脂封止半導体メモリ装置を製造した。上記、ポリィ
ミド樹脂組成物中のウラン含有量は０．０７ｐ．ｐ．ｂ
．、トリウム含有量は０．０５ｐ．ｐ．ｂ．以下であつ
‐た。
このメモリ装置のソフト・エラー率は６０フィットであ
った。
った。
実験例 １
蒸留精製したジメチルジクロルシランを加水分解して製
造したＱ，のージヒドロキシポリジメチルシロキサソと
蒸留精製したケイ酸エチルを架橋剤とするシリコーンに
、市販未精製微粉末シリカを重量比で６の特４０の割合
で混合し、ジブチルスズジラウレートを０．２重量％添
加したシリコーン樹脂組成物を、前記実施例１と同様の
メモリ素子に５０〜６０仏のの厚さに被覆し、若干放置
後１５０００以上の温度で硬化し、遮へい層を形成した
。
造したＱ，のージヒドロキシポリジメチルシロキサソと
蒸留精製したケイ酸エチルを架橋剤とするシリコーンに
、市販未精製微粉末シリカを重量比で６の特４０の割合
で混合し、ジブチルスズジラウレートを０．２重量％添
加したシリコーン樹脂組成物を、前記実施例１と同様の
メモリ素子に５０〜６０仏のの厚さに被覆し、若干放置
後１５０００以上の温度で硬化し、遮へい層を形成した
。
その後、石英ガラス粉を約７０重量％含むェポキシ樹脂
成形材料で封止した。得られたメモリ装置のソフト・エ
ラー率は９．５×１ぴフィットであった。なお、上記遮
へい層中のウランおよびトリウムの総含量は１．５ｐ．
ｐ．ｂ．であった。実施例 ５ 微粉末シリカのみ、実施例１で用いたのと同じ蒸留精製
したエチルシリケートから合成したシリカ粉に代えた他
は実験例１と同様のシリコーン樹脂組成物を用い、これ
を該実験例１と同様にメモリ素子に被覆し、かつ同様に
ェポキシ樹脂組成形材料で封止した。
成形材料で封止した。得られたメモリ装置のソフト・エ
ラー率は９．５×１ぴフィットであった。なお、上記遮
へい層中のウランおよびトリウムの総含量は１．５ｐ．
ｐ．ｂ．であった。実施例 ５ 微粉末シリカのみ、実施例１で用いたのと同じ蒸留精製
したエチルシリケートから合成したシリカ粉に代えた他
は実験例１と同様のシリコーン樹脂組成物を用い、これ
を該実験例１と同様にメモリ素子に被覆し、かつ同様に
ェポキシ樹脂組成形材料で封止した。
得られた装置のソフト・ェフ−率は４０フィットであっ
た。なお上記樹脂組成物のウラン含有量は０．０５ｐ．
ｐ．ｂ．、トリウムは０．０５ｐ．ｐ．ｂ．以下であっ
た。実施例 ６ 〔（ＣＨ３）２Ｓｉ○〕ｎ（ｎは３〜６を主体とする）
の一般式で表わされるポリジメチルシロキサンを１７０
〜２５０午０で蒸留精製したのち、酸素雰囲気中で酸化
し、Ｓｉ０２を主成分とする微粉末を得た。
た。なお上記樹脂組成物のウラン含有量は０．０５ｐ．
ｐ．ｂ．、トリウムは０．０５ｐ．ｐ．ｂ．以下であっ
た。実施例 ６ 〔（ＣＨ３）２Ｓｉ○〕ｎ（ｎは３〜６を主体とする）
の一般式で表わされるポリジメチルシロキサンを１７０
〜２５０午０で蒸留精製したのち、酸素雰囲気中で酸化
し、Ｓｉ０２を主成分とする微粉末を得た。
この微粉末１５部を再結晶法で精製したモノマから合成
したポリアミックス酸ワニス（日立化成工業Ｋ．Ｋ．製
商品名ＰＩＱ、不揮発分１０％、溶剤は蒸留精製したＮ
−メチル−２−ピロリドン）１００部に添加し、遮へい
層用樹脂組成物（ワニス）を調製した。このワニスを、
ＩＫビットのバイポーラ型半導体メモリ素子に塗布し、
１００ＣＯで２時間、２００午０で１時間、３５０こ０
で１時間加熱することにより厚さ７５〜９０山肌のポリ
イミドイソインドロキナゾリンジオンからなる遮へい層
を形成した。
したポリアミックス酸ワニス（日立化成工業Ｋ．Ｋ．製
商品名ＰＩＱ、不揮発分１０％、溶剤は蒸留精製したＮ
−メチル−２−ピロリドン）１００部に添加し、遮へい
層用樹脂組成物（ワニス）を調製した。このワニスを、
ＩＫビットのバイポーラ型半導体メモリ素子に塗布し、
１００ＣＯで２時間、２００午０で１時間、３５０こ０
で１時間加熱することにより厚さ７５〜９０山肌のポリ
イミドイソインドロキナゾリンジオンからなる遮へい層
を形成した。
この後、実施例１と同様のヱポキシ樹脂組成物で封止し
た。
た。
このメモリ装置のソフト・エラー率は１０フィットであ
った。
った。
なお、上記ワニスのウラン含有量は０．０か．ｐ．ｂ．
以下、トリウムは０．０５ｐ．ｐ．ｂ．以下であつた。
実験例 ２ 遮へい層用樹脂組成物として通常の石英ガラスを粉砕し
て製造した微粉末１５部および前記と同じＰＩＱワニス
１０＄郡を用いた他は、前記実施例６と同様にしてメモ
リ装置を製造した。
以下、トリウムは０．０５ｐ．ｐ．ｂ．以下であつた。
実験例 ２ 遮へい層用樹脂組成物として通常の石英ガラスを粉砕し
て製造した微粉末１５部および前記と同じＰＩＱワニス
１０＄郡を用いた他は、前記実施例６と同様にしてメモ
リ装置を製造した。
このメモリ装置のソフト・エラー率は３０００フィット
であった。
であった。
なお、上記組成物のウラン含有量は１５ｐ．ｐ．ｂ．で
あった。
あった。
第１図は本発明の一実施例になる樹脂封止半導体メモリ
装置のＣ線遮へい層の膜厚とソフト・エラー率との関係
を示すグラフ、第２図は本発明の一実施例になる樹脂封
止半導体メモリ装置の断面斜視図である。 １・・・半導体メモリ素子、２・・・支持体、３・・・
リード、４・・・ボンディングワイヤ、５・・・樹脂封
止体、６・・・Ｑ線遮へい層。 〆′頁 ギＺ函
装置のＣ線遮へい層の膜厚とソフト・エラー率との関係
を示すグラフ、第２図は本発明の一実施例になる樹脂封
止半導体メモリ装置の断面斜視図である。 １・・・半導体メモリ素子、２・・・支持体、３・・・
リード、４・・・ボンディングワイヤ、５・・・樹脂封
止体、６・・・Ｑ線遮へい層。 〆′頁 ギＺ函
Claims (1)
- 【特許請求の範囲】 １ 樹脂封止体からのα線によりソフト・エラーを起こ
す集積度を有する半導体メモリ素子およびそれを封止す
るフイラ含有樹脂封止体を含む半導体メモリ装置におい
て、前記メモリ素子上にウランおよびトリウムの総含有
量が０．２ｐ．ｐ．ｂ．以下（遮へい層全体を基準とす
る）の樹脂状物を含む、少なくとも４０μｍの厚さを有
するα線遮へい層を設けたことを特徴とする樹脂封止半
導体メモリ装置。 ２ 前記樹脂封止体とα線遮へい層は高純度フイラを含
む、ウランおよびトリウムの総含有量０．２ｐ．ｐ．ｂ
．以下の樹脂材料で一体に成形してなることを特徴とす
る特許請求の範囲第１項記載の樹脂封止半導体メモリ装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55000587A JPS6015152B2 (ja) | 1980-01-09 | 1980-01-09 | 樹脂封止半導体メモリ装置 |
| US06/222,612 US4494217A (en) | 1980-01-09 | 1981-01-05 | Semiconductor memories with α shield |
| GB8100274A GB2067013B (en) | 1980-01-09 | 1981-01-06 | Shielding semiconductor memories |
| FR8100232A FR2473772B1 (fr) | 1980-01-09 | 1981-01-08 | Dispositif de memoire a semi-conducteurs et procede pour le fabriquer |
| DE3100303A DE3100303C2 (de) | 1980-01-09 | 1981-01-08 | Halbleiterspeichereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55000587A JPS6015152B2 (ja) | 1980-01-09 | 1980-01-09 | 樹脂封止半導体メモリ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61035215A Division JPS61210658A (ja) | 1986-02-21 | 1986-02-21 | 樹脂封止半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5698845A JPS5698845A (en) | 1981-08-08 |
| JPS6015152B2 true JPS6015152B2 (ja) | 1985-04-17 |
Family
ID=11477851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55000587A Expired JPS6015152B2 (ja) | 1980-01-09 | 1980-01-09 | 樹脂封止半導体メモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4494217A (ja) |
| JP (1) | JPS6015152B2 (ja) |
| DE (1) | DE3100303C2 (ja) |
| FR (1) | FR2473772B1 (ja) |
| GB (1) | GB2067013B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577144A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Semiconductor device |
| JPS57111034A (en) * | 1980-12-10 | 1982-07-10 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS57195151A (en) * | 1981-05-27 | 1982-11-30 | Denki Kagaku Kogyo Kk | Low-radioactive resin composition |
| JPS5860563A (ja) * | 1981-10-06 | 1983-04-11 | Mitsubishi Electric Corp | 電子部品の保護膜 |
| JPS5863152A (ja) * | 1981-10-09 | 1983-04-14 | Fujikura Ltd | 半導体素子封止用材料 |
| JPS58140142A (ja) * | 1982-02-16 | 1983-08-19 | Shin Etsu Chem Co Ltd | 電子部品被覆用組成物 |
| JPS58151037A (ja) * | 1982-03-02 | 1983-09-08 | Mitsubishi Metal Corp | 半導体装置用ｐｂ合金ろう材 |
| JPS58207657A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4530074A (en) * | 1982-06-17 | 1985-07-16 | Intel Corporation | Radiation shield for a portion of a radiation sensitive integrated circuit |
| JPS5923403A (ja) * | 1982-07-30 | 1984-02-06 | 信越化学工業株式会社 | 合成シリカおよびこれを含有してなる電子部品封止用樹脂組成物 |
| JPS5947744A (ja) * | 1982-09-10 | 1984-03-17 | Toshiba Ceramics Co Ltd | Ｉｃパツケ−ジ用フイラ−材 |
| US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
| US4477828A (en) * | 1982-10-12 | 1984-10-16 | Scherer Jeremy D | Microcircuit package and sealing method |
| JPS59122558A (ja) * | 1982-12-29 | 1984-07-16 | Toray Silicone Co Ltd | 半導体素子被覆用オルガノポリシロキサン組成物 |
| JPS6012744A (ja) * | 1983-07-01 | 1985-01-23 | Hitachi Ltd | 半導体装置 |
| JPS6150351A (ja) * | 1984-08-20 | 1986-03-12 | Oki Electric Ind Co Ltd | Ｅｐｒｏｍ装置 |
| JPS61190556A (ja) * | 1985-02-12 | 1986-08-25 | Rishiyou Kogyo Kk | 電子部品封止用樹脂組成物 |
| US4761335A (en) * | 1985-03-07 | 1988-08-02 | National Starch And Chemical Corporation | Alpha-particle protection of semiconductor devices |
| US4862245A (en) * | 1985-04-18 | 1989-08-29 | International Business Machines Corporation | Package semiconductor chip |
| US5264726A (en) * | 1989-07-21 | 1993-11-23 | Nec Corporation | Chip-carrier |
| CA2021682C (en) * | 1989-07-21 | 1995-01-03 | Yukio Yamaguchi | Chip-carrier with alpha ray shield |
| JPH03165058A (ja) * | 1989-11-24 | 1991-07-17 | Mitsubishi Electric Corp | 半導体装置 |
| US5256590A (en) * | 1989-11-24 | 1993-10-26 | Mitsubishi Denki Kabushiki Kaisha | Method of making a shielded semiconductor device |
| US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
| US6613978B2 (en) * | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6455864B1 (en) * | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
| JPH11274424A (ja) * | 1998-03-23 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7382043B2 (en) * | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7191516B2 (en) * | 2003-07-16 | 2007-03-20 | Maxwell Technologies, Inc. | Method for shielding integrated circuit devices |
| DE102006022254B4 (de) * | 2006-05-11 | 2008-12-11 | Infineon Technologies Ag | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen |
| US8999764B2 (en) * | 2007-08-10 | 2015-04-07 | International Business Machines Corporation | Ionizing radiation blocking in IC chip to reduce soft errors |
| US8288177B2 (en) * | 2010-08-17 | 2012-10-16 | International Business Machines Corporation | SER testing for an IC chip using hot underfill |
| DE102015205051A1 (de) * | 2015-03-20 | 2016-09-22 | Robert Bosch Gmbh | Elektronikmodul mit Alphastrahlenschutz für eine Getriebesteuereinheit sowie Getriebesteuereinheit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3615913A (en) * | 1968-11-08 | 1971-10-26 | Westinghouse Electric Corp | Polyimide and polyamide-polyimide as a semiconductor surface passivator and protectant coating |
| JPS5240066A (en) * | 1975-09-26 | 1977-03-28 | Hitachi Ltd | Resin mold type semiconductor device |
| JPS5588356A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Semiconductor device |
| JPS5591145A (en) * | 1978-12-28 | 1980-07-10 | Narumi China Corp | Production of ceramic package |
-
1980
- 1980-01-09 JP JP55000587A patent/JPS6015152B2/ja not_active Expired
-
1981
- 1981-01-05 US US06/222,612 patent/US4494217A/en not_active Expired - Lifetime
- 1981-01-06 GB GB8100274A patent/GB2067013B/en not_active Expired
- 1981-01-08 DE DE3100303A patent/DE3100303C2/de not_active Expired
- 1981-01-08 FR FR8100232A patent/FR2473772B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2067013A (en) | 1981-07-15 |
| FR2473772A1 (fr) | 1981-07-17 |
| US4494217A (en) | 1985-01-15 |
| JPS5698845A (en) | 1981-08-08 |
| DE3100303C2 (de) | 1985-05-02 |
| DE3100303A1 (de) | 1981-11-26 |
| FR2473772B1 (fr) | 1987-02-20 |
| GB2067013B (en) | 1984-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6015152B2 (ja) | 樹脂封止半導体メモリ装置 | |
| JP2570002B2 (ja) | フリップチップ用封止材及び半導体装置 | |
| US4931852A (en) | High thermal conductivity/low alpha emission molding compound containing high purity semiconductor filler and integrated circuit package | |
| JPH03115427A (ja) | カプセル封じ方法、それによって作成される超小形デバイス、および熱硬化性組成物 | |
| JPS628035B2 (ja) | ||
| JP2000034393A (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
| JPH0131699B2 (ja) | ||
| KR101194498B1 (ko) | 난연제 및 이를 포함하는 반도체 밀봉용 에폭시 수지조성물 | |
| JPS6274924A (ja) | 半導体装置封止用エポキシ樹脂組成物 | |
| JPS5927945A (ja) | 半導体封止用液状エポキシ樹脂組成物 | |
| JP5825650B2 (ja) | 光半導体リフレクタ用エポキシ樹脂組成物、光半導体装置用熱硬化性樹脂組成物およびそれを用いて得られる光半導体装置用リードフレーム、封止型光半導体素子ならびに光半導体装置 | |
| JPH06157551A (ja) | シリコーン変性酸無水物及びその製造方法 | |
| JP3714399B2 (ja) | 半導体封止用エポキシ樹脂組成物及び半導体装置 | |
| JPH04103618A (ja) | 光透過性エポキシ樹脂組成物及び光半導体装置 | |
| JPS584954A (ja) | 樹脂封止型半導体メモリー装置 | |
| JPS61210658A (ja) | 樹脂封止半導体メモリ装置 | |
| JPH05267504A (ja) | 樹脂組成物及びこの樹脂組成物で封止又は被覆した半導体装置 | |
| JPS61166053A (ja) | 半導体装置の製法 | |
| JPH1192549A (ja) | 液状エポキシ樹脂組成物 | |
| JPH03259948A (ja) | 光透過性エポキシ樹脂組成物及び光半導体装置 | |
| JP3042897B2 (ja) | 樹脂組成物 | |
| JP7127251B2 (ja) | 封止用樹脂組成物および構造体 | |
| JP3235798B2 (ja) | エポキシ樹脂組成物 | |
| JPH02238053A (ja) | マレイミド樹脂組成物、及び樹脂封止型半導体装置 | |
| JPS62111453A (ja) | 半導体装置 |