JP2000227876A - ディジタルデータ転送処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリコントローラ内部にディジタルデータ
を取り込むためのバッファメモリを必要とせず、かつ一
回のサイクルで、高速なディジタルデータ転送処理を行
うことができるディジタルデータ転送処理装置を提供す
る。 【解決手段】 ディジタルデータ転送処理装置は、アド
レスバス３より与えられるアドレスを第２のメモリ６に
与えるアドレスに変換する第１のアドレス変換回路７
と、メモリコントローラ２からのＲ／Ｗ信号を反転させ
る第１の反転回路８とを備え、同一リード／ライトサイ
クル内でディジタルデータを第２のメモリ６に書き込む
ことにより、メモリコントローラ２内部にディジタルデ
ータを取り込むことなく、一回のリード／ライトサイク
ルでディジタルデータ転送処理を行うように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタルデー
タ転送を行うディジタルデータ転送処理装置に関し、詳
細には、複数のメモリと、ディジタルデータ処理を行う
マイクロプロセッサ及び複数のメモリをコントロールす
るメモリコントローラとを備えたディジタルデータ転送
処理装置に関する。

【０００２】

【従来の技術】コンピュータでは、ディジタルデータ入
出力用の周辺装置を接続するインターフェースとして各
種Ｉ／Ｏを内蔵している。マイクロプロセッサとその周
辺Ｉ／Ｏ、データメモリを含むコンピュータは、マイク
ロプロセッサ、及びディジタルデータ転送処理装置によ
ってディジタルデータの転送を行う。

【０００３】従来のディジタルデータ転送処理装置は、
例えば、マイクロプロセッサ、割り込み制御部、プログ
ラムメモリ、スタック領域を含んだディジタルデータメ
モリ、周辺部、データバス等から構成されている。

【０００４】より詳しくは、ディジタルデータ転送処理
装置は、ディジタルデータ処理を行うマイクロプロセッ
サ、複数のメモリ及びそのメモリをコントロールするた
めのメモリコントローラを有し、第１のメモリ（転送元
のメモリ：以後ソース面という）より第２のメモリ（転
送先のメモリ：以後デスティネーション面という）へデ
ィジタルデータを転送する場合、上記マイクロプロセッ
サ又は上記メモリコントローラはディジタルデータ転送
制御を行うだけでなく、ソース面から読み出したディジ
タルデータを１度上記マイクロプロセッサ又は上記メモ
リコントローラ内部へ転送（リードサイクル）して内部
バッファメモリに取り込んだ後、あらためて次のサイク
ルで内部バッファメモリから取り出したディジタルデー
タをデスティネーション面に書き込み転送を行う（ライ
トサイクル）という手順で転送処理を行っている。

【０００５】特に、ディジタルデータに演算処理を加え
た転送処理を行う際には、上記ディジタルデータ処理を
行うマイクロプロセッサ内部でバッファメモリに取り込
んだディジタルデータに演算処理を加え、再度マイクロ
プロセッサ内部からディジタルデータを引き出しデステ
ィネーション面に転送するという複雑な制御シーケンス
で転送処理を行っている。

【０００６】図９は従来のディジタルデータ転送処理装
置を示すブロック図である。

【０００７】図において、１はディジタルデータ転送処
理装置のディジタルデータ処理を行うマイクロプロセッ
サ、２はディジタルデータ転送処理装置内に内蔵される
複数のメモリをコントロールするメモリコントローラ、
３は上記マイクロプロセッサ、メモリコントローラ及び
複数のメモリに接続されるアドレスバス、４は上記マイ
クロプロセッサ、メモリコントローラ及び複数のメモリ
に接続されるデータバス、５及び６はディジタルデータ
転送処理装置内に内蔵したメモリであり、５は転送され
るディジタルデータを格納する第１のメモリ（ソース
面）、６はディジタルデータ転送先の第２のメモリ（デ
スティネーション面）である。

【０００８】また、図１０は上記ディジタルデータ転送
処理装置の転送サイクルを示すタイミングチャートであ
る。図において、アドレス１はソース面からディジタル
データを取り出すリードサイクルのためのアドレスを示
し、アドレス２はデスティネーション面へディジタルデ
ータを書き込むライトサイクルのためのアドレスを示
す。

【０００９】次に、動作について説明する。ディジタル
データ転送処理装置のディジタルデータ処理を行うマイ
クロプロセッサ１及び複数のメモリをコントロールする
メモリコントローラ２は、ディジタルデータ転送処理装
置に内蔵された第１のメモリ５（ソース面）を制御し、
マイクロプロセッサ１、メモリコントローラ２及び複数
のメモリに接続されるアドレスバス３にアドレス１を出
力する。そして、第１のメモリ５（ソース面）の内部に
格納されたディジタルデータをリードサイクルで読み出
し、読み出したディジタルデータをマイクロプロセッサ
１又はメモリコントローラ２の内部のバッファメモリに
取り込む。

【００１０】次に、マイクロプロセッサ１又はメモリコ
ントローラ２は上記アドレスバス３にアドレス２を出力
する。そして、バッファメモリ内に取り込んだディジタ
ルデータを取り出し、ライトサイクルで第２のメモリ６
（デスティネーション面）を制御して書き込みを行って
いる。

【００１１】また、第１のメモリ５（ソース面）から取
り込んだディジタルデータに対して演算処理等を施し、
第２のメモリ６（デスティネーション面）にディジタル
データ転送処理を行う場合には、マイクロプロセッサ１
のバッファメモリ内に取り込んだディジタルデータに演
算処理等を施した後、上記アドレスバス３にアドレス２
を出力し、上記第２のメモリ６（デスティネーション
面）を制御してマイクロプロセッサ１の内部のバッファ
メモリより取り出した演算処理等を施したディジタルデ
ータをライトサイクルで第２のメモリ６（デスティネー
ション面）へと書き込みを行っている。

【００１２】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のディジタルデータ転送処理装置は以上のよう
に構成されているので、マイクロプロセッサ、及びメモ
リコントローラを用いた、ディジタルデータ転送処理を
行う場合にソース面よりメモリコントローラ若しくはマ
イクロプロセッサ内部へディジタルデータを取り込むた
めのバッファメモリを必要とし、かつ、ディジタルデー
タを取り込むサイクル（リードサイクル）と、メモリコ
ントローラ若しくはマイクロプロセッサ内部に保持され
ているディジタルデータを取り出しデスティネーション
面に書き込むサイクル（ライトサイクル）との二回のサ
イクルを必要とし、ディジタルデータ転送処理時間を長
く要するという問題点があった。

【００１３】また、ソース面より取り込んだディジタル
データに演算を加えた転送処理を行う場合には、マイク
ロプロセッサ内部へディジタルデータを取り込んで、演
算処理を行うために様々なディジタルデータ制御を必要
とするため、処理時間を長く要するという問題点があっ
た。

【００１４】この発明は上記のような問題点を解消する
ためになされたもので、メモリコントローラを用いたデ
ィジタルデータ転送を行う場合には、メモリコントロー
ラ内部にディジタルデータを取り込むためのバッファメ
モリを必要とせず、かつ一回のサイクルで、高速なディ
ジタルデータ転送処理を行うことができるディジタルデ
ータ転送処理装置を得ることを目的とする。

【００１５】また、マイクロプロセッサ内部での複雑な
ディジタルデータ演算処理を必要とせず、ディジタルデ
ータに演算を加えた転送処理を高速に行うことができる
ディジタルデータ転送処理装置を得ることを目的とす
る。

【００１６】

【課題を解決するための手段】請求項１に記載のディジ
タルデータ転送処理装置は、第１のメモリ及び第２のメ
モリを有する複数のメモリをアクセスするマイクロプロ
セッサと、複数のメモリをコントロールするメモリコン
トローラとを備え、第１のメモリから第２のメモリへデ
ィジタルデータを転送するディジタルデータ転送処理装
置において、第１のメモリからディジタルデータを読み
出すためのアドレスを、第２のメモリに書き込むために
必要とされるアドレスに変換して第２のメモリに送る第
１のアドレス変換回路と、メモリコントローラから出力
され、第１のメモリをリードするためのＲ／Ｗ信号を、
ライトするための信号に反転して、第２のメモリに入力
する第１の反転回路とを備え、第１のメモリから読み出
されたディジタルデータを同一Ｒ／Ｗサイクル内で第２
のメモリに書き込むことにより、メモリコントローラ内
部にディジタルデータを取り込むことなく、一回のＲ／
Ｗサイクルでディジタルデータ転送処理を行うことを特
徴とする。

【００１７】請求項２に記載のディジタルデータ転送処
理装置は、論理演算を行うための演算回路を備え、第１
のメモリから第２のメモリへディジタルデータ転送され
るディジタルデータに演算処理を行う場合、演算回路
は、マイクロプロセッサからの指示に従って、入力され
るディジタルデータに演算処理を行って第２のメモリに
出力することにより、マイクロプロセッサ内部にディジ
タルデータを取り込むことなく、一回のＲ／Ｗサイクル
で演算を加えたディジタルデータ転送処理を行うことを
特徴とする。

【００１８】請求項３に記載のディジタルデータ転送処
理装置は、マイクロプロセッサからの指示に従って、第
１のメモリからの出力と演算回路からの出力とを選択し
て第２のメモリへ転送する第１の選択手段をさらに備え
たことを特徴とする。

【００１９】請求項４に記載のディジタルデータ転送処
理装置は、第３のメモリ、及び第１のメモリからディジ
タルデータを読み出すためのアドレスを、第３のメモリ
に書き込むために必要とされるアドレスに変換して第３
のメモリに送る第２のアドレス変換回路とをさらに備
え、第１のメモリに格納されたディジタルデータを、第
２のメモリ及び第３のメモリの異なるアドレスに同時に
ディジタルデータ転送処理を行うことを可能にしたこと
を特徴とする。

【００２０】請求項５に記載のディジタルデータ転送処
理装置は、第１のメモリへの入力アドレスを変換する第
３のアドレス変換回路と、メモリコントローラからのＲ
／Ｗ信号を反転させる第２の反転回路と、メモリコント
ローラからのＲ／Ｗ信号と、第２の反転回路からの出力
信号とを選択して、第１のメモリ及び第１の反転回路に
入力する第２の選択手段とを備え、第１のメモリに格納
されたディジタルデータを、第２のメモリにディジタル
データ転送処理するだけでなく、第２のメモリに格納さ
れたディジタルデータを第１のメモリにディジタルデー
タ転送処理を行うことも可能にしたことを特徴とする。

【００２１】請求項６に記載のディジタルデータ転送処
理装置は、メモリコントローラからのＲ／Ｗ信号と、第
２の反転回路からの出力信号とを選択して、第２のメモ
リに入力する第３の選択手段を備え、第１のメモリに格
納されたディジタルデータを、第２のメモリにディジタ
ルデータ転送処理するとともに、第２のメモリに格納さ
れたディジタルデータを第１のメモリにディジタルデー
タ転送処理を行うことを可能にし、かつ、マイクロプロ
セッサから出力されるデータを、第１のメモリ及び第２
のメモリの異なるアドレスに同時にディジタルデータ転
送処理を行うことを可能にしたことを特徴とする。

【００２２】

【発明の実施の形態】以下、添付した図面を参照して、
この発明を具体的に説明する。

【００２３】実施の形態１．図１はこの発明の実施の形
態１に係るディジタルデータ転送処理装置の構成を示す
ブロック図である。実施の形態１であるディジタルデー
タ転送処理装置の説明にあたり前記図９に示すディジタ
ルデータ転送処理装置と同一構成部分には同一符号を付
している。

【００２４】図において、１はディジタルデータ転送処
理装置のディジタルデータ処理を行うマイクロプロセッ
サ、２はディジタルデータ転送処理装置内に内蔵される
複数のメモリをコントロールするメモリコントローラ、
３は上記マイクロプロセッサ１、メモリコントローラ２
及び複数のメモリに接続されるアドレスバス、４は上記
マイクロプロセッサ１、メモリコントローラ２及び複数
のメモリに接続されるデータバス、５及び６はディジタ
ルデータ転送処理装置内に内蔵したメモリであり、５は
転送されるディジタルデータを格納する第１のメモリ
（ソース面）、６はディジタルデータ転送先の第２のメ
モリ（デスティネーション面）、７はアドレスバス３よ
り与えられるアドレスを第２のメモリ６（デスティネー
ション面）に与えるアドレスに変換するための第１のア
ドレス変換回路、８はメモリコントローラ２からのＲ／
Ｗ信号を反転する第１の反転回路である。

【００２５】図２は上記第１のアドレス変換回路７の内
部構成を示すブロック図であり、実施の形態１〜６によ
るアドレス変換回路の内部ブロックを示す。

【００２６】図において、９はアドレスバス３より入力
されるアドレスのバッファ、１０はディジタルデータ転
送処理が開始される前に、マイクロプロセッサ１によっ
て予め設定されるオフセットレジスタ、１１はアドレス
バッファ９からの出力とオフセットレジスタ１０からの
出力を合成するための合成器である。

【００２７】オフセットレジスタ１０は、マイクロプロ
セッサ１によりオフセット「０」が設定されると、マイ
クロプロセッサ１及びメモリコントローラ２のアドレス
が無変換で出力される。

【００２８】以下、上述のように構成されたディジタル
データ転送処理装置の動作を説明する。

【００２９】図３は実施の形態１によるディジタルデー
タ転送処理装置の転送サイクルを示すタイミングチャー
トである。図において、アドレス１はソース面からディ
ジタルデータを取り出すのためのアドレスを示し、アド
レス２はデスティネーション面へディジタルデータを書
き込むためのアドレスを示す。

【００３０】ディジタルデータ転送処理装置のディジタ
ルデータ処理を行うマイクロプロセッサ１は、第１のア
ドレス変換回路７の内部のオフセットレジスタ１０にア
ドレスのオフセット値を設定し、次にメモリコントロー
ラ２に対しディジタルデータ転送のコマンドを発行す
る。

【００３１】メモリコントローラ２では、ディジタルデ
ータ転送処理装置に内蔵された第１のメモリ５（ソース
面）、第２のメモリ６（デスティネーション面）及びそ
れらが接続されたアドレスバス３を制御し、図３に示す
ようにＲ／Ｗサイクルでソース面からディジタルデータ
を読み出すためのアドレス１をアドレスバス３に出力
し、第１のメモリ５（ソース面）の内部に格納されたデ
ィジタルデータを読み出す。そこで読み出されたディジ
タルデータは、メモリコントローラ２の内部に取り込ま
れることなく、第１のメモリ５（ソース面）、第２のメ
モリ６（デスティネーション面）が接続されたデータバ
ス４に出力される。

【００３２】一方、第１のアドレス変換回路７では、メ
モリコントローラ２によってアドレスバスに出力された
アドレス１をデスティネーション面に書き込むために必
要とされるアドレス２に変換して第２のメモリ６（デス
ティネーション面）に送る。それと同時に、メモリコン
トローラ２から出力され、第１のメモリ５（ソース面）
をリードしているＲ／Ｗ信号を、第１の反転回路８で反
転してライト信号に変換し、第２のメモリ６（デスティ
ネーション面）に入力して、同一Ｒ／Ｗサイクル内にデ
ータバス４上のディジタルデータを第２のメモリ６（デ
スティネーション面）へと書き込む。

【００３３】以上説明したように、第１の実施形態に係
るディジタルデータ転送処理装置は、アドレスバス３よ
り与えられるアドレスを第２のメモリ６（デスティネー
ション面）に与えるアドレスに変換する第１のアドレス
変換回路７と、メモリコントローラ２からのＲ／Ｗ信号
を反転させる第１の反転回路８とを備え、第１のアドレ
ス変換回路７は、第１のメモリ（ソース面）からディジ
タルデータを読み出すためのアドレスを、第２のメモリ
６（デスティネーション面）に書き込むために必要とさ
れるアドレスに変換して第２のメモリ６（デスティネー
ション面）に送り、第１の反転回路８は、メモリコント
ローラ２から出力され、第１のメモリ５（ソース面）を
リードしているＲ／Ｗ信号を、ライト信号に反転して、
第２のメモリ６（デスティネーション面）に入力し、同
一Ｒ／Ｗサイクル内でディジタルデータを第２のメモリ
６（デスティネーション面）に書き込むことにより、メ
モリコントローラ２内部にディジタルデータを取り込む
ことなく、一回のＲ／Ｗサイクルでディジタルデータ転
送処理を行うように構成したので、メモリコントローラ
２内部にディジタルデータを取り込まずに処理を行うた
めバッファメモリを削減することができ、バッファメモ
リを多く持つ必要がないのでハードウェアを縮小するこ
とができる。また、一回のサイクルでディジタルデータ
転送処理を行うことが可能となり、このため、高速なデ
ィジタルデータ転送処理を行うことができる。

【００３４】実施の形態２．図４はこの発明の実施の形
態２に係るディジタルデータ転送処理装置の構成を示す
ブロック図である。実施の形態２の説明にあたり前記図
１に示すディジタルデータ転送処理装置と同一構成部分
には同一符号を付している。

【００３５】図において、１はディジタルデータ転送処
理装置のディジタルデータ処理を行うマイクロプロセッ
サ、２はディジタルデータ転送処理装置内に内蔵される
複数のメモリをコントロールするメモリコントローラ、
３は上記マイクロプロセッサ１、メモリコントローラ２
及び複数のメモリに接続されるアドレスバス、４は上記
マイクロプロセッサ１、メモリコントローラ２及び複数
のメモリに接続されるデータバス、５は転送されるディ
ジタルデータを格納する第１のメモリ（ソース面）、６
はディジタルデータ転送先の第２のメモリ（デスティネ
ーション面）、７はアドレスバス３より与えられるアド
レスを第２のメモリ６（デスティネーション面）に与え
るアドレスに変換するための第１のアドレス変換回路、
８はメモリコントローラ２からのＲ／Ｗ信号を反転する
第１の反転回路、１２はデータバス４より入力されるデ
ィジタルデータに演算処理を施して第２のメモリ６に出
力するための演算回路である。

【００３６】演算回路１２は、ディジタルデータに演算
を加えた転送処理を行うためのものである。

【００３７】このように、演算回路１２を設けて、ディ
ジタルデータに演算を加えた転送処理を、一回のサイク
ルで行えるように構成している。

【００３８】以下、上述のように構成されたディジタル
データ転送処理装置の動作を説明する。

【００３９】ディジタルデータ転送処理装置のディジタ
ルデータ処理を行うマイクロプロセッサ１は、第１のア
ドレス変換回路７の内部のオフセットレジスタ１０にア
ドレスのオフセット値を設定し、次にメモリコントロー
ラ２に対しディジタルデータ転送のコマンドを発行す
る。

【００４０】メモリコントローラ２では、ディジタルデ
ータ転送処理装置に内蔵された第１のメモリ５（ソース
面）及び第２のメモリ６（デスティネーション面）及び
それらが接続されたアドレスバス３を制御し、Ｒ／Ｗサ
イクルでソース面からディジタルデータを読み出すため
のアドレス１をアドレスバス３に出力し、第１のメモリ
５（ソース面）の内部に格納されたディジタルデータを
読み出す。そこで読み出されたディジタルデータはメモ
リコントローラ２の内部に取り込まれることなく、第１
のメモリ５（ソース面）及び演算回路１２が接続された
データバス４に出力される。

【００４１】演算回路１２では、データバス４より入力
されるディジタルデータに簡単な論理演算処理を行う。
演算回路１２で演算処理されたディジタルデータは第２
のメモリ６（デスティネーション面）に入力される。

【００４２】一方、第１のアドレス変換回路７では、メ
モリコントローラ２によってアドレスバス３に出力され
たアドレス１をデスティネーション面に書き込むために
必要とされるアドレス２に変換して第２のメモリ６（デ
スティネーション面）に送る。それと同時に、メモリコ
ントローラ２から出力され、第１のメモリ５（ソース
面）をリードしているＲ／Ｗ信号を第１の反転回路８で
反転してライト信号に変換し、第２のメモリ６（デステ
ィネーション面）に入力して、同一Ｒ／Ｗサイクル内に
演算処理されたディジタルデータを第２のメモリ６（デ
スティネーション面）へ書き込む。

【００４３】以上説明したように、第２の実施形態に係
るディジタルデータ転送処理装置は、簡単な論理演算を
行うための演算回路１２を備え、第１のメモリ５（ソー
ス面）から第２のメモリ６（デスティネーション面）へ
ディジタルデータ転送されるディジタルデータに演算処
理を行う場合、演算回路１２は、マイクロプロセッサ１
からの指示に従って、入力されるディジタルデータに演
算処理を行って第２のメモリ６に出力することにより、
マイクロプロセッサ１内部にディジタルデータを取り込
むことなく、一回のＲ／Ｗサイクルで演算を加えたディ
ジタルデータ転送処理を行うように構成したので、マイ
クロプロセッサ１内部での複雑なディジタルデータ演算
処理を必要とせずに一回のサイクルで演算を加えたディ
ジタルデータ転送処理を行うことが可能となり、このた
め、高速な演算を加えたディジタルデータ転送処理を行
うことができる。

【００４４】実施の形態３．図５はこの発明の実施の形
態３に係るディジタルデータ転送処理装置の構成を示す
ブロック図である。実施の形態３の説明にあたり前記図
４に示すディジタルデータ転送処理装置と同一構成部分
には同一符号を付している。

【００４５】図において、１はディジタルデータ転送処
理装置のディジタルデータ処理を行うマイクロプロセッ
サ、２はディジタルデータ転送処理装置内に内蔵される
複数のメモリをコントロールするメモリコントローラ、
３は上記マイクロプロセッサ１、メモリコントローラ２
及び複数のメモリに接続されるアドレスバス、４は上記
マイクロプロセッサ１、メモリコントローラ２及び複数
のメモリに接続されるデータバス、５は転送されるディ
ジタルデータを格納する第１のメモリ（ソース面）、６
はディジタルデータ転送先の第２のメモリ（デスティネ
ーション面）、７はアドレスバス３より与えられるアド
レスを第２のメモリ６（デスティネーション面）に与え
るアドレスに変換するための第１のアドレス変換回路、
８はメモリコントローラ２からのＲ／Ｗ信号を反転する
第１の反転回路、１２はデータバス４より入力されるデ
ィジタルデータに演算処理を施して第２のメモリ６に出
力するための演算回路、１３はデータバス４より与えら
れるディジタルデータ若しくは演算回路１２より出力さ
れるディジタルデータを第２のメモリ６（デスティネー
ション面）に選択入力するための第１の選択回路（第１
の選択手段）である。

【００４６】第１の選択回路１３は、ディジタルデータ
に演算を加えた転送処理と、演算を加えない転送処理と
を選択するためのものである。

【００４７】このように、第１の選択回路１３を設け
て、ディジタルデータに演算を加えた転送処理と、演算
を加えない転送処理とを選択して一回のサイクルで行え
るように構成している。

【００４８】以下、上述のように構成されたディジタル
データ転送処理装置の動作を説明する。

【００４９】ディジタルデータ転送処理装置のディジタ
ルデータ処理を行うマイクロプロセッサ１は、第１のア
ドレス変換回路７の内部のオフセットレジスタ１０にア
ドレスのオフセット値を設定し、次にメモリコントロー
ラ２に対しディジタルデータ転送のコマンドを発行す
る。

【００５０】メモリコントローラ２では、ディジタルデ
ータ転送処理装置に内蔵された第１のメモリ５（ソース
面）、第２のメモリ６（デスティネーション面）及びそ
れらが接続されたアドレスバス３を制御し、Ｒ／Ｗサイ
クルでソース面からディジタルデータを読み出すための
アドレス１をアドレスバス３に出力し、第１のメモリ５
（ソース面）の内部に格納されたディジタルデータを読
み出す。そこで読み出されたディジタルデータはメモリ
コントローラ２の内部に取り込まれることなく、第１の
メモリ５（ソース面）、演算回路１２及び第１の選択回
路１３が接続されたデータバス４に出力される。

【００５１】演算回路１２では、データバス４より入力
されるディジタルデータに簡単な論理演算処理を行う。
そして演算回路１２で演算処理されたディジタルデータ
は、第１の選択回路１３の一方の入力側に入力される。
また、第１のメモリ５（ソース面）から読み出され、演
算処理されないディジタルデータは第１の選択回路１３
の他方の入力側に入力される。

【００５２】第１の選択回路１３は、演算回路１２で演
算処理されたディジタルデータと、第１のメモリ５（ソ
ース面）から読み出され、演算処理されないディジタル
データとを選択し、選択されたディジタルデータは第２
のメモリ６（デスティネーション面）に入力される。

【００５３】一方、第１のアドレス変換回路７では、メ
モリコントローラ２によってアドレスバス３に出力され
たアドレス１をデスティネーション面に書き込むために
必要とされるアドレス２に変換して第２のメモリ６（デ
スティネーション面）に送る。それと同時に、メモリコ
ントローラ２から出力され、第１のメモリ５（ソース
面）をリードしているＲ／Ｗ信号を第１の反転回路８で
反転してライト信号に変換し、第２のメモリ６（デステ
ィネーション面）に入力して、同一Ｒ／Ｗサイクル内に
演算処理されたディジタルデータ、若しくは演算処理を
施さないディジタルデータを第２のメモリ６（デスティ
ネーション面）へ書き込む。

【００５４】以上説明したように、第３の実施形態に係
るディジタルデータ転送処理装置は、第１のメモリ５
（ソース面）からの出力と演算回路１２からの出力とを
選択する第１の選択回路１３を備え、マイクロプロセッ
サ１からの指示に従って、第１のメモリ５（ソース面）
からのディジタルデータに演算処理を加えずに第２のメ
モリ６（デスティネーション面）へ転送するか、若しく
は第１のメモリ５（ソース面）からのディジタルデータ
に演算処理を施して第２のメモリ６（デスティネーショ
ン面）へ転送するかを切り替えるように構成したので、
出力するディジタルデータを自由に選択することがで
き、このため自由度の高い高速なディジタルデータ転送
処理を行うことができる。

【００５５】実施の形態４．図６はこの発明の実施の形
態４に係るディジタルデータ転送処理装置の構成を示す
ブロック図である。実施の形態４の説明にあたり前記図
１に示すディジタルデータ転送処理装置と同一構成部分
には同一符号を付している。

【００５６】図において、１はディジタルデータ転送処
理装置のディジタルデータ処理を行うマイクロプロセッ
サ、２はディジタルデータ転送処理装置内に内蔵される
複数のメモリをコントロールするメモリコントローラ、
３は上記マイクロプロセッサ１、メモリコントローラ２
及び複数のメモリに接続されるアドレスバス、４は上記
マイクロプロセッサ１、メモリコントローラ２及び複数
のメモリに接続されるデータバス、５は転送されるディ
ジタルデータを格納する第１のメモリ（ソース面）、６
はディジタルデータ転送先の第２のメモリ（デスティネ
ーション面）、１４はディジタルデータ転送先の第３の
メモリ（デスティネーション面）、７はアドレスバス３
より与えられるアドレスを第２のメモリ６（デスティネ
ーション面）に与えるアドレスに変換するための第１の
アドレス変換回路、１５はアドレスバス３より与えられ
るアドレスを第３のメモリ１４（デスティネーション
面）に与えるアドレスに変換するための第２のアドレス
変換回路、８はメモリコントローラ２からのＲ／Ｗ信号
を反転する第１の反転回路である。

【００５７】第３のメモリ１４は、ディジタルデータ転
送処理装置内に内蔵したメモリであり、第２のメモリ６
と同様の、ディジタルデータ転送先のメモリ（デスティ
ネーション面）である。また、複数個の（ここでは２個
の）転送先メモリ（ディスティネーション面）毎にアド
レス変換回路７，１５が設置されている。

【００５８】第２のアドレス変換回路１５の内部構成
は、前記図２に示す第１のアドレス変換回路７と同一構
成である。

【００５９】このように、複数個の転送先メモリ（ディ
スティネーション面）毎にアドレス変換回路７，１５を
設けるように構成している。

【００６０】以下、上述のように構成されたディジタル
データ転送処理装置の動作を説明する。

【００６１】ディジタルデータ転送処理装置のディジタ
ルデータ処理を行うマイクロプロセッサ１は、第１のア
ドレス変換回路７及び第２のアドレス変換回路１５の内
部のオフセットレジスタ１０にそれぞれアドレスのオフ
セット値を設定し、次にメモリコントローラ２に対しデ
ィジタルデータ転送のコマンドを発行する。

【００６２】メモリコントローラ２では、ディジタルデ
ータ転送処理装置に内蔵された第１のメモリ５（ソース
面）及び第２のメモリ６（デスティネーション面）及び
それらが接続されたアドレスバス３を制御し、Ｒ／Ｗサ
イクルでソース面からディジタルデータを読み出すため
のアドレス１をアドレスバス３に出力し、第１のメモリ
５（ソース面）の内部に格納されたディジタルデータを
読み出す。そこで読み出されたディジタルデータはメモ
リコントローラ２の内部に取り込まれることなく、第１
のメモリ５（ソース面）、第２のメモリ６（デスティネ
ーション面）及び第３のメモリ１４（デスティネーショ
ン面）が接続されたデータバス４に出力される。

【００６３】一方、第１のアドレス変換回路７及び第２
のアドレス変換回路１５では、メモリコントローラ２に
よってアドレスバス３に出力されたアドレスを取り込
み、デスティネーション面に書き込むために必要とされ
るアドレスに変換して第２のメモリ６（デスティネーシ
ョン面）及び第３のメモリ１４（デスティネーション
面）に送る。それと同時に、メモリコントローラ２から
出力され、第１のメモリ５（ソース面）をリードしてい
るＲ／Ｗ信号を第１の反転回路で反転してライト信号に
変換し、第２のメモリ６（デスティネーション面）及び
第３のメモリ１４（デスティネーション面）に入力し
て、同一Ｒ／Ｗサイクル内にデータバス上のディジタル
データを第２のメモリ６（デスティネーション面）及び
第３のメモリ１４（デスティネーション面）へ書き込
む。

【００６４】以上説明したように、第４の実施形態に係
るディジタルデータ転送処理装置は、転送先のディジタ
ルデータを格納する第３のメモリ１４（デスティネーシ
ョン面）と、第３のメモリ１４（デスティネーション
面）への入力アドレスを変換する第２のアドレス変換回
路１５とを備え、第１のメモリ５（ソース面）に格納さ
れたディジタルデータを、第２のメモリ６（デスティネ
ーション面）及び第３のメモリ１４（デスティネーショ
ン面）の異なるアドレスに同時にディジタルデータ転送
処理を行うことを可能に構成したので、一回のサイクル
で複数個のディスティネーション面メモリに同時に高速
なディジタルデータ転送処理を行うことができる。

【００６５】実施の形態５．図７はこの発明の実施の形
態５に係るディジタルデータ転送処理装置の構成を示す
ブロック図である。実施の形態５の説明にあたり前記図
１に示すディジタルデータ転送処理装置と同一構成部分
には同一符号を付している。

【００６６】図において、１はディジタルデータ転送処
理装置のディジタルデータ処理を行うマイクロプロセッ
サ、２はディジタルデータ転送処理装置内に内蔵される
複数のメモリをコントロールするメモリコントローラ、
３は上記マイクロプロセッサ１、メモリコントローラ２
及び複数のメモリに接続されるアドレスバス、４は上記
マイクロプロセッサ１、メモリコントローラ２及び複数
のメモリに接続されるデータバス、５は転送されるディ
ジタルデータを格納する第１のメモリ（ソース面）、６
はディジタルデータ転送先の第２のメモリ（デスティネ
ーション面）、７はアドレスバス３より与えられるアド
レスを第２のメモリ６（デスティネーション面）に与え
るアドレスに変換するための第１のアドレス変換回路、
８はメモリコントローラ２からのＲ／Ｗ信号を反転する
第１の反転回路、１６はアドレスバス３より与えられる
アドレスを第１のメモリ５に与えるアドレスに変換する
ための第３のアドレス変換回路、１７はメモリコントロ
ーラ２からのＲ／Ｗ信号を反転する第２の反転回路、１
８はメモリコントローラ２からのＲ／Ｗ信号と第２の反
転回路１７からの出力を選択して第１のメモリ５及び第
１の反転回路８に入力するための第２の選択回路（第２
の選択手段）である。

【００６７】第３のアドレス変換回路１６は、ディジタ
ルデータ転送元の第１のメモリ５（ソース面）への入力
アドレスを変換するアドレス変換回路である。第３のア
ドレス変換回路１６の内部構成は、前記図２に示す第１
のアドレス変換回路７と同一構成である。

【００６８】第２の選択回路１８は、メモリコントロー
ラ２からのＲ／Ｗ信号と、第２の反転回路１７により反
転された信号とを選択して第１のメモリ５及び第１の反
転回路８に入力する。

【００６９】このように、一つの転送元メモリ（ソース
面）にもアドレス変換回路１６を設け、かつメモリコン
トローラ２からのＲ／Ｗ信号を選択する第２の選択回路
１８を設けるように構成している。

【００７０】以下、上述のように構成されたディジタル
データ転送処理装置の動作を説明する。

【００７１】実施の形態５では、各メモリをソース面及
びディスティネーション面として固定することなくディ
ジタルデータ転送処理を行えるようにするものである。
以下、ソース面を第１のメモリ５に設定する場合と、第
２のメモリ６に設定する場合とに分けて動作の説明を行
う。

【００７２】（１）ソース面を第１のメモリ５に設定す
る場合の動作 ソース面を第１のメモリ５に設定する場合、マイクロプ
ロセッサ１は第２の選択回路１８を切り替えて、ソース
面に設定すべき第１のメモリ５にはリード信号が、ディ
スティネーション面に設定すべき第２のメモリ６にはラ
イト信号が入力されるように設定する。

【００７３】次にマイクロプロセッサ１は、第１のアド
レス変換回路７及び第３のアドレス変換回路１６の内部
のオフセットレジスタ１０にアドレスのオフセット値を
設定する。この時、ソース面である第１のメモリ５にア
ドレスを出力する第３のアドレス変換回路１６の内部の
オフセットレジスタ１０には、オフセット「０」を設定
し、マイクロプロセッサ１及びメモリコントローラ２の
アドレスが無変換で第１のメモリ５（ソース面）に入力
されるように設定する。

【００７４】次にマイクロプロセッサ１はメモリコント
ローラ２に対しディジタルデータ転送のコマンドを発行
する。

【００７５】以降、実施の形態１と同様な動作を行い、
ディジタルデータ転送が行われる。

【００７６】（２）ソース面を第２のメモリ６に設定す
る場合の動作 ソース面を第２のメモリ６に設定する場合、マイクロプ
ロセッサ１は第２の選択回路１８を切り替えて、ディス
ティネーション面に設定すべき第１のメモリ５にはライ
ト信号が、ソース面に設定すべき第２のメモリ６にはリ
ード信号が入力されるように設定する。

【００７７】次にマイクロプロセッサ１は、第１のアド
レス変換回路７及び第３のアドレス変換回路１６の内部
のオフセットレジスタ１０にアドレスのオフセット値を
設定する。この時、ソース面である第２のメモリ６にア
ドレスを出力する第１のアドレス変換回路７の内部のオ
フセットレジスタ１０には、オフセット「０」を設定
し、マイクロプロセッサ１及びメモリコントローラ２の
アドレスが無変換で第２のメモリ６（ソース面）に入力
されるように設定する。

【００７８】次にマイクロプロセッサ１はメモリコント
ローラ２に対しディジタルデータ転送のコマンドを発行
する。

【００７９】メモリコントローラ２では、ディジタルデ
ータ転送処理装置に内蔵された第２のメモリ６（ソース
面）及び第１のメモリ５（デスティネーション面）及び
それらが接続されたアドレスバス３を制御し、Ｒ／Ｗサ
イクルでソース面からディジタルデータを読み出すため
のアドレス１をアドレスバス３に出力し、第２のメモリ
６（ソース面）の内部に格納されたディジタルデータを
読み出す。そこで読み出されたディジタルデータは、メ
モリコントローラ２の内部に取り込まれることなく、第
２のメモリ６（ソース面）及び第１のメモリ５（デステ
ィネーション面）が接続されたデータバス４に出力され
る。

【００８０】一方、第３のアドレス変換回路１６では、
メモリコントローラ２によってアドレスバスに出力され
たアドレスをデスティネーション面に書き込むために必
要とされるアドレスに変換して第１のメモリ５（デステ
ィネーション面）に送る。それと同時に、第２の選択回
路１８から出力された、メモリのライト信号によって、
同一Ｒ／Ｗサイクル内にデータバス４上のディジタルデ
ータを第１のメモリ５（デスティネーション面）へと書
き込む。

【００８１】以上説明したように、第５の実施形態に係
るディジタルデータ転送処理装置は、第１のメモリ５へ
の入力アドレスを変換する第３のアドレス変換回路１６
と、メモリコントローラ２からのＲ／Ｗ信号を反転させ
る第２の反転回路と、メモリコントローラ２からのＲ／
Ｗ信号と、第２の反転回路１７からの出力信号とを選択
して、第１のメモリ５及び第１の反転回路８に入力する
第２の選択回路１８とを備え、第１のメモリ５（ソース
面）に格納されたディジタルデータを、第２のメモリ６
（デスティネーション面）にディジタルデータ転送処理
するとともに、第２のメモリ６（ソース面）に格納され
たディジタルデータを第１のメモリ５（デスティネーシ
ョン面）にディジタルデータ転送処理を行うことを可能
に構成したので、各メモリをソース面とディスティネー
ション面に自由に設定して高速なディジタルデータ転送
処理を行うことができる。

【００８２】実施の形態６．図８はこの発明の実施の形
態６に係るディジタルデータ転送処理装置の構成を示す
ブロック図である。実施の形態６の説明にあたり前記図
７に示すディジタルデータ転送処理装置と同一構成部分
には同一符号を付している。

【００８３】図において、１はディジタルデータ転送処
理装置のディジタルデータ処理を行うマイクロプロセッ
サ、２はディジタルデータ転送処理装置内に内蔵される
複数のメモリをコントロールするメモリコントローラ、
３は上記マイクロプロセッサ１、メモリコントローラ２
及び複数のメモリに接続されるアドレスバス、４は上記
マイクロプロセッサ１、メモリコントローラ２及び複数
のメモリに接続されるデータバス、５は転送されるディ
ジタルデータを格納する第１のメモリ（ソース面）、６
はディジタルデータ転送先の第２のメモリ（デスティネ
ーション面）、７はアドレスバス３より与えられるアド
レスを第２のメモリ６（デスティネーション面）に与え
るアドレスに変換するための第１のアドレス変換回路、
１６はアドレスバス３より与えられるアドレスを第１の
メモリ５に与えるアドレスに変換するための第３のアド
レス変換回路、１７はメモリコントローラ２からのＲ／
Ｗ信号を反転する第２の反転回路、１８はメモリコント
ローラ２からのＲ／Ｗ信号と第２の反転回路１７からの
出力を選択して第１のメモリ５に入力するための第２の
選択回路、１９はメモリコントローラ２からのＲ／Ｗ信
号と第２の反転回路１７からの出力を選択して第２のメ
モリ６に入力するための第３の選択回路（第３の選択手
段）である。

【００８４】このように、全てのメモリ毎にアドレス変
換回路７，１６と、メモリコントローラ２からのＲ／Ｗ
信号を選択する第３の選択回路１９を設けるように構成
している。

【００８５】以下、上述のように構成されたディジタル
データ転送処理装置の動作を説明する。

【００８６】実施の形態６では、実施の形態５と同様
に、各メモリをソース面及びディスティネーション面と
して固定することなくディジタルデータ転送処理を行
え、かつマイクロプロセッサ１から全てのメモリの異な
ったアドレスに同時にディジタルデータ転送処理を行え
るようにするものである。以下、ソース面を第１のメモ
リ５に設定する場合と、第２のメモリ６に設定する場合
と、マイクロプロセッサ１から第１のメモリ５及び第２
のメモリ６に同時にディジタルデータ転送する場合とに
分けて動作の説明を行う。

【００８７】（１）ソース面を第１のメモリ５に設定す
る場合の動作 ソース面を第１のメモリ５に設定する場合、マイクロプ
ロセッサ１は第２の選択回路１８、第３の選択回路１９
を切り替えて、ソース面に設定すべき第１のメモリ５に
はリード信号が、ディスティネーション面に設定すべき
第２のメモリ６にはライト信号が入力されるように設定
する。

【００８８】以降、実施の形態５と同様な動作を行い、
ディジタルデータ転送処理が行われる。

【００８９】（２）ソース面を第２のメモリ６に設定す
る場合の動作 次にソース面を第２のメモリ６に設定する場合、マイク
ロプロセッサ１は第２の選択回路１８、第３の選択回路
１９を切り替えて、ディスティネーション面に設定すべ
き第１のメモリ５にはライト信号が、ソース面に設定す
べき第２のメモリ６にはリード信号が入力されるように
設定する。

【００９０】以降、実施の形態５と同様な動作を行い、
ディジタルデータ転送処理が行われる。

【００９１】（３）第１のメモリ５及び第２のメモリ６
に同時にディジタルデータ転送をする場合の動作 マイクロプロセッサ１から第１のメモリ５及び第２のメ
モリ６に同時にディジタルデータ転送をする場合、第１
のメモリ５、第２のメモリ６ともにデスティネーション
面に設定するため、マイクロプロセッサ１は、第２の選
択回路１８及び第３の選択回路１９を切り替えて、第１
のメモリ５、第２のメモリ６ともにメモリコントローラ
２からのＲ／Ｗ信号が入力されるように設定する。

【００９２】次にマイクロプロセッサ１は、第１のアド
レス変換回路７及び第３のアドレス変換回路１６の内部
のオフセットレジスタ１０にアドレスのオフセット値を
設定する。

【００９３】次にマイクロプロセッサ１は、メモリコン
トローラ２を通してライト信号を第１のメモリ５及び第
２のメモリ６に出力し、同時にアドレス、ディジタルデ
ータをアドレスバス３及びデータバス４に出力する。ア
ドレスバス３上に出力されたアドレスは、第１のアドレ
ス変換回路７及び第３のアドレス変換回路１６に入力さ
れて、それぞれ第１のメモリ５、第２のメモリ６のアド
レスに変換され、変換されたアドレスが第１のメモリ
５、及び第２のメモリ６に入力される。このアドレス入
力とともに、データバス４上のディジタルデータが第１
のメモリ５及び第２のメモリ６に入力され、第１のメモ
リ５、第２のメモリ６に同時に同一のディジタルデータ
が転送される。

【００９４】以上説明したように、第６の実施形態に係
るディジタルデータ転送処理装置は、メモリコントロー
ラ２からのＲ／Ｗ信号と第２の反転回路１７からの出力
信号とを選択して、第２のメモリ６に入力する第３の選
択回路１９を備え、第１のメモリ５（ソース面）に格納
されたディジタルデータを、第２のメモリ６（デスティ
ネーション面）にディジタルデータ転送処理するととも
に、第２のメモリ６（ソース面）に格納されたディジタ
ルデータを第１のメモリ５（デスティネーション面）に
ディジタルデータ転送処理を行うことを可能にし、か
つ、マイクロプロセッサ１からの指示に従って、第１の
メモリ５（デスティネーション面）及び第２のメモリ６
（デスティネーション面）の異なるアドレスに同時にデ
ィジタルデータ転送処理を行うことを可能に構成したの
で、全てのメモリをソース面とディスティネーション面
に自由に設定でき、かつ、マイクロプロセッサからのデ
ィジタルデータ転送時には全てのメモリの異なるアドレ
スへのディジタルデータ転送処理を同時に行うことがで
きる。

【００９５】なお、上記各実施の形態に係るディジタル
データ転送処理装置では、メモリとして、例えばＤＲＡ
Ｍを用いることができるが、ディジタルデータアクセス
を行うメモリであればすべて適用可能である。

【００９６】また、上記ディジタルデータ転送処理装置
を構成する各種回路や、レジスタ等の数、種類接続状態
などは前述した実施の形態に限られない。

【００９７】

【発明の効果】請求項１の発明によれば、メモリコント
ローラ内部にディジタルデータを取り込まずに処理を行
うので、バッファメモリを削減でき、かつ、一回のサイ
クルでディジタルデータ転送処理を行うことが可能とな
り、高速なディジタルデータ転送処理を行うことができ
る効果を奏する。

【００９８】請求項２の発明によれば、マイクロプロセ
ッサ内部での複雑なディジタルデータ演算処理を必要と
せずに一回のサイクルで演算を加えたディジタルデータ
転送処理を行うことができ、高速な演算を加えたディジ
タルデータ転送処理を行うことができる効果を奏する。

【００９９】請求項３の発明によれば、出力するディジ
タルデータを自由に選択することができ、自由度の高い
高速なディジタルデータ転送処理を行うことができる効
果を奏する。

【０１００】請求項４の発明によれば、ディスティネー
ション面のメモリを複数個にし、またそのディスティネ
ーション面のメモリ毎にアドレス変換回路を付加するよ
うに構成したので、一回のサイクルで複数個のディステ
ィネーション面メモリに同時に高速なディジタルデータ
転送処理を行うことができる効果を奏する。

【０１０１】請求項５の発明によれば、ソース面のメモ
リにもアドレス変換回路を付加し、ソース面とディステ
ィネーション面とのＲ／Ｗ信号を切り替え可能に構成し
たので、各メモリをソース面とディスティネーション面
に自由に設定して高速なディジタルデータ転送処理を行
うことができる効果を奏する。

【０１０２】請求項６の発明によれば、全てのメモリに
アドレス変換回路、及びＲ／Ｗ制御信号を切り替える選
択手段を付加するように構成しので、全てのメモリをソ
ース面とディスティネーション面に自由に設定でき、か
つ、マイクロプロセッサからのディジタルデータ転送時
には全てのメモリの異なるアドレスへのディジタルデー
タ転送処理を同時に行うことができる効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１であるディジタルデ
ータ転送処理装置を示すブロック図である。

【図２】 この発明の実施の形態１であるアドレス変換
回路内部構成を示すブロック図である。

【図３】 本発明の実施の形態１であるディジタルデー
タ転送処理装置の転送サイクルを示すタイミングチャー
トである。

【図４】 この発明の実施の形態２であるディジタルデ
ータ転送処理装置を示すブロック図である。

【図５】 この発明の実施の形態３であるディジタルデ
ータ転送処理装置を示すブロック図である。

【図６】 この発明の実施の形態４であるディジタルデ
ータ転送処理装置を示すブロック図である。

【図７】 この発明の実施の形態５であるディジタルデ
ータ転送処理装置を示すブロック図である。

【図８】 この発明の実施の形態６であるディジタルデ
ータ転送処理装置を示すブロック図である。

【図９】 従来のディジタルデータ転送処理装置を示す
ブロック図である。

【図１０】 従来のディジタルデータ転送処理装置の転
送サイクルを示すタイミングチャートである。

【符号の説明】

１ マイクロプロセッサ、 ２ メモリコントローラ、
３ アドレスバス、４ データバス、 ５ 第１のメ
モリ、 ６ 第２のメモリ、 ７ 第１のアドレス変換
回路、 ８ 第１の反転回路、 ９ アドレスバッフ
ァ、 １０ オフセットレジスタ、 １１ 合成器、
１２ 演算回路、 １３ 第１の選択回路（第１の選択
手段）、 １４ 第３のメモリ、 １５ 第２のアドレ
ス変換回路、 １６ 第３のアドレス変換回路、 １７
第２の反転回路、 １８ 第２の選択回路（第２の選
択手段）、 １９ 第３の選択回路（第３の選択手
段）。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１のメモリ及び第２のメモリを有する
   複数のメモリをアクセスするマイクロプロセッサと、複
   数のメモリをコントロールするメモリコントローラとを
   備え、第１のメモリから第２のメモリへディジタルデー
   タを転送するディジタルデータ転送処理装置において、 前記第１のメモリからディジタルデータを読み出すため
   のアドレスを、前記第２のメモリに書き込むために必要
   とされるアドレスに変換して前記第２のメモリに送る第
   １のアドレス変換回路と、 前記メモリコントローラから出力され、前記第１のメモ
   リをリードするためのリード／ライト信号（以後、Ｒ／
   Ｗ信号と表現する）を、ライトするための信号に反転し
   て、前記第２のメモリに入力する第１の反転回路とを備
   え、 前記第１のメモリから読み出されたディジタルデータを
   同一Ｒ／Ｗサイクル内で前記第２のメモリに書き込むこ
   とにより、前記メモリコントローラ内部にディジタルデ
   ータを取り込むことなく、一回のＲ／Ｗサイクルでディ
   ジタルデータ転送処理を行うことを特徴とするディジタ
   ルデータ転送処理装置。
2. 【請求項２】 論理演算を行うための演算回路を備え、 前記第１のメモリから前記第２のメモリへ転送されるデ
   ィジタルデータに演算処理を行う場合、 前記演算回路は、前記マイクロプロセッサからの指示に
   従って、入力されるディジタルデータに演算処理を行っ
   て前記第２のメモリに出力することにより、前記マイク
   ロプロセッサ内部にディジタルデータを取り込むことな
   く、一回のＲ／Ｗサイクルで演算を加えたディジタルデ
   ータ転送処理を行うことを特徴とする請求項１記載のデ
   ィジタルデータ転送処理装置。
3. 【請求項３】 前記マイクロプロセッサからの指示に従
   って、前記第１のメモリからの出力と前記演算回路から
   の出力とを選択して前記第２のメモリへ転送する第１の
   選択手段をさらに備えたことを特徴とする請求項２記載
   のディジタルデータ転送処理装置。
4. 【請求項４】 第３のメモリ、及び前記第１のメモリか
   らディジタルデータを読み出すためのアドレスを、前記
   第３のメモリに書き込むために必要とされるアドレスに
   変換して前記第３のメモリに送る第２のアドレス変換回
   路とをさらに備え、 前記第１のメモリに格納されたディジタルデータを、前
   記第２のメモリ及び前記第３のメモリの異なるアドレス
   に同時にディジタルデータ転送処理を行うことを可能に
   したことを特徴とする請求項１記載のディジタルデータ
   転送処理装置。
5. 【請求項５】 前記第１のメモリへの入力アドレスを変
   換する第３のアドレス変換回路と、 前記メモリコントローラからのＲ／Ｗ信号を反転させる
   第２の反転回路と、 前記メモリコントローラからのＲ／Ｗ信号と、前記第２
   の反転回路からの出力信号とを選択して、前記第１のメ
   モリ及び前記第１の反転回路に入力する第２の選択手段
   とを備え、 前記第１のメモリに格納されたディジタルデータを、前
   記第２のメモリにディジタルデータ転送処理するだけで
   なく、前記第２のメモリに格納されたディジタルデータ
   を前記第１のメモリにディジタルデータ転送処理を行う
   ことも可能にしたことを特徴とする請求項１記載のディ
   ジタルデータ転送処理装置。
6. 【請求項６】 前記メモリコントローラからのＲ／Ｗ信
   号と、前記第２の反転回路からの出力信号とを選択し
   て、前記第２のメモリに入力する第３の選択手段を備
   え、 前記第１のメモリに格納されたディジタルデータを、前
   記第２のメモリにディジタルデータ転送処理するととも
   に、前記第２のメモリに格納されたディジタルデータを
   前記第１のメモリにディジタルデータ転送処理を行うこ
   とを可能にし、かつ、前記マイクロプロセッサから出力
   されるデータを、前記第１のメモリ及び前記第２のメモ
   リの異なるアドレスに同時にディジタルデータ転送処理
   を行うことを可能にしたことを特徴とする請求項１及び
   ５に記載のディジタルデータ転送処理装置。