JP2000294783A - 電力用ｍｏｓトランジスタ及びその製造方法 - Google Patents

電力用ｍｏｓトランジスタ及びその製造方法

Info

Publication number
JP2000294783A
JP2000294783A JP2000087378A JP2000087378A JP2000294783A JP 2000294783 A JP2000294783 A JP 2000294783A JP 2000087378 A JP2000087378 A JP 2000087378A JP 2000087378 A JP2000087378 A JP 2000087378A JP 2000294783 A JP2000294783 A JP 2000294783A
Authority
JP
Japan
Prior art keywords
region
body region
source
gate electrode
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000087378A
Other languages
English (en)
Other versions
JP4819986B2 (ja
Inventor
Chong-Man Yun
鍾 晩 尹
Tae-Hoon Kim
台 勲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000294783A publication Critical patent/JP2000294783A/ja
Application granted granted Critical
Publication of JP4819986B2 publication Critical patent/JP4819986B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/155—Shapes 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 低いオン抵抗と高い信頼性を有する電力用MO
Sトランジスタ及びその製造方法を提供すること。 【解決手段】 ゲート電極１３０とゲート絶縁膜に形成
された開口部２００下のドリフト領域の上部一定領域で
はボディ領域１４０が第１導電型と反対導電型の第２導
電型で形成されるが、ボディ領域１４０のサイド部分は
ゲート電極１３０と重畳され、ゲート電極１３０と重畳
された部分中開口部２００の少なくとも二つの相互隣接
しないサイド部分ではチャンネルが形成されない。ソー
ス領域はボディ領域１４０内に形成され、ボディ領域１
４０内のチャンネルが形成される部分と接してストライ
プ型で形成された第１ソース領域１５１と、相互対向し
た第１ソース領域１５１を相互連結する第２ソース領域
１５２とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電力用MOSトランジ
スタ及びその製造方法に係り、より詳細には低いオン抵
抗と高い信頼性を有する電力用MOSトランジスタ及びそ
の製造方法に関する。
【０００２】
【従来の技術】一般的に電力用MOSトランジスタは、バ
イポーラトランジスタに比べて低い入力インピーダン
ス、速いスイッチング速度及び優れた安全動作領域など
の多くの長所を有している。しかし電力用MOSトランジ
スタは寄生バイポーラトランジスタを有している。その
寄生バイポーラトランジスタがターンオンされれば、オ
ン状態でラッチされて結局素子自体が破損される場合が
発生する。従って寄生バイポーラトランジスタがターン
オンされる可能性を最大限抑制する必要がある。
【０００３】寄生バイポーラトランジスタのターンオン
を抑制するためのいろいろな方法が提案されたが、その
うち代表的な方法の一つはエミッタバラスト(emitter b
allast)抵抗を作る方法である。この方法はN+型ソース
領域内でソースコンタクトを通じて流れる電流の移動距
離を長く形成してN+型ソース領域内の電位を増やし、こ
れによりN+型ソース領域とP-型ボディ領域との接合での
電位差を減らすことによって寄生バイポーラトランジス
タのターンオンを抑制する方法である。
【０００４】図１はエミッタバラスト抵抗を作ることに
よって寄生バイポーラトランジスタのターンオンが抑制
されるように提案された従来の電力用MOSトランジスタ
のセルレイアウト図である。図１を参照すれば、ゲート
電極１０が一定の開口部５を有して形成されているし、
P-型ボディ領域(図面で点線で示された内部領域)１１は
前記ゲート電極１０をマスクとしてイオン注入工程及び
拡散工程を実施することによって形成される。N+型ソー
ス領域１２は前記P-型ボディ領域１１の表面一定領域で
前記ゲート電極１０の縁部に沿って四角輪状で形成され
ているサイド領域を含む。またN+型ソース領域１２は、
前記縁部領域中で水平方向に相互対向している二つの領
域を連結すると同時にソースコンタクト１３を通じてソ
ース電極とコンタクトされるコンタクト領域も含む。
【０００５】このような従来の電力用MOSトランジスタ
において、電流の一部分はN+型ソース領域１２のサイド
領域に沿って流れてコンタクト領域を通じてソースコン
タクト１３に流れる。従ってN+型ソース領域１２の全領
域がソース電極とコンタクトされている既存の電力用MO
Sトランジスタに比べてN+型ソース領域１２内での電流
の移動距離が長くなって電圧降下量が増加し、結果的に
N+型ソース領域１２とP-型ボディ領域１１との相対的な
電位差を低めることによって寄生バイポーラトランジス
タのターンオンを抑制することができる。
【０００６】
【発明が解決しようとする課題】ところが、前記のよう
な従来の電力用MOSトランジスタはチャンネルがP-型ボ
ディ領域１１の回りに沿って連続的に形成される構造
で、これにより寄生バイポーラトランジスタもP-型ボデ
ィ領域１１の回りに沿って連続的に存在する構造であ
る。結局エミッタバラスト抵抗成分によって寄生バイポ
ーラトランジスタのターンオンを抑制するには効果があ
るが、究極的には寄生バイポーラトランジスタの密度が
増加して寄生バイポーラトランジスタのターンオンを抑
制するには限界がある。さらにN+型ソース領域１２内で
の電流の移動通路が並列に形成されているのでエミッタ
バラスティング効果が低下される恐れもある。
【０００７】このような問題点を解決するためには寄生
バイポーラトランジスタの密度を減らすべきであるが、
この場合には同時にチャンネル密度も減少されて素子の
オン抵抗が増加し素子のサイズも大きくなる。従って寄
生バイポーラトランジスタのターンオンを十分に抑制で
きる高い信頼性と素子特性の重要な要素の一つである低
いオン抵抗とはトレード-オフ(trade-off)の関係にあ
る。
【０００８】本発明は上記の点に鑑みなされたもので、
その目的は、ボディ領域とソース領域の構造を変えるこ
とによって低いオン抵抗と高い信頼性を同時に有するこ
とができる電力用MOSトランジスタを提供することにあ
る。さらに、本発明の他の目的は、前記電力用MOSトラ
ンジスタを製造する方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明に係る電力用MOS
トランジスタは、第１導電型の半導体基板を使用して備
えられたドレイン領域上に同一導電型のドリフト領域が
配置される。このドリフト領域上にはゲート絶縁膜を介
在してゲート電極が形成されるが、このゲート電極は前
記ドリフト領域の一部を露出させながら相互一定間隔で
離隔した多角形状の開口部を有する。前記ドリフト領域
の上部一定領域ではボディ領域が前記第１導電型と反対
導電型の第２導電型で形成されるが、このボディ領域は
前記開口部から拡張されて縁部が前記ゲート電極と重畳
されるように形成され、ゲート電極と重畳された部分中
前記開口部の少なくとも相互対向する二つの辺と隣接し
た部分ではチャンネルが形成されない。ソース領域は前
記ボディ領域内に形成され、ボディ領域内のチャンネル
が形成される部分と接してストライプ型で形成された第
１ソース領域と、相互対向した第１ソース領域を相互連
結する第２ソース領域とを含む。そしてソース電極は前
記ソース領域と電気的に連結されるように形成され、ド
レイン電極は前記ドレイン領域と電気的に連結されるよ
うに形成される。
【００１０】前記ボディ領域は、前記ドリフト領域の表
面と接しながら前記ゲート電極と重畳されるが、前記第
１ソース領域と接してチャンネルが形成される第１ボデ
ィ領域と、前記ドリフト領域の表面と接しながら前記ゲ
ート電極と重畳されるが、前記第１ソース領域と接しな
くチャンネルが形成されない第２ボディ領域と、前記ド
リフト領域の表面と接しながら前記開口部により露出さ
れるが、前記第１ボディ領域との間には前記第１ソース
領域が介在され、前記第２ボディ領域とは直接接する第
３ボディ領域と、前記ドリフト領域内で前記第１及び第
２ソース領域を取り囲みながら前記第１、第２及び第３
ボディ領域を相互連結する第４ボディ領域とを含むこと
が望ましい。前記第２及び第３ボディ領域での不純物濃
度は、前記第１ボディ領域での不純物濃度より高いこと
が望ましい。前記第２ボディ領域は前記第２ソース領域
と並んで形成されることができ、前記ソース電極は前記
第２ソース領域と直接連結されることができる。
【００１１】本発明に係る電力用MOSトランジスタの製
造方法は次のような段階を含む。第１導電型の半導体基
板を使用してドレイン領域を形成する。前記ドレイン領
域上に同一導電型のドリフト領域を形成する。前記ドリ
フト領域上にゲート絶縁膜を介在してゲート電極を形成
するが、前記ドリフト領域の一部を露出させる多角形状
の開口部を有するようにする。前記ゲート電極をマスク
としたイオン注入及び拡散工程を遂行して第２導電型の
ボディ領域を形成するが、前記開口部から拡張されて前
記ボディ領域の全縁部が前記ゲート電極と重畳されるよ
うにする。前記ゲート電極及びマスクパターンをマスク
としたイオン注入及び拡散工程を遂行して前記ボディ領
域の縁部中一部だけチャンネルが形成されるように第１
導電型のソース領域を形成する。前記ソース領域と電気
的に連結するようにソース電極を形成する。そして前記
ドレイン領域と電気的に連結されるようにドレイン電極
を形成する。
【００１２】前記ソース領域を形成するのに用いられる
マスクパターンは前記開口部の相互対向する少なくとも
二つの辺と接触され、残りの辺とは一定幅で離隔した第
１開口部を有し、さらにこの第１開口部を相互連結する
第２開口部を有することが望ましい。
【００１３】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施の形態を詳細に説明する。しかし、
本発明の実施の形態は様々な形態に変形させることがで
きるから、本発明の範囲が後述する実施形態に限定され
ると解釈してはいけない。本発明の実施形態は当業界で
平均的な知識を有する者に本発明をより完全に説明する
ために提供されるものである。図面で層や領域の厚さは
明細書の明確性のために誇張されている。図面上で同じ
符号は同じ要素を示す。また"ある層が他の層または基
板の上部にある"と記載された場合、前記ある層が前記
他の層または基板の上部に直接存在する場合もあり、そ
の間に第３の層が介在される場合もある。
【００１４】図２乃至図４を参照すれば、本発明の望ま
しい実施形態に係る電力用MOSトランジスタは複数個の
隣接したセルを含む。各々のセルはドレイン領域１０
０、ドリフト領域１１０、ゲート絶縁膜１２０、ゲート
電極１３０、ボディ領域１４０、n+型第１ソース領域１
５１、n+型第２ソース領域１５２、ソース電極１６０及
びドレイン電極１７０を含む。
【００１５】前記ドリフト領域１１０は、高濃度の第１
導電型、例えばn型で不純物ドーピングされた半導体基
板を使用して備えられたドレイン領域１００上に配置さ
れる。ドリフト領域１１０はエピタキシャル成長法を使
って形成でき、不純物濃度はドレイン領域１００内の不
純物濃度より低濃度である。ドリフト領域１１０上には
ゲート絶縁膜１２０を介在してゲート電極１３０が形成
される。ゲート電極１３０は各セルごとに開口部２００
を有するが、各開口部２００は隣接セルの開口部２００
と一定の間隔dで離隔される。ゲート電極１３０はドー
ピングされたポリシリコン膜を使用して形成できる。ゲ
ート電極１３０により形成された開口部２００は四角形
または六角形のような多角形状でなされているが、本実
施形態では四角形状を例として説明する。
【００１６】各セルのボディ領域(点線で示された四角
形内部)１４０は第１導電型と反対導電型の第２導電
型、例えばp型で不純物ドーピングがなされ、ドリフト
領域１１０の上部一定領域に形成される。このボディ領
域１４０は第１ボディ領域１４１、第２ボディ領域１４
２、第３ボディ領域１４３及び第４ボディ領域１４４の
４つの領域に区別できる。第１ボディ領域１４１はチャ
ンネルが形成される領域である。図３に示したように、
第１ボディ領域１４１はドリフト領域１１０の表面１７
５と接しながらゲート電極１３０と重畳される。望まし
くは、前記第１ボディ領域１４１は低い不純物濃度を有
する。
【００１７】図４に示したように、第２ボディ領域１４
２は、第１ボディ領域１４１のようにドリフト領域１１
０の表面１７５と接しながらゲート電極１３０と重畳さ
れる領域であるが、その不純物濃度が高濃度で形成され
てチャンネルが形成されない領域である。図３及び図４
に示したように、第３ボディ領域１４３はドリフト領域
１１０の表面１７５と接しながら前記開口部２００によ
り露出される領域であって、第１ボディ領域１４１とは
所定間隔離隔していて第２ボディ領域１４２とは直接接
する領域である。第３ボディ領域１４３での不純物濃度
は第２ボディ領域１４２での不純物濃度のように高濃度
である。第４ボディ領域１４４はドリフト領域１１０内
で前記第１、第２及び第３ボディ領域１４１、１４２、
１４３を相互連結する領域である。
【００１８】前記第１ボディ領域１４１と第３ボディ領
域１４３との間にはn+型第１ソース領域１５１がストラ
イプ型で配置され、相互対向する第１ソース領域１５１
を連結するn+型第２ソース領域１５２が第３ボディ領域
１４３の表面を横切って形成される。このように第１ソ
ース領域１５１が第１ボディ領域１４１と第３ボディ領
域１４３との間でのみ形成され第２ボディ領域１４１と
第３ボディ領域１４３との間では形成されないので、第
１ボディ領域１４１では寄生バイポーラトランジスタが
相変らず存在するが第２ボディ領域１４２では寄生バイ
ポーラトランジスタが存在しなくなる。従って全体的に
寄生バイポーラトランジスタの密度が減少して素子の信
頼性が増加する。
【００１９】一方、第２ソース領域１５２は第１ソース
領域１５１を相互連結する役割以外にもコンタクト領域
でソース電極１６０と連結される。従って第１ソース領
域１５１でエミッタバラスティング効果が発生して第１
ボディ領域１４１と第１ソース領域１５１との電位差を
低められ、これにより寄生バイポーラトランジスタによ
るラッチ-アップが抑制される。さらに従来の場合とは
違って第１ソース領域１５１内での電流移動経路が直列
でなされているのでエミッタバラスティング効果もさら
に顕著に示される。
【００２０】ソース電極１６０は第２ソース領域１５２
と電気的に連結され、第２ソース領域１５２を通して第
１ソース領域１５１とも電気的に連結される。ドレイン
電極１７０はドレイン領域１００と電気的に連結され
る。
【００２１】一方、本発明に係る電力用MOSトランジス
タで、寄生バイポーラトランジスタの密度が減少して素
子の信頼性は増加するが、相対的にチャンネル密度は減
少する。チャンネル密度の減少によって一番影響を受け
る素子の特性はオン抵抗である。一般的にチャンネル密
度が減少すれば素子のオン抵抗も減少する。素子のオン
抵抗はトランジスタ内部のいろいろな抵抗成分の組合で
なされる。例えば素子のオン抵抗はチャンネル抵抗、蓄
積抵抗、JFET抵抗、ドリフト抵抗などの合計で示すこと
ができる。ところが、このようないろいろな抵抗成分が
素子のオン抵抗に影響をおよぼす程度は素子の定格電圧
に従って変わる。
【００２２】図５は、このようないろいろな抵抗成分が
素子の定格電圧に従って素子のオン抵抗にどのように影
響を及ぼすかを示すグラフである。図５を参照すれば、
素子の定格電圧が約５０Vの場合に素子のオン抵抗はチ
ャンネル抵抗RCHにより大きく左右される。そして素子
の定格電圧が約１００Vの場合に素子のオン抵抗はチャ
ンネル抵抗RCH及びドリフト抵抗RDRIFTにより大きく左
右される。即ち、チャンネル抵抗RCHの比重はやや減少
し、ドリフト抵抗RDRIF Tの比重は大きく増加し、他の残
りの抵抗成分の基板抵抗RSUB、JFET抵抗RJFET及びソー
ス抵抗RSOURCEの比重はほとんど影響を及ぼさない程度
になる。一方、本発明に係る電力用MOSトランジスタが
適用されうる素子の定格電圧が約５００Vの場合には、
素子のオン抵抗がほとんどドリフト抵抗RDRIFTにより左
右され、チャンネル抵抗RCHは素子のオン抵抗に大きい
影響を及ぼさない。従って本発明に係る電力用MOSトラ
ンジスタでは、チャンネル密度が減少してチャンネル抵
抗が増加しても素子のオン抵抗はほとんど増加しないの
で素子の電気的な特性を良好に維持できる。
【００２３】本発明の重要な特徴中他の一つは第２ボデ
ィ領域１４２での不純物濃度制限がないという点であ
る。即ち、第２ボディ領域１４２はチャンネルが形成さ
れる必要がない領域であるので不純物濃度を高く維持し
ても素子の特性に悪い影響を及ぼさない。従って本発明
に係るMOSトランジスタは、第２ボディ領域１４２での
不純物濃度を第３ボディ領域１４３でのように高濃度で
形成することによって第３ボディ領域１４３を拡張させ
たことと同じ効果を示すことができる。これによる長所
を図面を参照して説明すれば次の通りである。
【００２４】図６は、本発明に係る電力用MOSトランジ
スタの等価回路図である。この等価回路図には寄生バイ
ポーラトランジスタ６００、電力用MOSトランジスタ７
００及びダイオード８００が示されている。MOSトラン
ジスタ７００は図２乃至図４を参照して上述された。寄
生バイポーラトランジスタ６００はnpnトランジスタで
ある。この寄生バイポーラトランジスタ６００でソース
領域１５１、１５２はエミッタEを形成し、ボディ領域
１４１、１４２、１４３、１４４とドリフト領域１１０
は各々ベースBとコレクタCを形成する。ダイオード８０
０はアノードとしてのボディ領域１４２、１４３、１４
４とカソードとしてのドリフト領域１１０との間に形成
される。
【００２５】図６を参照すれば、寄生バイポーラトラン
ジスタ６００のコレクタ端子Cは電力用MOSトランジスタ
７００のドリフト/ドレイン領域(図３及び図４の１１
０、１００)を通してドレイン端子Dと連結され、エミッ
タ端子Eは第１ソース領域(図２乃至図４の１５１)と第
１ソース領域内のエミッタバラスティング抵抗R１を通
してソース端子Sと連結され、そしてベース端子Bはボデ
ィ領域(図２乃至図４の１４０)とボディ領域内の抵抗R
２を通してソース端子Sと連結される。一方、ソース端
子Sとドレイン端子Dとの間にはソース端子S側をアノー
ドとしドレイン端子D側をカソードとするダイオード８
００が形成される。
【００２６】前記ダイオード８００は前記MOSトランジ
スタ７００がスイッチング動作を遂行する場合に外部の
インダクタ負荷に貯蔵されたエネルギを放出するのに使
われる。従ってダイオード８００の容量は素子の安全性
に大きい影響を及ぼす。例えばダイオード８００の容量
が小さくてMOSトランジスタの逆方向電流を十分に排出
できなければ素子に致命的な損傷が加わる恐れがある。
本発明では前記ダイオード８００のアノード端子に連結
される第３ボディ領域１４３が第２ボディ領域１４２ま
で拡張されたことと同じ効果が示されるので、ダイオー
ド８００を通した逆方向電流を十分に排出して素子の安
全性を改善することができる。
【００２７】図２乃至図４と図７乃至図１５を参照して
本発明に係る電力用MOSトランジスタを製造する方法を
説明すれば次の通りである。先ず第１導電型、例えばn
型の半導体基板を使用してドレイン領域１００を形成す
る。次いでドレイン領域１００上に同一導電型のドリフ
ト領域１１０を形成する。このドリフト領域１１０はエ
ピタキシャル成長法を使用して形成できるがこれに限ら
れない。次に、ドリフト領域１１０の表面１７５上にゲ
ート絶縁膜１２０を介在してゲート電極１３０を形成す
る。このためにドリフト領域１１０の表面上に絶縁膜及
びゲート導電層を順次に形成した後パターニングを遂行
する。すると、前記ゲート絶縁膜１２０及びゲート電極
１３０はドリフト領域１１０の表面１７５を露出させる
多角形状の開口部２００を有する。
【００２８】次に、図７及び図８に示したように、ゲー
ト電極１３０をマスクとしたイオン注入を遂行して第２
導電型、例えばp型の第１不純物領域１４０'を形成す
る。この第１不純物領域１４０'はドリフト領域１１０
の上部一定領域で前記開口部２００から拡張されて、拡
散工程が遂行された後は全縁部がゲート電極１３０と重
畳される。
【００２９】次に、図９乃至図１１に示したように、ゲ
ート電極１３０及び開口部２００の一部上にフォトレジ
スト膜パターンPRを形成する。図９に示したように、こ
のフォトレジスト膜パターンPRは開口部２００の全長さ
を露出させるが、開口部２００の幅は一部だけ露出させ
る。図１０は開口部２００の幅の断面を示す一方、図１
１は開口部２００の長さの断面を示す。
【００３０】前記フォトレジスト膜パターンPRをマスク
としたイオン注入により、高濃度の第２導電型、例えば
p+型の第２不純物領域１４０"をドリフト領域１１０の
露出された部分に形成する。
【００３１】図１２乃至図１４に示したように、前記フ
ォトレジスト膜パターンPRを除去し、拡散工程を遂行し
てドリフト領域１１０内の第１及び第２不純物領域１４
０'、１４０"から注入されたイオンを拡散させる。する
と第１乃至第４ボディ領域１４１、１４２、１４３、１
４４が形成される。
【００３２】図１５乃至図１７に示したように、マスク
パターン１８０を開口部２００内に形成する。次に、ゲ
ート電極１３０及びマスクパターン１８０をマスクとし
たイオン注入及び拡散工程を遂行してn型の第１及び第
２ソース領域１５１、１５２を同時に形成する。ここ
で、前記マスクパターン１８０は前記開口部２００の相
互対向する少なくとも二つの辺と接触し、残りの辺とは
一定幅で離隔した第１開口部１８１を有し、さらにこの
第１開口部１８１を相互連結する第２開口部１８２を有
するものを使用する。したがって、前記第１開口部１８
１を通じて第１ソース領域１５１が形成され、前記第２
開口部１８２を通じては第２ソース領域１５２が形成さ
れる。
【００３３】次に、前記第２ソース領域１５２と直接連
結されるようにソース電極１６０を形成し、ドレイン領
域１００と電気的に連結されるようにドレイン電極１７
０を形成すれば本発明に係る電力用MOSトランジスタが
完成する。
【００３４】
【発明の効果】以上のように本発明によれば、ボディ領
域の縁部に沿って一部分にだけチャンネルが形成される
ように形成することによって全体的に寄生バイポーラト
ランジスタ密度が減少し、素子の信頼性が大きく増加す
る。またチャンネルが一部分形成されることによってチ
ャンネル密度が減少しても素子のオン抵抗はほとんど増
加しないので素子の電気的な特性には大きい影響を及ぼ
さない。
【図面の簡単な説明】
【図１】従来の電力用MOSトランジスタを示すセルレイ
アウト図である。
【図２】本発明の望ましい実施形態に係る電力用MOSト
ランジスタを示すセルレイアウト図である。
【図３】図２のIII-III'線に従って示す断面図である。
【図４】図２のIV-IV'線に従って示す断面図である。
【図５】本発明の望ましい実施形態に係る電力用MOSト
ランジスタの内部抵抗成分が素子のオン抵抗に影響を及
ぼす程度を示す図である。
【図６】図４に示した電力用MOSトランジスタの等価回
路図である。
【図７】本発明の望ましい実施形態に係るボディ領域を
形成する段階での電力用MOSトランジスタの平面図であ
る。
【図８】図７のVIII-VIII'線に従って示す断面図であ
る。
【図９】本発明の望ましい実施形態に係るボディ領域を
形成する段階での電力用MOSトランジスタの平面図であ
る。
【図１０】図９のＸ-Ｘ'線に従って示す断面図である。
【図１１】図９のXI-XI'線に従って示す断面図である。
【図１２】本発明の望ましい実施形態に係るボディ領域
拡散段階での電力用MOSトランジスタの平面図である。
【図１３】図１２のXIII-XIII'線に従って示す断面図で
ある。
【図１４】図１２のXIV-XIV'線に従って示す断面図であ
る。
【図１５】本発明の望ましい実施形態に係るソース領域
形成段階での電力用MOSトランジスタの平面図である。
【図１６】図１５のXVI-XVI'線に従って示す断面図であ
る。
【図１７】図１５のXVII-XVII'線に従って示す断面図で
ある。
【符号の説明】
１００ ドレイン領域 １１０ ドリフト領域 １２０ ゲート絶縁膜 １３０ ゲート電極 １４０ ボディ領域 １４１ 第１ボディ領域 １４２ 第２ボディ領域 １４３ 第３ボディ領域 １４４ 第４ボディ領域 １５１ 第１ソース領域 １５２ 第２ソース領域 １６０ ソース電極 １７０ ドレイン電極 ２００ 開口部 ｄ 開口部間間隔

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板を使用して備え
    られたドレイン領域と、 このドレイン領域上に形成された同一導電型のドリフト
    領域と、 このドリフト領域上で、このドリフト領域の一部を露出
    させながら相互一定間隔で離隔した多角形状の開口部を
    有するゲート絶縁膜と、 このゲート絶縁膜上に形成されたゲート電極と、 前記開口部下の前記ドリフト領域の上部一定領域で前記
    第１導電型と反対導電型の第２導電型で形成されるが、
    サイド部分が前記ゲート電極と重畳されるように形成さ
    れ、前記ゲート電極と重畳された部分中少なくとも二つ
    のサイド部分ではチャンネルが形成され、少なくとも相
    互隣接しない二つのサイド部分ではチャンネルが形成さ
    れないボディ領域と、 このボディ領域内に形成されるが、前記ボディ領域内の
    チャンネルが形成される部分と接してストライプ型で形
    成された第１ソース領域と、相互対向した第１ソース領
    域を相互連結する第２ソース領域とを含む第１導電型の
    ソース領域と、 このソース領域と電気的に連結されるように形成された
    ソース電極と、 前記ドレイン領域と電気的に連結されるように形成され
    たドレイン電極とを含むことを特徴とする電力用MOSト
    ランジスタ。
  2. 【請求項２】 前記ボディ領域は、 前記ドリフト領域の表面と接しながら前記ゲート電極と
    重畳されるが、前記第１ソース領域と接してチャンネル
    が形成される第１ボディ領域と、 前記ドリフト領域の表面と接しながら前記ゲート電極と
    重畳されるが、前記第１ソース領域と接しなくチャンネ
    ルが形成されない第２ボディ領域と、 前記ドリフト領域の表面と接しながら前記開口部により
    露出されるが、前記第１ボディ領域との間には前記第１
    ソース領域が介在され、前記第２ボディ領域とは直接接
    する第３ボディ領域と、 前記ドリフト領域内で前記第１及び第２ソース領域を取
    り囲みながら前記第１、第２及び第３ボディ領域を相互
    連結する第４ボディ領域とを含むことを特徴とする請求
    項１に記載の電力用MOSトランジスタ。
  3. 【請求項３】 前記第２及び第３ボディ領域での不純物
    濃度は、前記第１ボディ領域での不純物濃度より高いこ
    とを特徴とする請求項２に記載の電力用MOSトランジス
    タ。
  4. 【請求項４】 前記第２ボディ領域は前記第２ソース領
    域と並んで形成されたことを特徴とする請求項２に記載
    の電力用MOSトランジスタ。
  5. 【請求項５】 前記ソース電極は前記第２ソース領域と
    直接連結されることを特徴とする請求項１に記載の電力
    用MOSトランジスタ。
  6. 【請求項６】 前記開口部は四角形状であることを特徴
    とする請求項１に記載の電力用MOSトランジスタ。
  7. 【請求項７】 (a) 第１導電型の半導体基板を使用して
    ドレイン領域を形成する段階と、 (b) 前記ドレイン領域上に同一導電型のドリフト領域を
    形成する段階と、 (c) 前記ドリフト領域上にゲート絶縁膜を介在してゲー
    ト電極を形成するが、前記ドリフト領域の一部を露出さ
    せる多角形状の開口部を有するようにする段階と、 (d) 前記ゲート電極をマスクとしたイオン注入及び拡散
    工程を遂行して第２導電型のボディ領域を形成するが、
    前記開口部から拡張されて前記ボディ領域の全縁部が前
    記ゲート電極と重畳されるようにする段階と、 (e) 前記ゲート電極及びマスクパターンをマスクとした
    イオン注入及び拡散工程を遂行して前記ボディ領域の縁
    部中一部だけチャンネルが形成されるように第１導電型
    のソース領域を形成する段階と、 (f) 前記ソース領域と電気的に連結するようにソース電
    極を形成する段階と、 (g) 前記ドレイン領域と電気的に連結されるようにドレ
    イン電極を形成する段階とを含むことを特徴とする電力
    用MOSトランジスタの製造方法。
  8. 【請求項８】 前記ソース領域を形成するのに用いられ
    るマスクパターンは前記開口部の相互対向する少なくと
    も二つの辺と接触され、残りの辺とは一定幅で離隔した
    第１開口部を有し、さらにこの第１開口部を相互連結す
    る第２開口部を有することを特徴とする請求項７に記載
    の電力用MOSトランジスタの製造方法。
JP2000087378A 1999-03-26 2000-03-27 電力用ｍｏｓトランジスタ及びその製造方法 Expired - Lifetime JP4819986B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999P-10512 1999-03-26
KR1019990010512A KR100316723B1 (ko) 1999-03-26 1999-03-26 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터

Publications (2)

Publication Number Publication Date
JP2000294783A true JP2000294783A (ja) 2000-10-20
JP4819986B2 JP4819986B2 (ja) 2011-11-24

Family

ID=19577876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000087378A Expired - Lifetime JP4819986B2 (ja) 1999-03-26 2000-03-27 電力用ｍｏｓトランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US6664595B1 (ja)
JP (1) JP4819986B2 (ja)
KR (1) KR100316723B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030774A (ja) * 2011-07-26 2013-02-07 General Electric Co <Ge> 炭化ケイ素ｍｏｓｆｅｔセル構造およびその形成方法
JP2015177074A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742451B2 (en) * 2010-05-24 2014-06-03 Ixys Corporation Power transistor with increased avalanche current and energy rating
US9780168B2 (en) 2015-08-31 2017-10-03 Ixys Corporation IGBT with waved floating P-well electron injection
US9780202B2 (en) 2015-08-31 2017-10-03 Ixys Corporation Trench IGBT with waved floating P-well electron injection
US10367085B2 (en) 2015-08-31 2019-07-30 Littelfuse, Inc. IGBT with waved floating P-Well electron injection
KR20210002834A (ko) 2019-07-01 2021-01-11 한국전기연구원 강건구조를 가지는 SiC MOSFET 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947770A (ja) * 1982-08-09 1984-03-17 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 半導体装置
JPS62113477A (ja) * 1985-09-30 1987-05-25 ゼネラル・エレクトリツク・カンパニイ 絶縁ゲ−ト形半導体装置
JPS63289871A (ja) * 1987-05-21 1988-11-28 Hitachi Ltd 半導体装置
JPH01140773A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 絶縁ゲート形トランジスタ
JPH01265569A (ja) * 1988-04-15 1989-10-23 Mitsubishi Electric Corp 半導体装置
JPH0411780A (ja) * 1990-04-30 1992-01-16 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05110085A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 電界効果型半導体装置およびその製造方法
JPH09283755A (ja) * 1996-04-18 1997-10-31 Hitachi Ltd 半導体装置
JPH10321859A (ja) * 1997-05-07 1998-12-04 Samsung Electron Co Ltd 寄生サイリスターラッチアップを防止するために不連続のエミッター領域を含む電力半導体装置
WO1999038214A1 (en) * 1998-01-22 1999-07-29 Mitsubishi Denki Kabushiki Kaisha Insulating gate type bipolar semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191396B1 (en) 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4705759B1 (en) 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4639754A (en) * 1985-02-25 1987-01-27 Rca Corporation Vertical MOSFET with diminished bipolar effects
US4860072A (en) 1986-03-05 1989-08-22 Ixys Corporation Monolithic semiconductor device and method of manufacturing same
JPH05273583A (ja) * 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 液晶表示装置
JP2561413B2 (ja) * 1993-02-23 1996-12-11 日産自動車株式会社 半導体装置
US5654562A (en) * 1995-03-03 1997-08-05 Motorola, Inc. Latch resistant insulated gate semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947770A (ja) * 1982-08-09 1984-03-17 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 半導体装置
JPS62113477A (ja) * 1985-09-30 1987-05-25 ゼネラル・エレクトリツク・カンパニイ 絶縁ゲ−ト形半導体装置
JPS63289871A (ja) * 1987-05-21 1988-11-28 Hitachi Ltd 半導体装置
JPH01140773A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 絶縁ゲート形トランジスタ
JPH01265569A (ja) * 1988-04-15 1989-10-23 Mitsubishi Electric Corp 半導体装置
JPH0411780A (ja) * 1990-04-30 1992-01-16 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05110085A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 電界効果型半導体装置およびその製造方法
JPH09283755A (ja) * 1996-04-18 1997-10-31 Hitachi Ltd 半導体装置
JPH10321859A (ja) * 1997-05-07 1998-12-04 Samsung Electron Co Ltd 寄生サイリスターラッチアップを防止するために不連続のエミッター領域を含む電力半導体装置
WO1999038214A1 (en) * 1998-01-22 1999-07-29 Mitsubishi Denki Kabushiki Kaisha Insulating gate type bipolar semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030774A (ja) * 2011-07-26 2013-02-07 General Electric Co <Ge> 炭化ケイ素ｍｏｓｆｅｔセル構造およびその形成方法
JP2015177074A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR20000061463A (ko) 2000-10-16
JP4819986B2 (ja) 2011-11-24
US6664595B1 (en) 2003-12-16
KR100316723B1 (ko) 2001-12-12

Similar Documents

Publication Publication Date Title
KR100714857B1 (ko) 절연 게이트형 반도체장치
JP2585331B2 (ja) 高耐圧プレーナ素子
US5430316A (en) VDMOS transistor with improved breakdown characteristics
US4860072A (en) Monolithic semiconductor device and method of manufacturing same
US20030141542A1 (en) Insulated gate semiconductor device and method of manufacturing the same
JPH0347593B2 (ja)
KR100275758B1 (ko) 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법
CN1108814A (zh) 带有公共基区的晶体管
JP4819986B2 (ja) 電力用ｍｏｓトランジスタ及びその製造方法
JP3294001B2 (ja) 絶縁ゲート型半導体装置の製造方法
US6459128B1 (en) Field-effect transistor
JP2004228553A (ja) 絶縁ゲート型半導体素子及びその製造方法
KR0175402B1 (ko) 전력반도체 소자 및 그 제조방법
JP2025185563A (ja) 半導体装置及び半導体装置の製造方法
JP3649056B2 (ja) 半導体装置
JP2988047B2 (ja) 半導体装置
JPH10335631A (ja) フィールドプレートを採用した電力用半導体素子及びその製造方法
KR100498406B1 (ko) 트랜치게이트형전력용모스(mos)소자및그제조방법
JPS62282465A (ja) モノリシツク半導体デバイスおよびその製造方法
JP2000294779A (ja) 半導体装置およびその製法
KR19990010738A (ko) 전력용 반도체소자 및 그 제조방법
JPH02283070A (ja) 入力保護回路を備えた半導体集積回路装置
KR0145119B1 (ko) 다링톤 접속 반도체소자 및 그의 제조방법
KR100192953B1 (ko) 전력 모스트랜지스터 및 그 제조방법
JPH0789588B2 (ja) 横型導電変調型ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4819986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term