KR19990077005A - 인쇄 배선회로 다층 어셈블리 및 그 제조방법 - Google Patents

인쇄 배선회로 다층 어셈블리 및 그 제조방법 Download PDF

Info

Publication number
KR19990077005A
KR19990077005A KR1019980705135A KR19980705135A KR19990077005A KR 19990077005 A KR19990077005 A KR 19990077005A KR 1019980705135 A KR1019980705135 A KR 1019980705135A KR 19980705135 A KR19980705135 A KR 19980705135A KR 19990077005 A KR19990077005 A KR 19990077005A
Authority
KR
South Korea
Prior art keywords
printed wiring
layer
assembly
adhesive
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980705135A
Other languages
English (en)
Other versions
KR100442215B1 (ko
Inventor
리차드 제이. 포머
Original Assignee
크리스 로저 에이취.
얼라이드시그날 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리스 로저 에이취., 얼라이드시그날 인코퍼레이티드 filed Critical 크리스 로저 에이취.
Publication of KR19990077005A publication Critical patent/KR19990077005A/ko
Application granted granted Critical
Publication of KR100442215B1 publication Critical patent/KR100442215B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07321—Aligning
    • H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄 배선회로 어셈블리 및 그 제조방법은 일 실시예에서 비도전성 접착제 내에 배설된 복수의 비도전성 "게이지입자"를 포함하는 접착제층을 활용한다. 대향하는 인쇄 배선회로층들(절연기판, 도전체층, 또는 다른 층들) 사이에 접착제층이 배설될 때, 개개의 게이지입자(44, 174)는 층 사이의 여러 지점에 삽입 또는 중간에 끼워져서 입자의 직경이 중첩하는 영역 전반에 걸쳐 층의 분리를 제어하게 되고, 그 결과 층 분리에 대한 신중한 제어를 할 수 있게 한다. 또 다른 실시예에서 인쇄 배선회로 어셈블리 및 그 제조방법은, 대향하는 인쇄 배선회로기판상에 형성된 한 쌍의 접촉패드중 하나의 패드에 퇴적된 후 적층공정중에 한 쌍의 접촉패드중 다른 하나에 접합되는 도전성 지주와 결부된 층간 상호접속기술을 활용한다. 용융가능한 재료를 도전성 지주(208, 209)에 활용하여 접촉패드에 대한 기계적 접합을 용이하게 할 수 있고, 지주는 인쇄 배선회로기판 사이에 배설된 유전체층을 통하여 돌출함으로써 서로 떨어진 위치에서 기판 사이의 전기적 접속을 형성할 수 있다.

Description

인쇄 배선회로 다층 어셈블리 및 그 제조방법
전자제품의 복잡성 및 데이터 처리속도가 계속하여 증가함에 따라, 복합적이고 고속의 집적회로장치를 연결하는 상호접속회로의 물성은 더욱 두드러지고 있으며, 신뢰성있는 성능을 보장하기 위해 신중하게 분석되어야 한다. 종종 집적회로장치가 장착된 상호접속회로의 성능개선을 지시하는 것은 집적회로장치의 그러한 복잡성 및 데이터 처리속도의 증가이다.
예를 들면, 집적회로장치의 복잡성, 그리고 특히 표면실장기술의 출현은 보다 큰 밀도의 신호배선이 더욱 작은 패키지내에 채워져서 비용을 줄이고 신뢰도를 향상하도록 요구한다. 신호배선의 폭과 간격은 보다 높은 밀도를 수용하도록 감소되어 왔다. 또한, 일반적으로 도전성 스루홀(through hole)을 거쳐 전기적으로 접속된 다중 도전층을 구비한 양면 및 다층의 인쇄배선 기판을 사용하여 보다 큰 밀도를 얻을 수 있다.
신호배선의 폭과 간격은 스루홀의 폭 및 간격과 함께 상호접속회로로 얻을 수 있는 패키지밀도에 크게 영향을 주고, 따라서 이러한 최소의 치수를 감소하여 신뢰성이나 성능을 손상시키지 않으면서 더 큰 패키지밀도를 가능케하는 배선기술을 지향하여 많은 개발노력이 경주되고 있다.
이러한 개발노력의 일부는 유전체층을 가로질러 중첩하는 도전층의 층간 상호접속에 관한 것으로서, 제조비용 및 복잡성을 감소하면서 유전체층을 가로지르는 상호접속의 치수를 감소시키는 것이 소망되는 것이다. 예를 들면, 도전성 스루홀이 다중층을 관통하여 드릴가공되고 도금되어 층간접속을 형성할 수 있다. 그러나, 천공된 스루홀은 상호접속될 필요가 있는 층에 무관하게 기판 전체를 통하여 형성되고 또한 대부분의 기계적인 드릴가공 공정은 일반적으로 최소직경이 약 100 마이크론인 홀에 제한되기 때문에, 인쇄 배선회로 기판상에 상당한 공간을 차지한다. 이방성 접착제는 층간접속을 형성하는 다른 하나의 대안이다; 그러나 일부의 이방성 접착제는 순수한 금속접합을 형성하기 못하고, 따라서 신뢰성 관점에서 문제가 될 수 있다. 또한, 그러한 것은 종종 연결되지 않은 채 중첩하는 도전성 영역을 절연하기 위해 커버층을 필요로 하므로 전체적인 어셈블리의 두께를 증가시킨다.
따라서, 상호접속회로에서의 패키지밀도를 증가시키려는 지속적인 경향에 양립하는 신뢰성있는 층간 상호접속기술에 대한 심각한 필요가 계속 존재하고 있다.
또한 앞에서 언급한 바와 같이, 진보된 고속 집적회로장치로 얻을 수 있는 데이터 처리속도는 또한 그러한 장치의 연결에 사용되는 상호접속회로의 소요특성을 규정한다. 현재, 집적회로장치는 초당 기가비트의 처리량으로 동작할 수 있으며, 그 결과 나노초 미만의 펄스지속기간과 피코초 범위의 오름시간(rise time)을 나타낸다. 이러한 조건하에서, 이들 장치를 연결하는 도체는 전파(傳播)지연에 대한 영향과 임피던스 매칭(matching)이란 점에서, 회로내의 능동요소가 되고 있다.
전파지연은 기본적으로 회로에 사용되는 재료의 유전상수의 결과로써 인쇄 배선회로 기판 및 어셈블리와 같은 상호접속회로에 의해 영향을 받는다. 특히, 전파지연을 최소화함으로써 회로내에서 얻을 수 있는 신호속도의 범위를 증가하기 위해 사용하는 데에는 낮은 유전상수를 갖는 재료가 소망스럽다.
임피던스는 기본적으로 회로내 전기 및 자기장을 생성하는 저항, 정전용량 및 인덕턴스의 조합이다. 회로의 임피던스는 또한, 사용되는 재료의 특성 및 공간적 관계에만 의존하므로, 특성 임피던스라 일컬어진다. 회로재료의 유전상수 및 도전성 신호배선의 길이와 폭이 전자회로의 임피던스 특성에 주로 영향을 미친다.
상호접속회로의 임피던스를 다른 전자장치 및 커넥터와 매칭하는 것은 회로의 신호집적도를 보장하기 위해 중요하다. 그 이유는, 고주파수에서, 회로내에 임피던스의 잘못된 매칭이 존재하면 신호가 굴절되기 때문이다. 그러한 잘못된 매치는 신호를 왜곡시키고, 오름시간을 증가시키고, 그렇지 않으면 데이터전송에서 오류를 발생한다. 결과적으로, 임피던스 매칭은 종종 접속된 전자요소와 시스템 사이에 최대 전력이동을 제공하기 위해 그리고 신호경로를 따라 신호굴절이 형성되는 것을 방지하기 위해 필요하다.
앞에서 언급한 바와 같이, 인쇄회로의 임피던스는 절연층의 재료의 유전상수에 관계될 뿐 아니라, 절연층에 의해 분리된 신호배선들 사이의 분리(separation)에 직접 관계된다. 제어된 임피던스설계의 일예는 표면 마이크로스트립(microstrip)구조로서, 여기에는 신호배선이 접지면에 대향하고 다른 중첩하는 도전층이 없다. 다른 하나는 스트립라인(stripline)구조로서, 여기에서 신호배선이 한쌍의 접지면 사이에 삽입되어 있다.
제어된 임피던스는 절연층의 유전상수와 신호배선들 사이의 분리가 주의깊게 제어될 것을 요구한다. 많은 종래의 양면 인쇄 배선회로 어셈블리에 있어서, 이것은 중요한 문제가 아닐 수 있다. 왜냐하면 고분자막과 판지와 같은 절연기판은 통상 주의깊게 제어된 두께와 유전상수를 구비하여 제조될 수 있기 때문이다.
그러나, 많은 다층 인쇄 배선회로 어셈블리(즉, 3층 이상의 도전층을 구비하는 것들)에 있어서, 일반적으로 그러한 어셈블리를 형성할 때 각각의 단면 또는 양면기판을 접합하는 층간 상호접속기술에 통상적으로 사용되는 접착제 때문에 임피던스의 제어는 더욱 어렵다. 2층기판, 즉 대향하는 단층기판이 접착제를 통해 연결된 기판에 있어서도 유사한 문제가 있을 수 있다.
그러한 접착제에 관한 문제는, 대부분의 접착제가 적층 도중에 어느정도 흘러서 기판사이의 틈새를 채우기 때문에, 어셈블리의 압축 또는 적층 도중 및 그 후에 대향하는 도전층 사이의 분리를 제어할 수 없다는 점에 기본적으로 유래한다. 그 결과, 인쇄 배선회로 어셈블리 전체에 걸쳐 제어가능한 분리를 얻는 것은 어렵게 된다. 부가적인 문제는 도전층 및 모든 개재하는 커버층의 퇴적이 불완전하거나 제어되지 않은 것에 기인하고, 그 결과 이들 층에 두께변화를 초래한다.
많은 다층 인쇄 배선회로 어셈블리에서의 또 다른 중요한 문제는 평면성이다. 특히, 임피던스가 중요하지 않은 적용에 있어서도, 어셈블리의 외측면이 실질적으로 평면을 이루도록 제어된 층의 두께를 유지하는 것이 중요할 수 있다. 이것은 예를 들면, 어셈블리에 접적회로 및 다른 전자장치를 창작할 때, 이러한 장치를 장착하기 위한 어셈블리상의 연결패드가 그들 사이의 신뢰성있는 연결을 보장하도록 비슷한 높이를 가져야 하므로 중요한 문제가 될 수 있다. 그러나, 도전성 재료에 비하여 절연기판 및 접착제의 더욱 압축가능한 특성이 부여되므로, 그러한 어셈블리의 적층은 비평면성을 유발할 수 있다. 또한, 그 효과는 층의 수에 따라 누적되고, 따라서 그 효과는 두꺼운 다층 어셈블리에 있어서 더욱 현저할 수 있다.
대향하는 도전층을 접합하는 데 사용되는 층간 상호접속기술의 한가지 타입은 전술한 이방성 접착제로서, 그것은 전형적으로 비도전성 접착제내에 배설된 도전성 입자를 포함한다. 이방성 접착제는 대향하는 도전층 사이에 층을 형성하면, 그 두께방향으로만 도전성을 나타내고 동일층 내의 다른 지점들 사이로는 그렇지 않도록 설계된다. 상기 접착제의 이방성은 도전층들의 중첩부분에 걸쳐 접착제가 층을 형성하여 층들을 함께 접합하는 동시에 그 도전층내에 형성된 모든 대향하는 접촉패드를 전기적으로 접속하도록 한다.
일부의 이방성 접착제는 금속피막 고분자성 또는 유리 구체(球體)와 같은 도전성 입자를 활용하고, 어떤 것들은 적층시 도전성 입자의 과도한 변형을 방지하는 비도전성 입자를 추가로 포함할 수 있다. 또한, 이들 입자의 일부는 단일 층으로 배설됨으로써, 그 입자에 의해 접속되는 대향하는 접촉패드가 입자의 직경과 동일한 간격으로 분리되도록 의도된다.
상기한 입자가 용도에 따라서는 전기적으로 접속된 접촉패드 사이의 분리를 제어할 수 있지만, 배선회로 어셈블리 전체에 걸쳐 도전층 사이의 분리를 제어하기에 적합한 것은 아니며, 특히 층내의 중첩하는 도전체 부위가 접착제층을 가로질러 전기적으로 접속되지 않는 영역에서는 적합하지 않다. 반면에, 중첩하는 패드 또는 도전성 재료의 배선이 전기적으로 접속되지 않은 영역에서는, 커버층이 사용되거나(이것은 또한 어셈블리의 전체 두께를 증가시키는 단점이 있다), 또는 중첩영역의 단일 또는 양측 도전층이 약간 만입(灣入)하여 도전성 입자가 양측 도전층에 직접 접할 수 없게 되어 있다. 그렇지 않으면, 이러한 중첩영역에서 원치않는 전기적 접속이 형성될 것이다.
또한, 대향하는 도전층 사이의 층간 전기적 접속은 일반적으로 인쇄 배선회로 어셈블리의 상대적으로 적은 면적을 차지하므로, 이방성 접착제내의 도전성 입자가 어셈블리의 대분분에서의 도전층들 사이의 분리를 제어하기에는 적합하지 않다. 또한, 하나 이상의 접지면에 대향하는 단일층을 취급할 때, 많은 제어된 임피던스 적용에서 밝혀진 바와 같이, 그 단일층과 접지면 사이의 전기적 접속은 매우 밀도가 낮고 넓게 분리될 수 있고, 나아가서 인쇄 배선회로 어셈블리의 비교적 넓은 영역에 걸쳐 층간 분리를 효과적으로 제어하는 그러한 접착제의 능력을 최소화 할 것이다.
따라서, 인쇄 배선회로층을 그 대향하는 부분에 걸쳐 분리가 지극히 제어가능하게 서로 접합하는 방식에 대한 실질적인 필요가 또한 있어왔다. 그 뿐아니라, 인쇄 배선회로층의 분리가 제어되는 접합방식으로서, 대향하는 층들 사이에 층간 전기 접속점에만 의존하여 층의 분리를 제어하지 않는 접합방식에 대한 실질적인 필요성이 제기되어 왔다.
본 발명은 인쇄 배선회로 어셈블리 및 그 제조방법에 관한 것이다. 보다 상세하게는, 본 발명은 도전층들 사이의 제어된 분리(separation)를 가지는 인쇄 배선회로 어셈블리 및 그 제조방법과, 다중 중첩한 도전층이 전기적으로 상호 접속된 인쇄 배선회로 어셈블리 및 그 제조방법에 관한 것이다.
도 1은 본 발명의 원리에 일치하는 하나의 바람직한 인쇄 배선회로 어셈블리의 사시도이다.
도 2는 도 1의 바람직한 인쇄 배선회로 어셈블리의 분해 단면도이다.
도 3은 도 1의 선 3-3을 통한 바람직한 인쇄 배선회로 어셈블리의 단면도이다.
도 4는 도 1∼3의 것과는 다른 바람직한 인쇄 배선회로 어셈블리의 단면도로서, 절연기판과 도전체층의 사이에 게이지입자가 배설되어 있다.
도 5는 도 1∼3의 것과 또 다른 바람직한 인쇄 배선회로 어셈블리의 단면도로서, 한 쌍의 도전체층 사이에 게이지입자가 배설되어 있다.
도 6은 도 1∼3의 것과 또 다른 인쇄 배선회로 어셈블리의 분해 단면도로서, 대향하는 접촉패드를 전기적으로 접속하기 위해 도전성 플러그가 접착제층에 형성되어 있다.
도 7은 도 6의 대안인 인쇄 배선회로 어셈블리의 단면도이다.
도 8은 도 1∼3의 것과 또 다른 인쇄 배선회로 어셈블리의 분해 단면도로서, 대향하는 접촉패드를 전기적으로 접속하기 위해 도전성 지주가 접착제층을 통하여 돌출되어 있다.
도 9는 도 8의 대안인 인쇄 배선회로 어셈블리의 단면도이다.
도 10은 도 8-9의 것과 또 다른 인쇄 배선회로 어셈블리의 단면도로서, 대향하는 인쇄 배선회로 기판 사이에 다른 유전체층이 배설되어 있다.
본 발명은 인쇄 배선회로 어셈블리를 제공하는 종래기술에서의 이러한 문제와, 일 양태에 있어서 비도전성 접착제내에 배설된 복수의 "게이지입자(gauge particles)"를 포함하는 접착제층을 활용하는 제조방법을 다룬다. 접착제층이 대향하는 인쇄 배선회로층 사이에 삽입되어 있을 때, 각 게이지입자는 인쇄 배선회로층 사이의 여러 지점에 삽입 즉 샌드위치됨으로써 입자의 직경이 어셈블리 전체에 걸쳐 배선회로층 사이의 분리를 제어하게 된다.
"인쇄 배선회로층"이라는 용어의 의미는, 도전성 또는 비도전성이거나, 어셈블리상에 퇴적 또는 배설되는 방식에 관계없이, 인쇄 배선회로 어셈블리내의 모든 층을 뜻한다. 따라서, "인쇄 배선회로층"이라 함은 금속이나 도전성 폴리머, 가요성 또는 강성 기판, 커버층, 필름 등으로 형성된 도전체층을 포함할 수 있다. 바람직하게, "인쇄 배선회로층"은 대체로 비변형성이고 따라서 그 층에 접한 게이지입자는 실질적으로 층을 변형하지 않을 것이고, 대신에 어셈블리내에서 그 층의 상대적인 위치를 제어하게 될 것이다.
더욱이, 배선회로층 사이의 분리를 제어하기 위해 게이지입자를 사용하는 것은 또한 어셈블리내에서 게이지입자와 접하지 않지만, 입자와 접하는 배선회로에 어떤 방식으로든 접속되는 다른 배선회로들 사이의 분리를 사실상 제어할 수 있음을 인식할 것이다. 따라서, 이 분리의 제어는 본 발명에 일치되게, 도전체층 사이에서 뿐 아니라, 하나의 도전체층과 다른 도전체층이 부착된 또 다른 층과의 사이에, 그리고 도전체층이 부착된 두 개의 그러한 층(예를 들면, 두 개의 절연기판) 사이에 게이지입자를 삽입시킴으로써 얻어질 수 있음을 이해할 것이다. 다른 조합도 본 발명에 일치하게 사용될 수 있다.
접착제층내의 입자는 제조되는 어셈블리에서의 대향하는 인쇄 배선회로층 사이의 분리를 결정하거나 제어하기 때문에 "게이지"입자로 칭한다. 또한, 상기 입자는 비도전성으로 구성되므로, 하나의 입자가 실제로 대향하는 층에 사용되는 재료에 관계없이, 그리고 이 지점에서 전기적 접속이 형성되었거나 또는 형성될 것인가에 관계없이 대향하는 인쇄 배선회로층 사이의 어느 지점에나 위치설정될 수 있다.
본 발명은, 또 다른 양태에 있어서 1개 층상의 접촉패드에 형성되고 다른 층상의 접촉패드와는 접합되어 있는 도전성 지주(支柱)를 통하여 중첩하는 도전체층의 쌍에 있는 접촉패드를 상호접속하는 인쇄 배선회로 어셈블리 및 그 제조방법을 제공하는 데 있어서의 종래기술과 관련한 부가적인 문제를 다룬다. 용융가능한 재료가 상기 지주에 결합되어 대향하는 접촉패드와 함께 용융된 접속을 형성한다. 상기 지주는 도전체층을 분리하는 유전체층내의 개구를 통해 돌출되거나, 또는 그와는 달리, 지주는 적층과정에서 유전체층을 "관통"함으로써 별도의 개구형성단계를 배제할 수 있다.
따라서, 본 발명의 일 양태에 따르면, 도전체층이 표면상에 배설된 절연기판을 포함하는 제1 및 제2 인쇄 배선회로 기판으로서, 제1 인쇄 배선회로 기판상의 도전체층은 제2 인쇄 배선회로 기판상의 도전체층상의 제2 접촉패드와 대향하는 제1 접촉패드를 포함하고, 상기 제1 및 제2 인쇄 배선회로 기판중 최소한 하나는 상기 절연기판의 대향하는 표면상에 형성된 제2 도전체층을 포함하는 제1 및 제2 인쇄 배선회로 기판과; 상기 제1 및 제2 인쇄 배선회로 기판 사이에 배설된 유전체층과; 그리고 상기 제1 접촉패드상에 형성되고, 상기 유전체층을 가로질러 연장하고 제2 접촉패드에 접함으로써, 상기 제1 및 제2 접촉패드를 전기적으로 접속하는 도전성 지주를 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리가 제공된다.
본 발명의 또 다른 양태에 따르면, 인쇄 배선회로 어셈블리의 제조방법이 제공된다. 그 방법은, 도전체층이 표면상에 배설된 절연기판을 포함하는 제1의 인쇄 배선회로 기판상에 도전성 지주를 형성하는 단계로서, 상기 도전성 지주는 제1 인쇄 배선회로기판의 도전체층내에 배설된 제1 접촉패드상에 배설되는 단계와; 제2 접촉패드가 상기 도전성 지주에 정렬한 상태로 그리고 유전체층이 그 사이에 배설된 상태로 상기 제1 인쇄 배선회로 기판 상부에 제2 인쇄 배선회로 기판을 위치시키는 단계로서, 상기 제2 인쇄 배선회로 기판은 그 표면상에 도전체층이 배설된 절연기판을 포함하고, 상기 제2 접촉패드는 상기 제2 인쇄 배선회로 기판의 도전체층내에 배설되고 상기 제1 및 제2 인쇄 배선회로 기판중의 최소한 하나는 상기 절연기판의 대향하는 표면상에 형성된 제2 도전체층을 포함하는 단계와; 그리고 상기 도전성 지주가 유전체층을 가로질러 연장하여 제2 접촉패드에 인접할 때까지 상기 제1 및 제2 인쇄 배선회로 기판을 압축함으로써, 상기 제1 및 제2 접촉패드를 전기적으로 접속하는 단계를 포함한다.
본 발명을 특징짓는 이러한 장점 및 특징은 본 명세서에 첨부되어 나머지 부분을 형성하는 특허청구의 범위에 제시된다. 그러나, 본 발명의 보다 나은 이해와 본 발명의 사용으로써 얻을 수 있는 장점 및 목적에 대한 이해를 위하여, 도면과 그에 수반하는 설명을 참조할 것이며, 거기에서 본 발명의 바람직한 실시예를 설명한다.
본 발명은 두가지 주된 관점과 결부된다. 그 첫째는 인쇄 배선회로 어셈블리내의 대향하는 인쇄 배선회로층 사이의 분리에 대한 제어를 다룬다. 둘째는 인쇄 배선회로 어셈블리내의 대향하는 도전체층 사이의 층간 상호접속의 형성을 다룬다. 본 발명의 두가지 관점이 상호 협동으로 사용될 때 유용하지만, 그 어느 것도 다른 하나와 협동으로만 사용되도록 한정되어서는 안됨을 이해할 것이다.
제어된 분리
도면으로 돌아가서, 여러도면에 걸쳐 동일한 번호는 동일한 부분을 나타내며, 도 1은 본 발명의 원리에 일치하는 바람직한 인쇄 배선회로 어셈블리(10)를 나타낸다. 어셈블리(10)는 일반적으로 접착제층(40)에 의해 접합된 한 쌍의 양면 인쇄 배선회로기판(20, 30)을 포함한다.
본 발명의 주요 이점중의 하나는 배선회로층의 분리를 그 내부에 분산된 게이지입자를 갖는 접착제층을 사용하여 신뢰성있게 제어할 수 있다는 점이다. 제어된 층의 분리는 어셈블리 전체에 걸친 평면성을 확실히 할 뿐 아니라 임피던스의 제어에도 유리할 수 있다.
일반적으로, 본 발명의 바람직한 실시예는 대향하거나 중첩하는 인쇄 배선회로층의 부분 사이에 제어된 직경의 게이지입자를 삽입하고 배선회로층을 압축하여 상기 입자가 대향하는 층에 접한 결과 그 사이의 분리를 규정함으로써 동작한다. 더욱이, 많은 인쇄 배선회로 재료의 안정성 및 비변형성을 고려하면, 인쇄 배선회로층들 사이의 분리를 제어하는 것은 또한 거기에 접속하는 다른 층들 사이의 분리를 제어하는 것이 된다. 이것은 또한 다층 인쇄 배선회로 어셈블리에서의 부가적인 평면의 왜곡을 최소화하는 효과를 갖는다.
게이지입자는 대향하는 임의의 2개의 인쇄 배선회로층 사이에 개재시킬 수 있고, 인쇄 배선회로층은 앞에서 논의한 바와 같이, 금속 또는 도전성 폴리머로 형성된 도전체층, 가요성 또는 경직성 기판, 커버층, 필름 등을 포함하는 여러 가지 재료를 포함할 수 있다. 이 층들은 실질적으로 비변성인 것이 바람직하고, 따라서 입자와 접하지만 입자와 접한 지점에서 실질적으로 변형 또는 압축하지 않으며, 그 결과 어셈블리 내에서의 그의 상대적인 분리를 고착시킨다.
예를 들면, 본 발명의 일 실시예에서, 도 1-3에 나타낸 인쇄 배선회로 어셈블리(10)는 대향하는 절연기판에 접하는 크기를 갖는 게이지입자를 활용한다. 기판에 배설된 도전체층을 이용하여, 도전체층들 사이의 분리도 제어되는데, 이것은 어셈블리 전반의 평면성을 유지하는 형태 뿐 아니라 임피던스의 제어를 위해서 중요할 수 있다. 어셈블리(10)는 일반적으로 접착제층(40)에 의해 접합된 한쌍의 인쇄 배선회로 기판(20, 30)을 포함한다. 또한 각 회로기판상의 대향하는 도전체층을 결합하는 복수의 스루홀(12)이 도시되고, 또한 어셈블리(10)상에 실장될 수 있는 수 많은 형태의 전자 장치중의 하나인 집적회로칩(14)이 도시되어 있다.
도 2에 나타낸 바와 같이, 인쇄 배선회로 기판(20)은 대향하는 도전체층(24, 26)을 구비한 절연기판(22)을 포함한다. 유사하게, 인쇄 배선회로 기판(30)은 대향하는 도전체층(34, 36)을 구비한 절연층(32)를 포함한다. 절연기판(22, 32)은, 폴리이미드, 폴리에스테르, PEN, 폴리에텔이미드, 에폭시, 세라믹, 함침된 직조(woven) 또는 직조되지 않은(non-woven) 유리 등을 포함하여, 기판으로서 적합한 가요성 또는 강직성 유전재료의 임의의 타입이라도 된다. 도전체층(24, 26, 34, 36)은 바람직하게, 다양한 첨가(additive)기술, 반첨가(semi-additive)기술 또는 차감(subtractive)기술을 포함하여, 종래의 기술에 일반적으로 알려진 임의의 방식으로 기판(22, 32)상에 퇴적시키고 패턴형성한다. 도전체층의 퇴적은 접착제 사용 공정 뿐 아니라, 진공 금속피복법(metallization), 스퍼터링, 이온 도금, 화학적 증착, 전기도금, 무전해도금 등의 접착제를 사용하지 않는 공정을 거쳐 실행될 수 있다. 도전체층은 단일 금속층 또는 상이한 공정에 의해 형성되는 복합층으로 이루어질 수 있고, 도전성 폴리머류 뿐 아니라 동, 금, 크롬, 알루미늄, 팔라듐, 주석 등과 같은 금속을 포함할 수 있다.
바람직한 실시예에서, 기판(22, 32)은 폴리이미드로 형성되고, 도전체층(24, 26, 34, 36)은 Swicher의 발명으로서 Sheldahl, Inc.사에 양도된 미국특허 제5,112,462; 제5,137,791호 및 제5,364,707호의 요지인 노바클래드(NOVACLAD(R)) 공법을 거쳐 형성된다. 이 공법은 일반적으로 (1) 금속성 전극으로부터 발생된 이온화 산소로 만들어진 플라즈마로 기판을 처리하여, 금속/산화물 처리막을 형성하는 단계와, (2) 바람직하게는, 금속의 진공 금속피막법에 의해 또는 진공 금속피막법과 진공퇴적금속의 상면을 전기도금하는 추가단계의 조합에 의해, 상기 처리된 막 위에 금속피막된 상호접속층을 형성하는 단계를 포함한다. 상기 공정의 제1 단계는, 접착제계 기판과는 달리 특히 열, 화학처리, 기계적 응력 또는 환경적 응력에 노출될 때, 탁월한 층박리(delamination)에 대한 저항을 갖는 금속 상호접합층을 고정할 수 있는 막 위의 접합면을 제조한다. 그와 같이 금속피막형성 기판은 종래의 방법으로 식각되어 소망의 회로패턴을 도전체층에 형성할 수 있다.
스루홀은 인쇄 배선회로 기판(20, 30)상에 도전성 재료가 퇴적되도록 금속피막 처리 전에 기판에 예를 들면 기판내의 비아(via)에 구멍을 냄으로써 형성될 수 있다. 용도에 따라, 비아 벽(via wall)에 퇴적된 도전성 재료가 비아를 완전히 채움으로써 스루홀 내에 개구부가 남아 있지 않게 될 수 있다. 또한 커버층이 어떤 용도에서는 패턴 형성된 도전체층 위에 퇴적될 수 있다. 예를 들면 도금 후의 구멍내기와 같은 다른 변형은 이 분야에 통상의 기술을 가진자에게 명백할 것이다.
도 2에 나타낸 바와 같이, 접착제층(40)은 기판(20, 30) 사이에 삽입되는 것이 바람직하다. 바람직하게, 층(40)은 비도전성 접착제(42) 내에 산재(散在)된 복수의 비도전성 게이지입자(44)로 이루어진 건조되고 경화된 B스테이지층이다. 대안으로서, 상기 층은 스크린인쇄, 롤 코팅 또는 다른 적합한 공정을 거쳐 인쇄 배선회로 기판중 하나에 퇴적될 수 있다.
층(40)에 사용되는 접착제(42)는 폴리이미드, 에폭시, 부틸 페놀릭 등과 그것들의 조합과 같은 비도전성 열경화성 접착제인 것이 바람직하다. 압력에 민감하고 열가소성인 접착제와 같은 다른 접착제도 대안으로서 사용될 수 있다. 사용되는 접착제는 적절한 접착성과 유동특성을 가져야 하고, 또한 유전상수 및 내온도성과 같은 점을 기준으로 선택될 수 있다. 바람직한 실시예에서 사용되는 접착제는 폴리이미드 열경화성 접착제로서, 유전상수가 약 4.4(Mil-P-13949 Std.의 4.8.3.1.4에 따라 1Mhz에서 측정됨)이고, 또한 높은 내온도성을 가진다.
게이지입자는 유리, 폴리머, 실리카, 세라믹 등의 고형의 또는 중공의 비도전성 재료로 형성된 비압축성 구형입자인 것이 바람직하다. 그 입자용으로 사용되는 재료는 또한 접착제층을 제어된 유전상수에 적합하게 하는 소정의 유전강도를 기준으로 선택될 수 있다. 부가적으로, 유전상수가 낮은 입자의 사용을 통해, 접착제층의 전반적인 유전상수는 접착제 자체의 유전상수보다 감소될 수 있다. 또한 입자는 구형이 아닌 다른 형상을 가질 수 있다. 바람직한 실시예에서, 입자는 중공의 유리구체이다. 입자의 바람직한 크기와 분포범위를 사용하여 그 결과로서 얻어지는 접착제층에 대한 전반적인 유전상수는 약 1.5 내지 3(Mil-P-13949 Std.의 4.8.3.1.4에 따라 1Mhz에서 측정됨)이다.
입자의 크기는 접착제층 전체에 걸쳐 실질적으로 동일하게 제어되는 것이 바람직하고, 최소한 입자의 30%는 평균직경의 약 +/-10% 사이에 있는 것이 바람직하다. 또한, 접착제 내에 입자의 적재 즉 분포는, 상이한 용도에서는 다른 입자밀도가 요구될 수 있지만, 특히 다른 타입의 인쇄 배선회로층 사이의 분리를 규정하는 데에 입자가 사용되는 경우, 약 30 내지 75용량%인 것이 바람직하다. 부가적으로, 최종 분리간격, 기판의 레이아웃, 그리고 다른 고려사항들이 또한 접착제 내의 입자의 크기 및 분포에 영향을 줄 수 있다.
사용에 있어서, 바람직하게 입자를 접착제 전체에 고르게 산재시킨 후, 접착제를 도포하고, 건조 및 경화를 거쳐 B스테이지 접착제층을 형성한다. 그 층은 다음에 인쇄 배선회로 기판들 사이에 삽입되고 전체의 어셈블리는 도 3에 나타낸 바와 같이 열과 압력하에 적층되어 기판들을 입착한다. 적층상태에서 게이지입자는 회로기판들 사이에 갇히게 되어 도전체층이 없는 영역에서 대향하는 절연층에 접하게 된다. 하나 이상의 도전체층이 존재하는 영역에서, 전형적으로 상기 입자는 도전체층을 갖지 않는 영역(즉, 절연기판의 "노출된 영역")으로 변위된다. 부가적으로, 접착제는 기판들 사이의 리세스 속으로 흘러 들어가고, 과량의 접착제는 어셈블리의 측면으로 압착되어 나온다. 적층과정중에 기판이 함께 압착되는 정도는, 게이지입자가 대향하는 인쇄 배선회로층에 접하여 어셈블리에 대한 최종 층 분리를 규정하므로, 게이지입자의 직경에 의해 결정된다.
앞에서 본 바와 같이, 입자 전체에 대한 평균직경은 인쇄 배선회로층 사이에 제어된 분리를 제공하도록 선택되는 것이 바람직하다. 예를 들면, 도 1-3에 나타낸 실시예에서, 입자의 직경 d는 바람직하게 절연기판(22, 32) 사이의 접속된 거리 x를 제어하도록 선택된다(도 3에 가장 잘 나타남). 대체로 변형되지 않는 기판(22, 32)의 성질 덕분에, 이들 층 사이의 간격을 제어함으로써 도전체층(26, 36) 사이의 간격 y가 제어된다.
제어된 임피던스 적용의 많은 경우에 있어서, 다층 어셈블리의 각 층내의 도전체층들 사이에 비교적 일정한 분리를 포함하는 것이 바람직할 수 있다. 예를 들면, 인쇄 배선회로 어셈블리(10)에 있어서, 접착제층을 가로지르는 도전체층 사이의 간격 y를 절연기판을 가로지르는 도전체층 사이의 간격 z와 동일하게 설정하는 것이 바람직할 수 있다. 예를 들어 15마이크론의 구리층으로 패턴형성된 50마이크론의 폴리이미드기판을 포함하는 전형적인 어셈블리에 있어서, 접착제층을 가로지르는 도전체층 사이의 분리를 50마이크론이 되게 하려면 게이지입자의 평균직경을 80마이크론으로 할 필요가 있다. 또한 접착제층의 유전상수를 절연기판의 유전상수와 일치시키는 것이 바람직할 수 있다.
그러나, 앞에서 설명한 바와 같이, 게이지입자는 대향하는 절연기판에 접하는 것에 한정되지 않는다. 예를 들면, 도 4에 도시된 바와 같이, 어셈블리(50)는 한 쌍의 인쇄 배선회로기판(60, 70)을 절연기판(62, 72) 및 도전체층(64, 66, 74)과 접합하기 위한 접착제층(80)(접착제(82) 내에 배설된 게이지입자(84)가 접착제(82) 내에 배설된 것)을 갖는다. 이 실시예에서, 복수의 게이지입자(84)는 인쇄 배선회로기판(60)상에서 절연기판(62)에 접하고; 인쇄 배선회로기판(70)상에서 도전체층(74)에 접한다. 또한 입자의 직경 d는 절연기판(62, 72) 사이의 간격 x 뿐 아니라, 도전체층(66, 74) 사이의 간격 y를 간접적으로 설정하도록 제어된다. 적층 도중에, 입자는 2개층의 중첩하는 도전성 재료를 갖는 임의의 영역으로부터 변위된다. 도 4에 나타낸 구성은 도전성 재료가 최소한 하나의 인쇄 배선회로기판의 표면을 완전히 덮는 접지, 전원 또는 실드면(shield plane)을 갖는 용도에 유용할 것이다.
다른 예로서, 도 5는 한 쌍의 인쇄 배선회로기판(110, 120)을 절연기판(112, 122) 및 도전체층(114, 116, 124)과 접합하는 접착제층(130)(접착제(132) 내에 배설된 게이지입자(134)를 갖는)을 구비하는 어셈블리(100)을 예시한다. 이 구성에서, 입자의 직경 d는 절연기판(112, 122) 사이의 간격 x를 직접 설정함과 동시에 도전체층(114, 124) 사이의 간격 y를 직접 설정하도록 제어된다. 중첩하는 도전성 재료가 없는 영역에 배설된 입자는 모두 접착제 내에서 "부상(float)"하고 층의 분리를 제어하지 못하는 경향을 갖는다. 부가적으로, 입자의 비도전성 특징으로 인해, 그것들은 접착제층을 가로질러 전도하지 못하고 어셈블리내의 원치 않는 잠재적 단락을 야기한다. 결과적으로, 제어된 기계적 분리가 접착제층을 통하여 원치 않는 도전성 경로를 도입함이 없이 도전체층 사이에 제공되는 점에서 상당한 장점을 얻는다. 또한, 커버층은 종종 필요치 않으므로, 제조비용 및 복잡성이 감소되고, 동시에 어셈블리의 전반적 두께가 감소된다.
다른 인쇄 배선회로층은 회로기판상의 도전체층 위에 형성된 모든 커버층을 포함하여 게이지입자에 접할 수 있다. 추가적인 인쇄 배선회로기판도 역시 부가적인 접착제층을 사용하여 접합되어, 예를 들면 다섯 개 이상의 도전체층을 갖는 다층 어셈블리를 제조할 수 있다. 그 뿐 아니라, 유전체 재료가 회로배선 사이에 "채워져서" 인쇄 배선회로기판에 대한 더욱 평면적인 표면을 제공하고, 그 결과, 게이지입자는 동일한 인쇄 배선회로기판상의 두 가지 타입의 층에 접하게 된다.
또한, 절연기판의 다른 개방영역("비신호 전송영역" 즉 도전성 재료가 달리 사용되지 않는 영역)을 활용하여 이 영역에서 분리의 제어를 보조하는 도전성 재료를 패터닝하는 것이 바람직할 수 있다. 이러한 비신호 전송영역에서의 도전성 재료는 분리의 제어 외에 다른 목적으로는 소용이 없거나, 또는 예를 들면 보호제나 기타 목적으로 사용될 수 있다.
더욱이, 예를 들면 접지 또는 실드면이 어셈블리의 1개 영역에만 형성된 경우에, 어셈블리의 상이한 영역에서는 상이한 입자크기가 사용될 수 있으며, 입자 및/또는 접착제는 회로기판의 일부 중첩부분에서만 사용될 수 있다. 부가적으로, 접착제층을 퇴적하고 어셈블리를 압축하는 다른 방식이 사용될 수 있다. 그 밖의 변형은 당업자에게 명백할 것이다.
바람직한 접착제층은 또한 인쇄 배선회로기판 상의 임의의 접촉패드를 접착제층을 가로질러 개별 위치에 전기적으로 접속하는 패드 접속수단을 포함할 수 있다. 많은 수의 방식이 접착제층을 통하여 도전체 영역을 형성하는 데 사용될 수 있다.
하나의 바람직한 방식은 적층 이전에 접착제층에 변형 및/또는 용융가능한 도전성 "플러그(plug)"를 형성하는 것이다. 예를 들면, 도 6 및 도 7의 인쇄 배선회로 어셈블리(140)는 개구(175)가 업착제층(170)내에 형성되고(게이지입자(174)를 접착제(172) 내에 가지고 있음) 도전성 재료(176)로 채워진 패드접속을 형성하는 한 방식을 예시하고 있다. 결과로서 얻어지는 층은 한 쌍의 인쇄 배선회로기판(150, 160)(기판(152, 162) 및 도전체층(154, 156, 164, 166)을 구비한)의 사이에 삽입되고, 층(170) 내의 도전성 재료(176)는 대향하는 패드(157)에 정렬된다(예를 들면 스루홀(158)에 형성됨). 어셈블리를 적층할 때(도 7), 도전성 재료(176)는 바람직하게 패드(157, 167)와 함께 용융하여 입자(174)를 기판(152, 162) 사이에 배설함과 동시에 그 사이에 신뢰성있는 상호접속을 형성한다.
층(170)내의 개구(175)는 드릴링, 펀칭, 스탬핑, 레이저 절제(laser ablation) 등의 방법으로 형성될 수 있다. 도전성 재료(176)는 전기도금, 스크린 프린팅, 잉크젯 프린팅 등을 포함하는 여러 공법에 의해 개구내에 퇴적될 수 있다. 도전성 재료는 동(銅)과 같은 금속, 또는 도전성 잉크(경화되거나 경화되지 않은)나 납땜 입자와 같은 용융가능한 재료일 수 있다. 두가지 바람직한 방식은 용융가능한 도전성 잉크를 스크린 프린팅하는 방법과, 납땜 미립자를 잉크젯 프린팅하는 방법을 포함한다.
층간 상호접속을 형성하는 다른 방식, 예를 들면 적층 후 스루홀의 드릴링 및 도금 등의 방법을 본 발명의 정신과 범위를 일탈함이 없이 사용할 수 있다.
따라서, 본 발명의 바람직한 실시예는 인쇄 배선회로층이 절연기판, 도전체층, 그 밖의 층 또는 그것들의 조합이건 간에 인쇄 배선회로층 사이의 제어된 분리를 실현한다. 제어된 분리는 접착제층을 가로지르는 입피던스가 신뢰성 있게 결정될 수 있으므로, 임피던스 적용을 제어시킨 회로설계에 유익하다. 또한, 얻어지는 어셈블리의 평면도가 개선되는데, 이는 어셈블리내 층의 수가 증가할수록 평면성의 편차는 부가적이므로 특히 중요한 점이다. 이것은 집적회로와 같은 전자장치가 부착되는 어셈블리의 외부면상에 실장패드(mounting pad)의 높이를 상대적으로 일정하게 유지하는 장점을 추가로 갖는다. 이러한 바람직한 실시예에 대한 다른 변형이 본 발명의 정신과 범위를 일탈함이 없이 이루어질 수 있다.
다른 층간 상호접속
앞에서 언급한 바와 같이, 본 발명의 제2 양태는 인쇄 배선회로 어셈블리내의 대향하는 도전체층 사이에 층간 상호접속을 형성하는 것으로서, 특히 인쇄 배선회로 기판들중 하나에 다른 인쇄 배선회로기판상의 패드와 접합되는 도전성 "지주(post)" 또는 그와 유사한 구조체를 형성하는 것이다. 본 발명의 이러한 제2의 양태는 여기에서 개시하는 방식으로 접착제층을 사용하여 제어된 분리의 형성과 함께 사용하는 경우 특히 적합하다. 그러나, 이러한 층간 상호접속 공법은 이하에서 제시하는 바와 같이, 또한 다른 유전체층을 가로질러 사용될 수 있다.
예를 들면, 도 8 및 도 9의 인쇄 배선회로 어셈블리(180)는 절연층(202)상에 형성된 한 쌍의 도전체층(204, 206)을 구비한 제1 인쇄 배선회로기판(200)이 접촉패드(207)상에 형성된 도전성 지주를 갖는 층간 패드접속의 형성방식을 예시하고 있다. 상기 지주는 주석과 같은 용융성 재료(209)로 피복된 동(銅)층(208)으로 이루어진다. 동과 주석은 차감 및 첨가 금속퇴적공법, 스크린 프린팅공법, 스텐실 프린팅 공법(예를 들면 도전성 잉크를 스텐실하고 후속하여 잉크를 경화/소결하는 공법) 등을 포함하는 다른 공법이 사용될 수도 있으나, 반첨가(semi-additive) 공법을 사용하는 전기도금에 의해 퇴적되는 것이 바람직하다. 많은 수의 2성분 및 3성분 금속, 용융성 재료 및 그의 조합과 같은 다른 도전성 재료를 층(208)의 형성에 사용할 수 있다.
하나의 바람직한 공법으로, 건조필름 포토레지스트층을 동박 인쇄 배선회로기판 위에 피복한 후, 그 포토레지스트를 원하는 회로패턴으로 이미지화하고 현상하여 얻어진 마스크를 통하여 동을 전기도금하여 원하는 회로패턴을 형성한다. 다음에, 제2의 포토레지스트층을 제1 층위에 피복하고 인쇄 배선회로상에 형성할 도전성 지주의 패턴으로 노출 및 현상한다. 지주는 동으로 적절한 두께를 갖도록 전기도금하고, 다음에 전착(電着)된 주석층으로 덮는다. 포토레지스트는 벗겨내고 과량의 동은 식각하여 제거한다.
각 지주상의 동층(208)이 도금되는 두께는 1차적으로 대향하는 접촉패드 사이의 원하는 접속간격에 의존하고, 게이지입자가 충전된 접착제와 함께 사용할 경우는 그 입자의 직경에 좌우된다. 예를 들면, 약 1 내지 4mil(50 내지 100마이크론) 범위의 패드 사이의 접속간격에는 그와 유사한 범위로 동층(208)의 두께를 형성하는 것이 바람직할 것이다. 주석층(209)은 바람직하게 동층(208)과 대향하는 접촉패드 사이에 용융접속을 형성하기에 충분한 재료를 제공하도록 선택되는 두께로, 바람직하게는 약 8 내지 50마이크로인치의 범위의 두께로 침적, 무전해 또는 전기도금한다.
지주는 또한 예를 들면 원형, 직사각형 등으로 상이한 형상을 가질 수 있다. 또한, 지주의 최대 폭 또는 직경은 저항요구, 전류 취급용량 및 접촉패드의 크기에 의존하며, 전형적으로 약 50 내지 100마이크론의 범위이다. 그러나, 지주는 일반적으로 기판상의 표면적을 지주가 형성되는 접촉패드 이상으로 추가로 요하지 않으며, 약간의 정렬불량을 허용하도록 접촉패드 직경의 약 1/2인 것이 바람직하다. 따라서, 바람직한 실시예에서, 지주는 일반적으로 기판의 전체 피치(즉, 최소 조합 신호배선 공간 및 폭)에 큰 영향을 주지 않는다.
인쇄 배선회로기판(200)은 적층공정을 거쳐 접착제층(210)(접착제(212)내에 게이지입자(214)를 함유하는)을 가로질러 제2 기판(190)(도전체층(194, 196)이 기판(192)상에 형성되어 있는)에 상호접속되는 것이 바람직하다. 적층 전에, 예를 들면 침적, 무전해 또는 전기도금에 의해 접착촉진층(199)을 접촉패드, 예를 들면 패드(197) 위에 퇴적시키는 것이 바람직할 수 있다. 층(199)은, 예를 들면 약 8 내지 50마이크로인치의 두께이고, 주석층(209)과 같은 용융가능 금속으로 접착을 촉진시키는 금 또는 그와 유사한 재료로 형성될 수 있다. 상기 접착촉진층은 또한 용도에 따라서는 필요치 않을 수도 있다.
적층 도중에(도 9), 층(208, 209)에 형성된 지주는 층(210)과 기판(190)상에 형성된 접촉패드(197)(스루홀(198)에 나타나 있음)을 "관통"할 수 있다. 용융가능층(209)은 바람직하게 패드(197) 위로 금(金)층(199)에 리플로 및 용융하여 패드(207)와 신뢰성있는 전기적 상호접속을 형성한다. 지주의 높은 단위부하로 인해 지주는 일반적으로 접착제를 변위시켜 용융가능층이 대향하는 패드에 완전히 접촉하여 그 사이에 용융된 접속을 형성하게 한다. 또한 지주의 높은 단위부하로 인해, 지주는 도 9에 도시된 적층공정중에 게이지입자를 변위시킨다. 압축을 더 진행하여, 접착제층내의 게이지입자는 적용물의 일부를 공유하기 시작하여, 완성된 어셈블리내에 제어된 분리 및 신뢰성있는 상호접속을 이루어낸다.
대안으로서, 앞에서와 같이 다른 층간 상호접속을 사용하여, 접착제층(210)에 개구가 지주와 정렬한 상태로, 그 자체의 개구를 형성하는 지주에 대향하여, 개구를 천공하거나 형성할 수 있다.
앞에서 언급한 바와 같이, 여기에서 개시한 지주의 층간 상호접속기술은 또한 다른 유전체층을 가로질러 상호접속을 형성하는 데 사용될 수 있다. 예를 들면, 도 10의 어셈블리(220)에 도시된 바와 같이, 한 쌍의 인쇄 배선회로기판(230, 240)이 기판(240)상에 형성되고 기판(230)에 용융되는 동층(244) 및 용융가능재료(246)를 갖는 지주로 상호접속될 수 있다. 유전체층(250)은 지주가 통과하여 돌출할 수 있는 정렬된 개구(256)를 포함하는 것이 바람직하다.
많은 유전체층을 사용하여 기판(230, 240)을 접합시킬 수 있다. 예를 들면, 도 10에 나타낸 바와 같이, 유전체층(250)은 접착제(254)로 양면상에 피복된 베이스 유전체막(252)을 포함할 수 있다. 이와 다르게, 유전체막은 접착제로 함침된 직조 유리의 프리프레그 조성물일 수 있다. 직조되지 않은 유리와 필름테입 등과 같은 다른 유전체층 또는 대향하는 기판을 서로 접합하는 데 적절한 다른 형태의 유전체층이 사용될 수도 있다.
알려진 위치에 소정의 격자 또는 개구패턴을 구비한 베이스필름 또는 시트를 갖는 유전체층을 활용하는 것도 가능하다. 적절한 회로설계를 통하여, 지주는 개구와 정렬하도록 배설될 수 있고, 그로써 유전체층을 별도로 뚫어야 하는 필요성을 배제할 수 있다.
본 명세서에 개시된 방식으로 상호접속 지주를 이용함으로써 신뢰성있는 층간 상호접속을 간단하고, 신뢰성있고 그리고 비용효율적인 방식으로 형성할 수 있다고 믿어진다. 또한, 상기 지주는 미세한 치수와 간격으로 형성됨으로써, 인쇄 배선회로 어셈블리에 대하여 얻을 수 있는 패키지밀도를 증가시킬 수 있다. 부가적으로, 상기 지주는, 접합점의 야금학적인 상호작용으로 인해 접착제사용 접합점보다 훨씬 신뢰성있는 금속간 접합점을 형성할 수 있다. 상기 지주는 또한 표준 포토리소그래피 기술을 이용하여 대체로 전반적 회로패턴과 동일한 해상도로 퇴적될 수 있는 장점을 가지며, 또한 개별 도전성 상호접속을 기판상의 원하는 위치에만 형성할 수 있기 때문에 재료비를 절감한다. 또한, 지주는 그것이 접속되는 접촉패드보다 작게 형성될 수 있으므로, 적층 도중에 패드의 정렬불량을 어느정도 허용할 수 있다. 그 밖의 이점이 당업자에게 이해될 것이다.
본 발명의 정신 및 범위를 일탈함이 없이 바람직한 실시예에 대하여 다른 변경 및 변형이 이루어질 수 있다. 따라서, 본 발명은 이후에 첨부되는 청구의 범위내에 존재한다.

Claims (19)

  1. (a) 도전체층이 표면상에 배설된 절연기판을 포함하는 제1 및 제2 인쇄 배선회로 기판으로서, 제1 인쇄 배선회로 기판상의 도전체층은 제2 인쇄 배선회로 기판상의 도전체상의 제2 접촉패드에 대향하는 제1 접촉패드를 포함하고, 상기 제1 및 제2 인쇄 배선회로 기판중 최소한 하나는 상기 절연기판의 대향하는 표면상에 형성된 제2 도전체층을 포함하는 제1 및 제2 인쇄 배선회로 기판과;
    (b) 상기 제1 및 제2 인쇄 배선회로 기판 사이에 배설된 유전체층과; 그리고
    (c) 상기 제1 접촉패드상에 형성되고, 상기 유전체층을 가로질러 연장하고 상기 제2 접촉패드에 접함으로써, 상기 제1 및 제2 접촉패드를 전기적으로 접속하는 도전성 지주(支柱)
    를 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  2. 제1항에 있어서, 상기 유전체층은 상기 제1 및 제2 인쇄 배선회로 기판을 서로 접합하는 접착제를 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  3. 제2항에 있어서, 상기 유전체층은 양면이 접착제로 도포되어 있고 도전성 지주가 관통하여 연장하는 개구를 포함하는 유전체막을 더 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  4. 제2항에 있어서, 상기 유전체층은 접착제로 채워지고 도전성 지주가 관통하여 연장하는 개구를 포함하는 프리프레그(prepreg) 시트를 더 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  5. 제2항에 있어서, 상기 유전체층은 개구의 격자를 포함하고, 상기 도전성 지주는 상기 개구의 격자내 개구중의 하나에 정렬되는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  6. 제1항에 있어서, 상기 도전성 지주는 제1 및 제2 접촉패드의 폭보다 작은 폭을 갖는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  7. 제1항에 있어서, 상기 도전성 지주는 상기 제1 접촉패드상에 형성되는 제1 금속층과, 그 제1 금속층상에 형성되는 제2 금속층을 포함하고, 상기 제2 금속층은 상기 제2 접촉패드와 함께 용융되는 용융가능한 금속을 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  8. 제7항에 있어서, 상기 제1 금속층은 동을 포함하고, 상기 제2 금속층은 주석을 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  9. 제7항에 있어서, 상기 제2 접촉패드는 그 표면에 퇴적되고 도전성 지주상에 상기 제2 금속층과 함께 용융된 접착촉진층을 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  10. 제9항에 있어서, 상기 접착촉진층은 약 8 내지 50마이크로인치 범위의 두께로 퇴적된 금을 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  11. (a) 도전체층이 표면상에 배설된 절연기판을 포함하는 제1 인쇄 배선회로 기판상에 도전성 지주를 형성하는 단계로서, 상기 도전성 지주는 제1 인쇄 배선회로기판의 도전체층내에 배설된 제1 접촉패드상에 배설되는 단계와;
    (b) 제2 접촉패드가 상기 도전성 지주에 정렬한 상태로 그리고 유전체층이 그 사이에 배설된 상태로 상기 제1 인쇄 배선회로 기판 상부에 제2 인쇄 배선회로 기판을 위치시키는 단계로서, 상기 제2 인쇄 배선회로 기판은 그 표면상에 도전체층이 배설된 절연기판을 포함하고, 상기 제2 접촉패드는 상기 제2 인쇄 배선회로 기판의 도전체층내에 배설되고, 상기 제1 및 제2 인쇄 배선회로 기판중의 최소한 하나는 상기 절연기판의 대향하는 표면상에 형성된 제2 도전체층을 포함하는 단계와; 그리고
    (c) 상기 도전성 지주가 유전체층을 가로질러 연장하여 제2 접촉패드에 인접할 때까지 상기 제1 및 제2 인쇄 배선회로 기판을 압축함으로써, 상기 제1 및 제2 접촉패드를 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
  12. 제11항에 있어서, 상기 유전체층은 접착제를 포함하고, 상기 압축단계는 접착제로 상기 제1 및 제2 인쇄 배선회로 기판을 서로 기계적으로 접합하는 단계를 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리.
  13. 제12항에 있어서, 상기 유전체층은 양면이 접착제로 도포되어 있고 도전성 지주가 관통하여 연장하는 개구를 포함하는 유전체막을 더 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
  14. 제12항에 있어서, 상기 유전체층은 접착제로 채워지고 도전성 지주가 관통하여 연장하는 개구를 포함하는 프리프레그 시트를 더 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
  15. 제12항에 있어서, 상기 유전체층은 개구의 격자를 포함하고, 상기 도전성 지주는 상기 개구의 격자내 개구중의 하나에 정렬되는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
  16. 제11항에 있어서, 상기 도전성 지주는 제1 및 제2 접촉패드의 폭보다 작은 폭을 갖는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
  17. 제11항에 있어서, 상기 형성단계는 상기 제1 접촉패드상에 제1 금속층을 퇴적하는 단계와, 상기 제1 금속층 상부에 제2의, 용융가능한 금속층을 퇴적하는 단계를 포함하고, 상기 압축단계는 열을 가하여 상기 제2 금속층을 상기 제2 접착패드에 용융하는 단계를 포함하는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
  18. 제17항에 있어서, 상기 형성단계는 레지스트마스크를 포토이미지화(photoimaging)하는 단계를 포함하고, 상기 제1 및 제2 금속층은 상기 레지스트마스크를 통하여 전기도금을 거쳐 퇴적되는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
  19. 제17항에 있어서, 상기 제2 접촉패드상에 접착촉진층을 퇴적하는 단계를 더 포함하고, 상기 압축단계는 상기 접착촉진층을 상기 제2 금속층과 함께 상기 도전성 지주상에 용융하는 것을 특징으로 하는 인쇄 배선회로 어셈블리의 제조방법.
KR10-1998-0705135A 1996-01-05 1997-01-03 인쇄배선회로다층어셈블리및그제조방법 Expired - Fee Related KR100442215B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/583,645 US5839188A (en) 1996-01-05 1996-01-05 Method of manufacturing a printed circuit assembly
US08/583,645 1996-01-05
US8/583,645 1996-01-05

Publications (2)

Publication Number Publication Date
KR19990077005A true KR19990077005A (ko) 1999-10-25
KR100442215B1 KR100442215B1 (ko) 2004-11-09

Family

ID=24334001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0705135A Expired - Fee Related KR100442215B1 (ko) 1996-01-05 1997-01-03 인쇄배선회로다층어셈블리및그제조방법

Country Status (12)

Country Link
US (2) US5839188A (ko)
EP (1) EP0956748A1 (ko)
JP (1) JP2000515680A (ko)
KR (1) KR100442215B1 (ko)
CN (1) CN1096222C (ko)
AU (1) AU1527697A (ko)
BR (1) BR9706961A (ko)
CA (1) CA2241446A1 (ko)
IL (1) IL125101A (ko)
MY (1) MY113149A (ko)
TW (1) TW342580B (ko)
WO (1) WO1997025844A1 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
WO1998056219A1 (en) * 1997-06-06 1998-12-10 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
US6315856B1 (en) * 1998-03-19 2001-11-13 Kabushiki Kaisha Toshiba Method of mounting electronic component
JP3535746B2 (ja) * 1998-08-20 2004-06-07 ソニーケミカル株式会社 フレキシブル基板製造方法
US6492738B2 (en) * 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
US6299749B1 (en) 1999-10-25 2001-10-09 Molex Incorporated Method of fabricating an electrical component
US6484045B1 (en) * 2000-02-10 2002-11-19 Medtronic Minimed, Inc. Analyte sensor and method of making the same
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
US6477031B1 (en) * 2000-03-22 2002-11-05 Tdk Corporation Electronic component for high frequency signals and method for fabricating the same
US6461677B1 (en) 2000-04-18 2002-10-08 Molex Incorporated Method of fabricating an electrical component
US6484299B1 (en) * 2000-07-07 2002-11-19 Micron Technology, Inc. Method and apparatus for PCB array with compensated signal propagation
SE518640C2 (sv) * 2000-07-11 2002-11-05 Mydata Automation Ab Förfarande, anordning för applicering av ett visköst medium på ett substrat, anordning för applicering av ytterligare visköst medium samt användningen av screentryckning
SE518642C2 (sv) * 2000-07-11 2002-11-05 Mydata Automation Ab Förfarande, anordning för att förse ett substrat med visköst medium, anordning för korrigering av applikationsfel samt användningen av utskjutnings- organ för korrigering av appliceringsfel
US6872586B2 (en) 2000-10-17 2005-03-29 Seiko Epson Corporation Method of manufacture of active matrix substrate and liquid crystal display device
SE0004125L (sv) * 2000-11-10 2002-05-11 Ericsson Telefon Ab L M Distanshållande dielektriskt skikt
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6866741B2 (en) * 2001-01-08 2005-03-15 Fujitsu Limited Method for joining large substrates
JP4344101B2 (ja) * 2001-02-14 2009-10-14 Ｏｋｉセミコンダクタ株式会社 配線構造部
US6490786B2 (en) * 2001-04-17 2002-12-10 Visteon Global Technologies, Inc. Circuit assembly and a method for making the same
TW540281B (en) * 2001-08-09 2003-07-01 Matsushita Electric Industrial Co Ltd Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
EP1296374B1 (en) * 2001-09-14 2012-09-05 STMicroelectronics Srl Process for bonding and electrically connecting microsystems integrated in several distinct substrates
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
JP3893100B2 (ja) * 2002-10-29 2007-03-14 新光電気工業株式会社 配線基板への電子部品搭載方法
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
US6982504B2 (en) * 2003-01-24 2006-01-03 Gsi Group Corporation Galvanometer motor with composite stator assembly
GB0302485D0 (en) 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
US20040241396A1 (en) * 2003-05-29 2004-12-02 3M Innovative Properties Company Method of modifying a surface of a substrate and articles therefrom
US20040241323A1 (en) * 2003-05-29 2004-12-02 3M Innovative Properties Company Method for applying adhesive to a substrate
GB0400982D0 (en) * 2004-01-16 2004-02-18 Fujifilm Electronic Imaging Method of forming a pattern on a substrate
US7378598B2 (en) * 2004-02-19 2008-05-27 Hewlett-Packard Development Company, L.P. Printed circuit board substrate and method for constructing same
US6989493B2 (en) * 2004-03-03 2006-01-24 Seagate Technology Llc Electrical feedthrough assembly for a sealed housing
JP2006019567A (ja) * 2004-07-02 2006-01-19 Seiko Epson Corp シールド線
US8802214B2 (en) * 2005-06-13 2014-08-12 Trillion Science, Inc. Non-random array anisotropic conductive film (ACF) and manufacturing processes
US20060280912A1 (en) * 2005-06-13 2006-12-14 Rong-Chang Liang Non-random array anisotropic conductive film (ACF) and manufacturing processes
US7444253B2 (en) * 2006-05-09 2008-10-28 Formfactor, Inc. Air bridge structures and methods of making and using air bridge structures
KR100752665B1 (ko) * 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
US7923488B2 (en) * 2006-10-16 2011-04-12 Trillion Science, Inc. Epoxy compositions
WO2008059695A1 (en) * 2006-11-13 2008-05-22 Konica Minolta Opto, Inc. Lens unit, method for manufacturing lens unit, lens camera cone, method for manufacturing the lens camera cone, and image pick-up device
US20080171450A1 (en) * 2007-01-12 2008-07-17 Nokia Corporation Wafer Bump Manufacturing Using Conductive Ink
JP2009135388A (ja) * 2007-10-30 2009-06-18 Hitachi Chem Co Ltd 回路接続方法
TW200941659A (en) * 2008-03-25 2009-10-01 Bridge Semiconductor Corp Thermally enhanced package with embedded metal slug and patterned circuitry
JP5217659B2 (ja) * 2008-06-10 2013-06-19 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP4825286B2 (ja) * 2009-08-07 2011-11-30 ナミックス株式会社 多層配線板の製造方法
JP2011049367A (ja) * 2009-08-27 2011-03-10 Panasonic Corp 基板接続構造および電子機器
DE102011075009B4 (de) * 2011-04-29 2019-11-14 Continental Automotive Gmbh Auf einem Träger angeordnete Kontaktfläche zur Verbindung mit einer auf einem weiteren Träger angeordneten Gegenkontaktfläche
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
EP2544514B1 (de) * 2011-07-05 2019-03-06 Pierburg Pump Technology GmbH Verfahren zur Überprüfung einer korrekten Klebung eines Substrates auf einem elektrisch und thermisch leitfähigen Körper
US9475963B2 (en) 2011-09-15 2016-10-25 Trillion Science, Inc. Fixed array ACFs with multi-tier partially embedded particle morphology and their manufacturing processes
US9102851B2 (en) 2011-09-15 2015-08-11 Trillion Science, Inc. Microcavity carrier belt and method of manufacture
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9179547B2 (en) * 2013-03-30 2015-11-03 Shenzhen O-Film Tech Co., Ltd. Gold finger and touch screen
KR101513642B1 (ko) * 2013-08-21 2015-04-20 엘지전자 주식회사 반도체 디바이스
JP2015156309A (ja) * 2014-02-20 2015-08-27 矢崎総業株式会社 ヒューズ
JP5974147B1 (ja) * 2015-07-31 2016-08-23 株式会社フジクラ 配線体アセンブリ、導体層付き構造体、及びタッチセンサ
TWI566646B (zh) * 2015-10-06 2017-01-11 挺暉工業股份有限公司 柔性印刷電路板、連接器組件及電子裝置
CN109246925B (zh) * 2018-08-28 2020-03-31 庆鼎精密电子（淮安）有限公司 软硬板的制作方法
JP7125547B2 (ja) 2018-12-29 2022-08-24 深南電路股▲ふん▼有限公司 多様に組み立て可能なプリント基板及びその製造方法
US11257790B2 (en) * 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
JP7534243B2 (ja) 2021-03-19 2024-08-14 Ｎｅｃプラットフォームズ株式会社 多層基板、集積型磁性デバイス、電源装置及び多層基板の製造方法
CN115226304B (zh) * 2021-04-20 2025-03-21 庆鼎精密电子（淮安）有限公司 电路板及其制造方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2721822A (en) 1953-07-22 1955-10-25 Pritikin Nathan Method for producing printed circuit
NL190034A (ko) 1953-08-17
US3181986A (en) 1961-03-31 1965-05-04 Intellux Inc Method of making inlaid circuits
US3350498A (en) 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
US3475213A (en) 1965-09-13 1969-10-28 Minnesota Mining & Mfg Electrically conductive adhesive tape
US3680037A (en) 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US4174331A (en) 1972-06-23 1979-11-13 The Carborundum Company Refractory moldable composition containing ceramic fiber and colloidal silica
US3823252A (en) 1972-10-26 1974-07-09 Owens Illinois Inc Conducting element having bundled substantially parallel crystalline conductors and process for manufacture
AT332926B (de) * 1973-02-21 1976-10-25 Electrovac Anordnung zur verbindung von einander gegenuberliegenden elektrischen leitern und verfahren zu deren herstellung
US3986255A (en) 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
US3982320A (en) 1975-02-05 1976-09-28 Technical Wire Products, Inc. Method of making electrically conductive connector
US4050756A (en) 1975-12-22 1977-09-27 International Telephone And Telegraph Corporation Conductive elastomer connector and method of making same
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4159222A (en) 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
JPS5668579A (en) 1979-11-09 1981-06-09 Hitachi Ltd Connecting method by melting solder
US4545840A (en) * 1983-03-08 1985-10-08 Monolithic Memories, Inc. Process for controlling thickness of die attach adhesive
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS6433808A (en) 1986-10-18 1989-02-03 Japan Synthetic Rubber Co Ltd Conductive particle and conductive adhesive including it
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
KR910004797B1 (ko) 1987-04-08 1991-07-13 가시오 게이상기 가부시기가이샤 소형 전자기기 및 그 제조방법
US4771159A (en) 1987-05-27 1988-09-13 Gte Government Systems Corporation Method of soldering leadless component carriers or the like
US4778635A (en) 1987-09-18 1988-10-18 American Telephone And Telegraph Company Method and apparatus for fabricating anisotropically conductive material
JPH01206575A (ja) 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
AU612771B2 (en) * 1988-02-26 1991-07-18 Minnesota Mining And Manufacturing Company Electrically conductive pressure-sensitive adhesive tape
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US4908258A (en) 1988-08-01 1990-03-13 Rogers Corporation High dielectric constant flexible sheet material
USRE35064E (en) 1988-08-01 1995-10-17 Circuit Components, Incorporated Multilayer printed wiring board
JPH0291360U (ko) 1988-12-29 1990-07-19
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5235741A (en) 1989-08-18 1993-08-17 Semiconductor Energy Laboratory Co., Ltd. Electrical connection and method for making the same
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JPH03196650A (ja) 1989-12-26 1991-08-28 Sharp Corp フリップチップボンディング方法
JPH03209734A (ja) 1990-01-11 1991-09-12 Japan Radio Co Ltd 半導体接続方法
JPH03218030A (ja) 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2590450B2 (ja) 1990-02-05 1997-03-12 株式会社村田製作所 バンプ電極の形成方法
JPH03231216A (ja) 1990-02-06 1991-10-15 Nec Corp 光シャッタ
JP2740357B2 (ja) 1990-02-06 1998-04-15 松下電工株式会社 プリント回路用基板
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5538789A (en) 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5112464A (en) 1990-06-15 1992-05-12 The Dow Chemical Company Apparatus to control reverse current flow in membrane electrolytic cells
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5060844A (en) 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5137791A (en) 1990-09-13 1992-08-11 Sheldahl Inc. Metal-film laminate resistant to delamination
US5112462A (en) 1990-09-13 1992-05-12 Sheldahl Inc. Method of making metal-film laminate resistant to delamination
JP2906282B2 (ja) 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
US5154341A (en) 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
JPH04317663A (ja) 1991-04-16 1992-11-09 Photonics:Kk つぼの刺激装置
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5261155A (en) 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JPH0548230A (ja) * 1991-08-17 1993-02-26 Fuji Xerox Co Ltd 薄膜配線基板
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
US5261593A (en) 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3113749B2 (ja) * 1992-11-27 2000-12-04 株式会社リコー 配線構造及び導電部材の製造方法
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5450290A (en) 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5346775A (en) 1993-02-22 1994-09-13 At&T Laboratories Article comprising solder with improved mechanical properties
US5324569A (en) 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5445308A (en) 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5439162A (en) 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
DE69419219T2 (de) * 1993-09-03 2000-01-05 Kabushiki Kaisha Toshiba, Kawasaki Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5492266A (en) 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5497938A (en) 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5468655A (en) 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
US5429293A (en) 1994-12-19 1995-07-04 Motorola, Inc. Soldering process

Also Published As

Publication number Publication date
CN1096222C (zh) 2002-12-11
AU1527697A (en) 1997-08-01
US5839188A (en) 1998-11-24
IL125101A0 (en) 1999-01-26
JP2000515680A (ja) 2000-11-21
TW342580B (en) 1998-10-11
CN1212115A (zh) 1999-03-24
CA2241446A1 (en) 1997-07-17
IL125101A (en) 2003-06-24
WO1997025844A1 (en) 1997-07-17
MY113149A (en) 2001-11-30
EP0956748A1 (en) 1999-11-17
KR100442215B1 (ko) 2004-11-09
BR9706961A (pt) 1999-12-28
US6246014B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
KR100442215B1 (ko) 인쇄배선회로다층어셈블리및그제조방법
US6147870A (en) Printed circuit assembly having locally enhanced wiring density
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US7076869B2 (en) Solid via layer to layer interconnect
US6541712B1 (en) High speed multi-layer printed circuit board via
KR940009175B1 (ko) 다층 프린트기판의 제조방법
EP0469308B1 (en) Multilayered circuit board assembly and method of making same
JP2003174265A (ja) 多層配線回路基板
US20020104669A1 (en) Methods and apparatus for shielding printed circuit board circuits
EP1197130A1 (en) Circuitry with integrated passive components and method for producing same
CN1717149B (zh) 电路化衬底
US7334323B2 (en) Method of making mutilayered circuitized substrate assembly having sintered paste connections
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
WO2000044210A1 (en) Multi-layer rf printed circuit architecture
JP3348004B2 (ja) 多層配線基板およびその製造方法
WO1997025845A1 (en) Printed circuit assembly and method of manufacture therefor
US5763060A (en) Printed wiring board
JP3945764B2 (ja) 配線基板
JP2003243831A (ja) 配線基板およびその製造方法
JPH06204664A (ja) 多層化基板
RU2186469C2 (ru) Способ изготовления многослойных интегральных схем и многослойных печатных плат с использованием полимерной подложки
JP2003229661A (ja) 配線基板およびその製造方法
JP2002290032A (ja) 配線基板の製造方法
JP4413533B2 (ja) 多層配線基板
JPH0918151A (ja) 実装回路装置およびその製造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20070721

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20070721