JP2005159352A - Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法 - Google Patents

Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法 Download PDF

Info

Publication number
JP2005159352A
JP2005159352A JP2004335343A JP2004335343A JP2005159352A JP 2005159352 A JP2005159352 A JP 2005159352A JP 2004335343 A JP2004335343 A JP 2004335343A JP 2004335343 A JP2004335343 A JP 2004335343A JP 2005159352 A JP2005159352 A JP 2005159352A
Authority
JP
Japan
Prior art keywords
region
gate
ldmos
regions
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004335343A
Other languages
English (en)
Other versions
JP4851080B2 (ja
Inventor
Torkel Arnborg
アリンボルグ トルケル
Ulf Smith
スミス ウルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005159352A publication Critical patent/JP2005159352A/ja
Application granted granted Critical
Publication of JP4851080B2 publication Critical patent/JP4851080B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
    • H10D64/0133—Aspects related to lithography, isolation or planarisation of the conductor at least part of the entire electrode being a sidewall spacer, being formed by transformation under a mask or being formed by plating at a sidewall
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】集積回路、特に無線周波数のアプリケーションのための、集積回路内のＬＤＭＯＳトランジスタ装置を提供する。
【解決手段】半導体基板（１１）、ＬＤＭＯＳゲート領域（１７）、ＬＤＭＯＳソース（１４）とドレイン（１５）領域およびＬＤＭＯＳゲート領域の下に配置されたチャネル領域（１３）を含み、チャネル領域がＬＤＭＯＳソースとドレイン領域を相互結合する集積ＬＤＭＯＳトランジスタ。ＬＤＭＯＳゲート領域は、第１（１８ａ）および第２（１８ｂ）のゲート絶縁領域、その間に備えられる中央配置ゲート分割絶縁領域（１９）、およびそれぞれ第１および第２のゲート絶縁領域上に備えられ、中央配置ゲート分割絶縁領域のスペーサ領域の外側で各々エッチングされる第１（２０ａ）および第２（２０ｂ）の個別ゲート導電層領域を含む。
【選択図】図１

Description

本発明は一般に集積回路技術の分野に関し、特に、ＬＤＭＯＳ（側方二重拡散ＭＯＳ）トランジスタ装置、ＬＤＭＯＳトランジスタ装置を含む集積回路、およびＬＤＭＯＳトランジスタ装置を有する集積回路の製造方法に、それぞれ関係する。
ＬＤＭＯＳトランジスタの速度は、相互コンダクタンスｇｍおよび入力キャパシタンスＣｉｎにより決定され、特にこの速度は、ｇｍ／Ｃｉｎに比例する。相互コンダクタンスを変更せずにこのキャパシタンスを減少させることにより、プロセス・リソグラフィーへ影響することなく何も欠点を加えずに速度を増すことができる。
今日のプロセス・リソグラフィが許容する最少のマスク寸法よりも短いチャネル長さを有する縮小装置を使用する改良された効率が、いくつかの方法により得られている。一つの一般的な方法は、チャネル長さまたはゲートの長さなどのクリティカルな長さを定義する拡散ステップを使用することであって、たとえば、公表された米国特許出願番号２００２００５５２２０ A１を参照されたい。
いくつかの先行技術の解決法は、充分な改良可能性を考慮に入れていない。たとえば、いくつかの先行技術の上記に指摘した種類のＬＤＭＯＳトランジスタは、依然として不必要に高い入力キャパシタンスを有し、それにより、不必要に遅い速度を有する。
前記の米国特許出願に描かれたような、ＬＤＭＯＳトランジスタのためのいくつかの更なる先行技術の解決法は、サブ・リソグラフィ的仕様サイズを有する装置を製作するための追加の処理ステップを必要とする。
従って本発明の一つの目的は、集積回路、特に無線周波数のアプリケーションのための、集積回路内のＬＤＭＯＳトランジスタ装置を提供することであり、このＬＤＭＯＳトランジスタ装置は、上述の先行技術に関連する諸問題を克服するものである。
さらに本発明の一つの目的は、そうしたＬＤＭＯＳトランジスタ装置を含む集積回路を供給することである。
さらにまた本発明の一つの目的は、集積回路特に無線周波数アプリケーションのための集積回路の製造方法を供給することであり、これには上述の目的を達成するＬＤＭＯＳトランジスタが含まれる。
本発明によりこれらの諸目的は、添付の特許請求の範囲に記載されるＬＤＭＯＳトランジスタ装置、集積回路および製造方法で達成される。
集積回路とくに新規な分割ゲート構造を含む無線周波数アプリケーションのための、集積回路内のＬＤＭＯＳトランジスタ装置を供給することにより、ゲート長さが著しく減少し、これにより入力キャパシタンスが減少して、ＬＤＭＯＳトランジスタ装置の速度が増加する。
この新規な分割ゲート構造は、第１および第２のゲート絶縁層領域と、これら第１および第２のゲート絶縁層領域の間に供給される中央配置絶縁層領域と、前記第１および第２のゲート絶縁層領域の上に供給される第１および第２のゲート導電層領域とを含む。第１および第２のゲート導電層は、中央配置絶縁層領域の反対側でエッチングされた外部スペーサ領域であり、それぞれ中央配置絶縁層領域の長さよりも短い、好ましくは著しく短い長さをそれぞれ有する。好ましくは中央配置絶縁層領域の長さがマスクにより設定されるが、これらのゲート長さは、現在のプロセス・リソグラフィが許容する最少のマスク寸法よりも短い。
さらに好ましくは、ＬＤＭＯＳトランジスタ装置の第１および第２のゲート導電層領域は、電気接続の個別接点を備えている。この方法により、第１および第２のゲート導電層領域の一つが制御電圧へ接続されることができ、第１および第２のゲート導電層領域のもう一つが、バイアス電圧、好ましくは高いバイアス電圧へ接続されて、ＬＤＭＯＳトランジスタ装置のドレイン・ドリフト領域内のチャネル・キャリアを反転させることができる。
さらに本発明のＬＤＭＯＳトランジスタの製造方法は、好ましくはマスキングまたはエッチングにより半導体基板の上に一つの中央配置絶縁層を形成するステップと、前記中央配置絶縁層領域の反対側に第１および第２の絶縁層領域を形成するステップと、前記中央配置絶縁層領域および前記第１および第２のゲート絶縁層領域の上に一つの導電物質の層を等角的にデポジットさせるステップと、一つの導電物質の等角的にデポジットされた層を異方性にエッチングして、前記第１および第２のゲート絶縁層領域の上で前記中央配置絶縁層領域の反対側に、外側スペーサ領域の形に第１および第２のゲート導電層領域を形成するステップとを含む。
本発明の製造方法により、最新技術のBｉＣＭＯＳおよびＣＭＯＳプロセスにすでに含まれている典型的な処理ステップを使用して、あるゲート長さを有する小型仕様の装置が製造される。
本発明の更なる諸特徴およびその諸利点は、以下に示す本発明の好ましい実施例の詳細な説明および添付の図１ないし図１０により明らかになるが、これらは例示の方法によってのみ示され、したがって本発明を限定するものではない。
図１に、本発明の好ましい第１実施例によるシリコンＬＤＭＯＳトランジスタを拡大断面図で示す。このＬＤＭＯＳトランジスタは、高出力無線周波数アプリケーションに特に適合し、半導体基板１１を含み、その中に、ｎ−型ドープ・ドレイン・ドリフト１２、ｐ型ドープ・チャネル・ポケット１３、ｎ＋型ドープ・ソース１４およびｎ+型ドープ・ドレイン１５の諸領域が形成されている。基板１１内のドープ領域１２ないし１５は、フィールド酸化物１６またはシャロウ・トレンチ絶縁（ＳＴＩ）領域など他の種類の絶縁領域により横方向に取り巻かれている。
本発明のＬＤＭＯＳゲート構造１７が、基板１１の上に配置されている。ゲート構造１７は、電気絶縁物質の中央配置スプリット・ゲート分割セパレータ１９および、このスプリット・ゲート分割セパレータ１９のそれぞれの側面上の第１ゲート絶縁層領域１８ａおよび第２ゲート絶縁層領域１８ｂを含む。スプリット・ゲート分割セパレータ１９は、長さＬｇｄおよび高さｈｇを有し、これらは比較的なサイズであって、典型的に０．５ないし１ミクロンの間にある。
好ましくは、ドープされた多結晶シリコンの第１ゲート導電層領域２０ａおよび第２ゲート導電層領域２０ｂが、第１ゲート絶縁層領域１８ａおよび第２ゲート絶縁層領域１８ｂの上に配置され、ゲート導電層領域２０ａおよび２０ｂの各々は、中央配置スプリット・ゲート分割セパレータ１９に隣接するエッチング外側スペーサ領域である。さらにゲート導電層領域２０ａと２０ｂの各々は、中央配置スプリット・ゲート分割セパレータ１９の長さＬｇｄよりも、小さいないしは、非常に小さい長さＬｇを有する。このゲート長さＬｇｄは、好ましくは、０．５ミクロンよりも小さく、一層好ましくは、０．２ミクロンよりも小さく、最も好ましくは、たとえば、約５０ないし７０ｎｍのように、０．１ミクロンよりも小さい。こうして、ゲート長さは、リソグラフィ的に定義されるゲートを有する従来のＬＤＭＯＳトランジスタにおいてよりも遥かに小さく作られる。
チャネル・ポケット領域１３は、少なくとも部分的には、ゲート導電層領域の一つ２０ａの下に直接位置しており、またドレイン・ドリフト領域１２は、少なくとも部分的には、ゲート導電層領域の他の一つ２０ｂの下に直接に配置されている。
好ましくは、第１および第２のゲート導電層領域２０ａと、２０ｂおよびソース領域１４およびドレイン領域１５は、珪素化合物にされている。こうして第１および第２のゲート外側スペーサ領域２０ａと２０ｂは、シリコン領域２１ａと２１ｂおよび、その上の珪素化合物領域２２ａと２２ｂからなる。ソースおよびドレインの珪素化合物領域は２３および２４と記述されている。
ゲート導電層領域２０ａと２０ｂは、電気接続のための個別接点を備えている。好ましくは、ソース１４に最も近いゲート導電層領域２０ａは、通常のゲート機能のために制御電圧へ接続され、またドレイン１５へ最も近いゲート導電層領域２０ｂは、バイアス電圧へ接続され、これはドレイン・ドリフト領域１２内のそれ自体の下横で、できるだけ多くのチャネル・キャリアを反転させるために、好ましくは高いバイアス電圧へ接続されている。さらにドレイン・ドリフト領域１２は、好ましくは対応する単一系統ゲート・トランジスタのドレイン・ドリフト領域よりも厚くドープされていて、これによりドレイン１５に最も近いゲート導電層領域２０ｂの電圧と共に、スレッショルドを超える制御電圧においてチャネル・キャリアが反転されるのを確実にする。
ゲート導電層領域２０ａと２０ｂの間の適切な間隔を確実に取って、ゲート導電層領域２０ａと２０ｂの間の容量結合を防止する。こうして、この分離は好ましくは、ゲート絶縁層領域１８ａと１８ｂの厚さよりも大きい。
図２に、本発明の２重スペーサ・ゲートＬＤＭＯＳトランジスタの基板内の種々の領域の典型的なドーピング濃度分布を図示する。また、このトランジスタの典型的な機能寸法を示す。破線はソース・チャネルとチャネル・ドレインのｐｎ接合を示す。
図３に、本発明の２重スペーサ・ゲートＬＤＭＯＳトランジスタおよび従来の先行技術のＬＤＭＯＳトランジスタの、水平的なチャネル・ドーピング濃度分布を示す。これら二つのトランジスタのソースの異なった位置を無視すると、スレッショルド電圧を決定するドーピング濃度分布の部分が、両方の場合において、同一のスレッショルド電圧ＶＴを与える同一のピーク値を有することが分かる。
図４に示すのは、本発明の２重スペーサ・ゲートＬＤＭＯＳトランジスタおよび従来の先行技術ＬＤＭＯＳトランジスタについて、ドレイン・バイアス電圧ＶＤＳ＝１０Ｖにおいて、ゲート電圧に対する、それぞれ、ドレイン電流および相互コンダクタンスである。これらのトランジスタが同一のスレッショルド電圧ＶＴを有することがわかる。
図５および図６は、本発明の２重スペーサ・ゲートＬＤＭＯＳトランジスタおよび従来の先行技術ＬＤＭＯＳトランジスタについて、ドレイン電流に対する入力キャパシタンスおよび単一利得周波数ｆＴを、それぞれ示す。図５から分かるのは、本発明の２重スペーサ・ゲートＬＤＭＯＳトランジスタについて、入力キャパシタンスが、ほぼ２倍も低くなっている、ことである。変化しない相互コンダクタンスと、減少したキャパシタンスの組み合わせは、改良された利得と、対応する増加した単一利得遷移周波数ｆＴを与える。図６から分かるのは、単一利得遷移周波数ｆＴは、本発明の２重スペーサ・ゲートＬＤＭＯＳトランジスタについて、ほぼ２倍も高くなっていることである。
さらに理解すべきは、例示したＬＤＭＯＳトランジスタの好ましい実施例はｎチャネル装置であるが、本発明はこの点において限定されないことである。本発明はＰチャネル装置にも同様に応用できる。
さらに理解すべきは、本発明が主として無線周波数パワー・シリコンＬＤＭＯＳトランジスタ装置を目指しているが、シリコン・ベースの集積無線周波数回路におけるより小さな装置にも、それは充分利用できることである。さらに本発明の２重スペーサ・ゲートＬＤＭＯＳトランジスタは、たとえばＳｉＣ、ＧａＡｓなどの他の物質により実現できる。
以下に図７ないし図１０を参照しながら、本発明の集積ＬＤＭＯＳトランジスタの製造の好ましい実施例を説明する。この製造は、ＢｉＣＭＯＳプロセスまたは純粋なＣＭＯＳプロセスにおいて遂行できる。これらのプロセスにおける多くのステップ、たとえばウエル領域およびソース領域およびドレイン領域を形成するためのイオン注入ステップは、当業者に良く知られているので、本書には全く説明しないかまたは図式的に示すだけにする。主な目標は、どのようにＬＤＭＯＳトランジスタのゲート構造が形成されるかに置かれている。
フィールド酸化物領域１６が、ｎ−タイプにドープされた上部を有する半導体基盤１１の表面内に、形成される。フィールド酸化物領域１６は、水平方向寸法においてＬＤＭＯＳトランジスタを取り囲むように、形成される。厚めのシリコン酸化物の層が基板１１の上にデポジットされて、それからパターン化され、エッチングされて、中央配置スプリット・ゲート分割セパレータ１９を形成する。それから薄いゲート酸化物層７１がこの構造の上にデポジットされ、またこれに続いて本発明のＬＤＭＯＳトランジスタの２重スペーサ・ゲート構造のために、等角多結晶シリコン層７２がデポジットされる。
等角多結晶シリコン層７２は、好ましくは、結果するゲート層内の適切な導電性を確実にするために、厚くドープされる。図７に、結果する構造の断面図を図示する。
注意すべきは、スプリット・ゲート分割構造の高さが、スプリット・ゲート分割セパレータ１９を形成するシリコン酸化物の厚い層の厚さと、薄いゲート酸化物７１の厚さの合計に等しいこと、およびスプリット・ゲート分割構造の長さが、スプリット・ゲート分割セパレータ１９を形成するシリコン酸化物の厚い層の長さと、薄いゲート酸化物層７１の厚さの２倍との合計に等しいことである。スプリット・ゲート分割セパレータ１９を形成するシリコン酸化物の厚い層のデポジット厚さとエッチングは、そのように選択される。
それから等角デポジット多結晶シリコン層７２が異方性にエッチングされて、薄いゲート酸化物層７１の上で、中央配置スプリット・ゲート分割セパレータ１９の反対側に、外側スペーサ領域２１ａおよび２１ｂの形に、第１および第２のゲート導電層領域を形成する。このエッチングは、下にあるゲート酸化物層７１に関して選択的である。結果する構造の断面図を、図８に図示する。
外側スペーサ領域２１ａおよび２１ｂの接点を形成するために、マスク（図示なし）を貫通して異方性のエッチングが遂行され、それによりＬＤＭＯＳトランジスタの基板領域の外側領域で、フィールド酸化物１６が形成されていない所に、外側スペーサ領域２１ａと２１ｂの広がりの上に、多結晶シリコン接触領域９１ａおよび９１ｂが形成される。図９に、そうした構造の断面を図示する。この多結晶シリコン接触領域９１ａおよび９１ｂは、後にこの構造の金属化の間に、この構造の金属層（図示なし）へ、個別に接続される。多結晶シリコン接触領域９１ａおよび９１ｂを形成するためのマスキングとエッチング、または他のマスキングとエッチングは、外側スペーサ領域２１ａおよび２１ｂのレイアウトを決定するため、またそれらが互いに他と電気的に絶縁されるのを確実にするために、使用される。
それから薄いゲート酸化物層７１がエッチングされるが、これは外側スペーサ領域２１ａおよび２１ｂをマスクとして使用し、第１ゲート酸化物層領域１８ａと第２ゲート酸化物層領域１８ｂを形成する。以前に遂行されていない基板のドーピングが、この処理でイオン注入により遂行されて、チャネル・ポケット領域１３、ソース領域１４およびドレイン領域１５を形成する。結果する構造の断面を、図１０に図示する。
処理は、外側スペーサ・ゲート領域２１ａと２１ｂおよびソース領域１４およびドレイン領域１５の珪素化合物化に続いて、図１に図示したような構造を得る。注意すべきは、多結晶シリコン接触領域９１ａおよび９１ｂであって、多結晶シリコン接触領域９１ａと９１ｂの下の外側スペーサ領域２１ａと２１ｂの延長でないものが、同時にニッケル珪素化合物化されることである。
好ましくは、珪素化合物化のためにニッケル、プラチナまたはパラヂウムが使用される。これらの原子は、珪素化合物化の間に本質的にシリコンの中に移動するので、ソース領域１４またはドレイン領域１５および外側スペーサ領域２１ａ、２１ｂの間で、ブリッジする危険が全くない。注意すべきは、これは珪素化合物化の間にシリコン原子が金属の中へ移動するチタンまたはコバルトなどいくつかの他の一般的な金属珪素化合物と対照をなすことである。この場合、珪素化合物化は、酸化物へじわじわと増大して横切ることにより、ソース領域１４またはドレイン領域１５と外側スペーサ・ゲート領域２１ａ、２１ｂの間に、回路の短絡を引き起こす。しかしながら、そうした回路短絡の危険がないアプリケーションにおいては、チタンまたはコバルトを、珪素化合物化のために同等に使用できる。
珪素化合物の形成の後に、ソース領域１４とドレイン領域１５、および多結晶シリコン接触領域９１ａ、９１ｂは、装置の金属化の間に接続される。
本発明の好ましい実施例によるモノリシック集積ＬＤＭＯＳトランジスタを高度に拡大した断面図である。 図１に例示した本発明のＬＤＭＯＳトランジスタのゲート構造の下の基板における典型的なドーピング濃度を図示する。 図１に示した本発明のＬＤＭＯＳトランジスタの種々なシミュレートされた特性を、従来のＬＤＭＯＳトランジスタと比較して図示する図表である。 図１に示した本発明のＬＤＭＯＳトランジスタの種々なシミュレートされた特性を、従来のＬＤＭＯＳトランジスタと比較して図示する図表である。 図１に示した本発明のＬＤＭＯＳトランジスタの種々なシミュレートされた特性を、従来のＬＤＭＯＳトランジスタと比較して図示する図表である。 図１に示した本発明のＬＤＭＯＳトランジスタの種々なシミュレートされた特性を、従来のＬＤＭＯＳトランジスタと比較して図示する図表である。 本発明のさらなる好ましい実施例による処理の間の半導体構造の一部分を高度に拡大した断面図である。 本発明のさらなる好ましい実施例による処理の間の半導体構造の一部分を高度に拡大した断面図である。 本発明のさらなる好ましい実施例による処理の間の半導体構造の一部分を高度に拡大した断面図である。 本発明のさらなる好ましい実施例による処理の間の半導体構造の一部分を高度に拡大した断面図である。
これらの図面を通じて使用された同一の参照番号は、種々な実施例の同一または類似の構成要素、部分、詳細などを示す。
符号の説明
１１ 半導体基板
１２ ドレイン・ドリフト領域
１３ チャネル領域
１４ ＬＤＭＯＳソース領域
１５ ＬＤＭＯＳドレイン領域
１８ａ 第１ゲート絶縁層領域
１８ｂ 第２ゲート絶縁層領域
１９ 中央配置絶縁層領域
２０ａ 第１ゲート導電層領域
２０ｂ 第２ゲート導電層領域
２２ａ、２２ｂ 外側スペーサ領域の珪素化合物
２３ ＬＤＭＯＳソース領域の珪素化合物
２４ ＬＤＭＯＳドレイン領域の珪素化合物
Ｌｇｄ 中央配置絶縁層領域（１９）の長さ
Ｌｇ 第１ゲート導電層（２０ａ）および第２ゲート導電層（２０ｂ）の長さ

Claims (17)

  1. 半導体基板（１１）と、
    前記基板上のＬＤＭＯＳゲート領域（１７）と、
    ＬＤＭＯＳソース領域（１４）およびＬＤＭＯＳドレイン領域（１５）と、
    前記ＬＤＭＯＳゲート領域の下で前記基板内に配置されたチャネル領域（１３）であり前記ＬＤＭＯＳソース領域およびドレイン領域を相互結合する前記チャネル領域とを含む、集積回路特に無線周波数アプリケーションのための集積回路内のＬＤＭＯＳトランジスタ装置であって、
    第１ゲート絶縁層領域（１８ａ）および第２ゲート絶縁層領域（１８ｂ）と、
    前記第１および第２の絶縁層領域の間に供給される中央配置絶縁層領域（１９）と、
    第１ゲート導電層領域（２０ａ）および第２ゲート導電層領域（２０ｂ）であって、これらの各々は前記第１および第２のゲート絶縁層領域のそれぞれ一つの上に供給され、前記中央配置絶縁層領域において各々エッチングされた外側スペーサ領域であって前記中央配置絶縁層領域の長さ（Ｌｇｄ）よりも短い長さ（Ｌｇ）を各々有するものとを、前記ＬＤＭＯＳゲート領域が含むことを特徴とする前記ＬＤＭＯＳトランジスタ装置。
  2. 前記第１ゲート導電層および前記第２ゲート導電層が電気接続のための個別接点を備えている請求項１記載のＬＤＭＯＳトランジスタ装置。
  3. 前記チャネル領域（１３）が前記第１および第２のゲート導電層領域の一つ（２０ａ）の直接下に少なくとも部分的に位置し、また、一つのドレイン・ドリフト領域（１２）が前記第１および第２のゲート導電層領域のもう一つのもの（２０ｂ）の直接下に少なくとも部分的に位置している請求項１または請求項２記載のＬＤＭＯＳトランジスタ装置。
  4. 前記第１および第２のゲート導電層領域の前記一つが制御電圧へ接続され、また、前記第１および第２のゲート導電層領域のもう一つのものがバイアス電圧、好ましくは高いバイアス電圧へ接続されて、前記ドレイン・ドリフト領域内のチャネル・キャリアを反転させる請求項３記載のＬＤＭＯＳトランジスタ装置。
  5. 前記第１および第２のゲート導電層領域がドープされた多結晶シリコンで各々作られている請求項１ないし請求項４のいずれかに記載のＬＤＭＯＳトランジスタ装置。
  6. 前記第１および第２のゲート導電層領域が珪素化合物化（２２ａ、２２ｂ）、特にニッケル珪素化合物化されている請求項５記載のＬＤＭＯＳトランジスタ装置。
  7. 前記ＬＤＭＯＳトランジスタ装置が無線周波数パワー・トランジスタである請求項１ないし請求項６のいずれかに記載のＬＤＭＯＳトランジスタ装置。
  8. 請求項１ないし請求項７のいずれかに記載のＬＤＭＯＳトランジスタ装置を含むモノリシック集積回路。
  9. 一つのＬＤＭＯＳトランジスタ装置を含むモノリシック集積回路の製造方法であって、
    半導体基板（１１）を供給するステップと、
    前記半導体基板上にＬＤＭＯＳゲート領域（１７）を形成するステップと、
    ＬＤＭＯＳソース領域（１４）およびＬＤＭＯＳドレイン領域（１５）を形成するステップと、
    前記ＬＤＭＯＳゲート領域の下に前記基盤内に配置されたチャネル領域（１３）を形成し、前記チャネル領域が前記ＬＤＭＯＳソース領域と前記ＬＤＭＯＳドレイン領域を相互接続するステップとを含み、前記基板上にＬＤＭＯＳゲート領域を形成する前記ステップが、
    中央配置絶縁層領域（１９）を形成するステップと、
    前記中央配置絶縁層領域の反対側に第１ゲート絶縁層領域（１８ａ）および第２ゲート絶縁層領域（１８ｂ）を形成するステップと、
    前記中央配置絶縁層領域および前記第１および第２のゲート絶縁層領域の上に導電物質の層を等角的にデポジットするステップと、
    前記導電物質の等角的にデポジットされた層を異方的にエッチングして、前記第１および第２のゲート絶縁層領域上で、前記中央配置絶縁層領域の反対側に外側スペーサ領域の形に第１ゲート導電層領域（２０ａ）および第２ゲート導電層領域（２０ｂ）を形成するステップとを含むことを特徴とする前記方法。
  10. 前記中央配置絶縁層領域（１９）が第１長さ（Ｌｇｄ）により形成され、また、前記第１ゲート導電層領域（２０ａ）および第２ゲート導電層領域（２０ｂ）が第２長さ（Ｌｇ）により形成され、前記第１長さ（Ｌｇｄ）が前記第２長さ（Ｌｇ）よりも長い請求項９記載の方法。
  11. 絶縁物質の層をデポジットして前記絶縁物質の層をエッチングすることにより、前記中央配置絶縁層領域が形成される請求項９または請求項１０に記載の方法。
  12. 前記導電物質が、ドープされた好ましくは厚くドープされた半導体物質特に多結晶シリコンである請求項９ないし請求項１１のいずれかに記載の方法。
  13. 前記外側スペーサ領域のレイアウトは、前記導電物質の前記層のマスキングおよび等方性エッチングにより設定される請求項９ないし請求項１２のいずれかに記載の方法。
  14. 前記外側スペーサ領域が珪素化合物化され、特にニッケル珪素化合物化（２２ａ、２２ｂ）されている請求項９ないし請求項１３のいずれかに記載の方法。
  15. 前記ＬＤＭＯＳソース領域および前記ＬＤＭＯＳドレイン領域が、前記外側スペーサ領域の珪素化合物化（２２ａ、２２ｂ）と同時に珪素化合物化（２３、２４）される請求項１４記載の方法。
  16. ドープされ好ましくは厚くドープされた半導体物質特に多結晶シリコンで特に作られた前記第１および第２の接触領域が、それらの各々が前記外側スペーサ領域のそれぞれの一つに接続されて形成される請求項９ないし１５のいずれかに記載の方法。
  17. 前記モノリシック集積回路が金属化され、前記第１および第２の接触領域の各々が前記金属化の間に個別に接続される請求項１６記載の方法。
JP2004335343A 2003-11-21 2004-11-19 Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法 Expired - Fee Related JP4851080B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE0303106A SE0303106D0 (sv) 2003-11-21 2003-11-21 Ldmos transistor device, integrated circuit, and fabrication method thereof
SE0303106-9 2003-11-21

Publications (2)

Publication Number Publication Date
JP2005159352A true JP2005159352A (ja) 2005-06-16
JP4851080B2 JP4851080B2 (ja) 2012-01-11

Family

ID=29729128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335343A Expired - Fee Related JP4851080B2 (ja) 2003-11-21 2004-11-19 Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法

Country Status (4)

Country Link
US (1) US7391080B2 (ja)
JP (1) JP4851080B2 (ja)
DE (1) DE102004055640B4 (ja)
SE (1) SE0303106D0 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212316B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253195B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212317B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212315B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253197B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7868378B1 (en) * 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
JP2007059636A (ja) * 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ
US8124468B2 (en) * 2009-06-30 2012-02-28 Semiconductor Components Industries, Llc Process of forming an electronic device including a well region
US8222695B2 (en) 2009-06-30 2012-07-17 Semiconductor Components Industries, Llc Process of forming an electronic device including an integrated circuit with transistors coupled to each other
US8389369B2 (en) * 2010-02-08 2013-03-05 Semiconductor Components Industries, Llc Electronic device including a doped region disposed under and having a higher dopant concentration than a channel region and a process of forming the same
US8298886B2 (en) * 2010-02-08 2012-10-30 Semiconductor Components Industries, Llc Electronic device including doped regions between channel and drain regions and a process of forming the same
US8299560B2 (en) * 2010-02-08 2012-10-30 Semiconductor Components Industries, Llc Electronic device including a buried insulating layer and a vertical conductive structure extending therethrough and a process of forming the same
JP5732790B2 (ja) 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8822295B2 (en) 2012-04-03 2014-09-02 International Business Machines Corporation Low extension dose implants in SRAM fabrication
US20140159130A1 (en) 2012-11-30 2014-06-12 Enpirion, Inc. Apparatus including a semiconductor device coupled to a decoupling device
US9059276B2 (en) * 2013-05-24 2015-06-16 International Business Machines Corporation High voltage laterally diffused metal oxide semiconductor
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9536938B1 (en) 2013-11-27 2017-01-03 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
KR102171025B1 (ko) 2014-04-30 2020-10-29 삼성전자주식회사 비휘발성 메모리 장치
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
CN111509029B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111554579B (zh) * 2020-05-13 2023-10-20 上海华虹宏力半导体制造有限公司 开关ldmos器件及其制造方法
DE102020126658A1 (de) 2020-08-31 2022-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
CN113809177B (zh) * 2020-08-31 2025-10-31 台积电(中国)有限公司 半导体器件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213369A (ja) * 1987-03-02 1988-09-06 Toshiba Corp Ｍｏｓ型半導体装置
JPH0697439A (ja) * 1992-09-10 1994-04-08 Toshiba Corp 高耐圧半導体素子
JPH0982965A (ja) * 1995-07-11 1997-03-28 Yokogawa Electric Corp 半導体装置
JPH09107094A (ja) * 1995-08-28 1997-04-22 Motorola Inc 高ブレークダウン電圧炭化珪素トランジスタ
JPH113993A (ja) * 1997-06-11 1999-01-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH11266018A (ja) * 1998-03-16 1999-09-28 Toshiba Corp 半導体装置
US20020119611A1 (en) * 2000-11-27 2002-08-29 Power Integrations, Inc. Method of fabricating a high-voltage transistor
WO2003005414A2 (en) * 2001-07-05 2003-01-16 International Rectifier Corporation Power mosfet with deep implanted junctions

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574208A (en) * 1982-06-21 1986-03-04 Eaton Corporation Raised split gate EFET and circuitry
JPH077824B2 (ja) 1984-01-06 1995-01-30 セイコー電子工業株式会社 不揮発性半導体メモリの低電圧書込み方法
IT1235843B (it) * 1989-06-14 1992-11-03 Sgs Thomson Microelectronics Dispositivo integrato contenente strutture di potenza formate con transistori ldmos complementari, strutture cmos e pnp verticali con aumentata capacita' di supportare un'alta tensione di alimentazione.
US5548133A (en) * 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
JPH09121053A (ja) 1995-08-21 1997-05-06 Matsushita Electric Ind Co Ltd 縦型の電界効果型トランジスタ及びその製造方法
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
US5969383A (en) * 1997-06-16 1999-10-19 Motorola, Inc. Split-gate memory device and method for accessing the same
US6506648B1 (en) * 1998-09-02 2003-01-14 Cree Microwave, Inc. Method of fabricating a high power RF field effect transistor with reduced hot electron injection and resulting structure
US6248633B1 (en) * 1999-10-25 2001-06-19 Halo Lsi Design & Device Technology, Inc. Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory
US6329687B1 (en) * 2000-01-27 2001-12-11 Advanced Micro Devices, Inc. Two bit flash cell with two floating gate regions
EP1170803A3 (en) * 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
SE519382C2 (sv) * 2000-11-03 2003-02-25 Ericsson Telefon Ab L M Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana
WO2002054449A2 (en) * 2001-01-03 2002-07-11 Mississippi State University Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
US6465836B2 (en) * 2001-03-29 2002-10-15 Taiwan Semiconductor Manufacturing Co., Ltd Vertical split gate field effect transistor (FET) device
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
US7163856B2 (en) * 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213369A (ja) * 1987-03-02 1988-09-06 Toshiba Corp Ｍｏｓ型半導体装置
JPH0697439A (ja) * 1992-09-10 1994-04-08 Toshiba Corp 高耐圧半導体素子
JPH0982965A (ja) * 1995-07-11 1997-03-28 Yokogawa Electric Corp 半導体装置
JPH09107094A (ja) * 1995-08-28 1997-04-22 Motorola Inc 高ブレークダウン電圧炭化珪素トランジスタ
JPH113993A (ja) * 1997-06-11 1999-01-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH11266018A (ja) * 1998-03-16 1999-09-28 Toshiba Corp 半導体装置
US20020119611A1 (en) * 2000-11-27 2002-08-29 Power Integrations, Inc. Method of fabricating a high-voltage transistor
WO2003005414A2 (en) * 2001-07-05 2003-01-16 International Rectifier Corporation Power mosfet with deep implanted junctions

Also Published As

Publication number Publication date
JP4851080B2 (ja) 2012-01-11
DE102004055640A1 (de) 2005-08-25
DE102004055640B4 (de) 2009-03-19
SE0303106D0 (sv) 2003-11-21
US7391080B2 (en) 2008-06-24
US20050110080A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
JP4851080B2 (ja) Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法
US6518138B2 (en) Method of forming Self-aligned lateral DMOS with spacer drift region
US6630720B1 (en) Asymmetric semiconductor device having dual work function gate and method of fabrication
CN101292340A (zh) 使用自对准沟槽隔离的减小电场dmos
US20070158741A1 (en) LDMOS Device and Method of Fabrication of LDMOS Device
JPH0832040A (ja) 半導体装置
JPH08250728A (ja) 電界効果型半導体装置及びその製造方法
KR20020055419A (ko) 반도체 장치 및 그 제조 방법
JPH06224428A (ja) 電界効果トランジスタ及びその形成方法
CN119050141A (zh) 利用埋置绝缘层作为栅极介电质的高压晶体管
US7074657B2 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
US6111293A (en) Silicon-on-insulator MOS structure
JP2000012851A (ja) 電界効果型トランジスタ及びその製造方法
CN104576732B (zh) 一种寄生FinFET的横向双扩散半导体器件
US12289913B1 (en) Device with metal field plate extension
US7141479B2 (en) Bipolar transistor and method for producing the same
KR20040043279A (ko) 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법
US5340757A (en) Method of manufacturing a vertical field effect transistor
US6709936B1 (en) Narrow high performance MOSFET device design
JP2549657B2 (ja) 半導体装置およびその製造方法
JPH05198804A (ja) 半導体装置及びその製造方法
JPH11214527A (ja) 半導体装置および半導体装置の製造方法
JP2544438B2 (ja) 半導体装置およびその製造方法
JP2001250950A (ja) 半導体装置
US5528066A (en) Bipolar transistor having a collector well with a particular concentration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110831

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111003

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111020

R150 Certificate of patent or registration of utility model

Ref document number: 4851080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees