JPS6236394B2 - - Google Patents

Info

Publication number
JPS6236394B2
JPS6236394B2 JP56125465A JP12546581A JPS6236394B2 JP S6236394 B2 JPS6236394 B2 JP S6236394B2 JP 56125465 A JP56125465 A JP 56125465A JP 12546581 A JP12546581 A JP 12546581A JP S6236394 B2 JPS6236394 B2 JP S6236394B2
Authority
JP
Japan
Prior art keywords
bonding
lead
lead frame
film
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56125465A
Other languages
English (en)
Other versions
JPS5827353A (ja
Inventor
Toyohiro Taya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56125465A priority Critical patent/JPS5827353A/ja
Publication of JPS5827353A publication Critical patent/JPS5827353A/ja
Publication of JPS6236394B2 publication Critical patent/JPS6236394B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/879—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置用リードフレーム、特に、
リードフレーム材の所定領域にのみボンデイング
のための貴金属膜を被着したリードフレームに関
する。
樹脂封止型半導体装置の製造等に用いられるリ
ードフレームは半導体素子をマウントするための
アイランド部および該アイランド部から離間して
その周囲に配設されたリード部を備えている。第
１図Ａは従来のリードフレームにおけるアイラン
ド部とリード部を示す斜視図である。同図におい
て、１はアイランド部である。該アイランド部１
の周囲には複数のリード部２がアイランド部１か
ら離間して配設されている。このリード部２はそ
の外側の図示しないリードフレーム外枠に連結さ
れ、また前記アイランド部１はブリツジ部３を介
してリードフレーム外枠に連結されている。そし
て、アイランド部１およびブリツジ部３に亘る表
面、並びに、リード部２の先端部表面には化学メ
ツキにより図中斜線を付して示すAu膜が被着さ
れている。このリードフレームを用いて樹脂封止
型半導体装置を製造する際には、まず、第２図に
示すように、半導体素子４をアイランド部１上に
ダイボンデイングする。このダイボンデイングで
はアイランド部表面に化学メツキされたAu膜と
半導体素子との共晶反応により良好なボンデイン
グ状態が得られる。続いて、第３図に示すよう
に、半導体素子４上に設けられているボンデイン
グパツド５とリード部２のAu膜を化学メツキさ
れた部分とをAu、Al等の細線からなるボンデイ
ング線６を介して接続し（以下、リード部におけ
るワイヤボンデイング位置をボンデイングポスト
と言う）、更にエポキジ樹脂等の封脂樹脂をモー
ルドして気密封止を行なう。
ところで、こうして製造された樹脂封止型半導
体装置においては前記ボンデイングワイヤ６によ
る接続の良否が装置の信頼性に大きく影響する。
そして、リードフレーム材には通常Cu、Niまた
はこれらの合金、あるいはFe、コバール等のボ
ンデイング性の低い材料が用いられるため、上記
のようにボンデイング性に優れたAu膜をボンデ
イングポスト表面に化学メツキすることによりワ
イヤボンデイングの信頼性を向上させたリードフ
レームが用いられる。このAu膜は、以前はリー
ドフレームの全面に施されていたが、貴金属の高
騰等から必要な部分にのみAuメツキを行なうよ
うになつたものである。また、最近では半導体素
子４とアイランド部１との間に電気的な接続を必
要としない半導体装置も増え、この場合には上記
のようなAu共晶法によるダイボンデイングに替
えてAgペーストによるダイボンデイングを採用
することによりAu使用量の節減が計られてい
る。更に、最近の自動ボンデイング装置ではボン
デイングの位置精度が大幅に向上し、これに伴つ
てボンデイングポスト表面のAuメツキ面積を縮
小してAu使用量を節減することも可能となつ
た。
このように、リードフレームにおけるAuメツ
キの面積は徐々に縮小され、更にボンデイングポ
スト表面でもAuメツキに替えてAg等の他の貴金
属メツキを施したリードフレームも使用されるよ
うになつた。その結果、コストは大幅に低減され
ることになつたが、ボンデイングポスト表面にこ
れら貴金属の化学メツキを施すという方法自体は
何等かわつていない。そして、化学メツキによる
これら貴金属の被着方法は最も効率が高い反面、
メツキ溶からCl、Na等による汚染を受け易いと
いう問題があつた。これらの汚染物質、特に
Cl、Naは樹脂封止後の半導体素子に悪影響を及
ぼす危険性が高いから、IC、LSI等の半導体装置
に厳しい信頼性が要求される今日、このような汚
染を完全に排除したリードフレームが要望されて
いる。また、化学メツキを施したリードフレーム
では、このような装置の信頼性に直結する問題以
外にも、その製造上、公害対策のために特別の設
備を必要とするという問題があつた。
本発明は上述の事情に鑑みてなされたもので、
ボンデイングポストその他ボンデイングに必要な
部分にのみ選択的に、かつCl、Na等に汚染され
ることなくボンデイングのための貴金属を被着
し、もつて貴金属の使用量を節減すると共に前記
汚染物による影響を回避した半導体装置用リード
フレームを提供するものである。
以下、第４図を参照して本発明の１実施例を説
明する。
第４図は本発明の１実施例になる半導体装置用
リードフレームにおけるアイランド部およびその
周囲に配設されたリード部を示す斜示図である。
同図において、１１はアイランド部である。該ア
イランド部１１の周囲には複数のリード部１２が
アイランド部１１から離間して配設されている。
このリード部１２はその外側の図示しないリード
フレーム外枠に連結され、また前記アイランド部
１１はブリツジ部１３を介してリードフレーム外
枠に連結されている。リード部１２のボンデイン
グポスト表面およびアイランド部１１の表面には
蒸着によりスポツト的にAu膜１４が被着されて
いる。
上記実施例のリードフレームを用いた場合に
も、従来と同様に樹脂封止型半導体装置を製造す
ることができる。第５図は第４図のアイランド部
１１に半導体素子１５をマウントし、該半導体素
子のボンデイングパツド１６とAu膜１４を蒸着
したボンデイングポストとをボンデイング線１７
によりワイヤボンデイングした状態を示す断面図
である。ワイヤボンデイングは自動ボンデイング
装置を用いて行なうが、既述のように最近の自動
ボンデイング装置はボンデイング位置精度が極め
て高いから、ボンデイングポストにおけるAu膜
１４の被着をスポツト的に行なつた場合にも充分
に信頼性の高いボンデイングを行なうことができ
る。第６図は自動ボンデイング装置によりワイヤ
ボンデイングを行なつている状態を示す断面図で
ある。同図において、１８はボンデイングルール
の先端部である。
上記実施例のリードフレームでは、Au膜１４
が化学メツキによらずに蒸着によつて被着したも
のであるから、従来のリードフレームのように半
導体素子に悪影響を及ぼすCl、Na等の物質で汚
染されることがない。また、その製造に際して排
水処理等、公害対策のための特別な設備を必要と
することもない。更に、Au膜４をスポツト的に
蒸着する方法は、化学メツキ法に比較してリード
フレームの限られた領域にのみAu膜を被着する
のが容易であるから、Auの使用量を節減すると
意味からも従来のリードフレームより優れてい
る。
なお、上記実施例において、半導体素子１５の
ダイボンデイングを銀ペーストにより行なう場合
には、アイランド部１１上にAu膜１４を被着す
る必要はない。
また、Au膜１４は圧着、熔着等、蒸着以外の
物理的方法により被着したものでもよい。
更に、Au膜１４の代りに同様の物理的方法に
より被着されたAg膜等の他の貴金属膜を用いる
こともできる。
以上詳述したように、化学メツキによらず、蒸
着、圧着、熔着等方法によりボンデイングのため
の貴金属膜を被着した本発明のリードフレームに
よれば、Cl、Na等の半導体素子に悪影響を及ぼ
す物質による汚染を回避できると共に、その製造
に際して公害対策のための特別な設備を必要とし
ない等、顕著な効果を得ることができる。
【図面の簡単な説明】
第１図は従来のリードフレームの要部を示す斜
視図、第２図は第１図のリードフレームに半導体
素子をマウントした状態を示す斜視図、第３図は
第２図の状態に更にワイヤボンデイングを行なつ
た状態を示す斜視図、第４図は本発明の１実施例
になるリードフレームの要部を示す斜視図、第５
図は第４図のリードフレームに半導体素子をマウ
ントし、更にワイヤボンデイングを行なつた状態
を示す断面図、第６図はボンデイングツールによ
るワイヤボンデイングの状態を示す断面図であ
る。 １１……アイランド部、１２……リード部、１
３……ブリツジ部、１４……Au膜、１５……半
導体素子、１６……ボンデイングパツド、１７…
…ボンデイング線、１１８……ボンデイングツー
ルの先端部。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子をマウントするためのアイランド
    部と、該アイランド部から離間してその周囲に配
    設されたリード部と、該リード部のボンデイング
    ポスト部にスポツト的に被着された、半導体素子
    に悪影響を及ぼす物質で汚染されていないボンデ
    イングのための貴金属膜とを具備し、該金属膜が
    蒸着、圧着または溶着により被着されていること
    を特徴とする半導体装置用リードフレーム。
JP56125465A 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム Granted JPS5827353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56125465A JPS5827353A (ja) 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56125465A JPS5827353A (ja) 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS5827353A JPS5827353A (ja) 1983-02-18
JPS6236394B2 true JPS6236394B2 (ja) 1987-08-06

Family

ID=14910754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56125465A Granted JPS5827353A (ja) 1981-08-11 1981-08-11 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5827353A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596850U (ja) * 1982-07-06 1984-01-17 日本電気株式会社 半導体装置用リ−ドフレ−ム
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
JPS6113653A (ja) * 1984-06-29 1986-01-21 Dainippon Printing Co Ltd 半導体リ−ドフレ−ムの金属部分被覆法
JPH0671058B2 (ja) * 1985-06-05 1994-09-07 日立電線株式会社 微少点状めっき部を有するリ−ドフレ−ムの製造方法
JPH02205062A (ja) * 1989-02-02 1990-08-14 Nec Kyushu Ltd リードフレーム
JPH0391251A (ja) * 1989-09-01 1991-04-16 Nippon Avionics Co Ltd チツプオンボード形ハイブリッドｉｃ用銅パターン基板
WO2005022633A1 (en) * 2003-08-29 2005-03-10 Infineon Technologies Ag Chip support of a lead frame for an integrated circuit package
US20250273540A1 (en) 2024-02-28 2025-08-28 Stmicroelectronics International N.V. Method of manufacturing semiconductor devices and corresponding semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553641A (en) * 1978-06-23 1980-01-11 Hitachi Ltd Lead frame

Also Published As

Publication number Publication date
JPS5827353A (ja) 1983-02-18

Similar Documents

Publication Publication Date Title
US6194777B1 (en) Leadframes with selective palladium plating
US7872336B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US7413934B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7268415B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US20060125062A1 (en) Semiconductor package having improved adhesion and solderability
JPS5827353A (ja) 半導体装置用リ−ドフレ−ム
US5935719A (en) Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
US5345038A (en) Multi-layer ceramic packages
JPS6342859B2 (ja)
US6180999B1 (en) Lead-free and cyanide-free plating finish for semiconductor lead frames
JPS60147148A (ja) 半導体装置用リ−ドフレ−ム
JPH0263308B2 (ja)
JPH0410699Y2 (ja)
JPS62287657A (ja) 半導体装置
JPS61278158A (ja) 半導体装置用リ−ドフレ−ム
JPH04155949A (ja) 樹脂封止型半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPH0284744A (ja) 半導体装置の製造方法
JPH02250364A (ja) リードフレーム及びその製造方法
JPH0553310B2 (ja)
JPS6244545Y2 (ja)
JPH04322435A (ja) 半導体装置およびその製造方法
TW483057B (en) Semiconductor device with bump electrode