JP2705933B2 - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JP2705933B2 JP2705933B2 JP62216529A JP21652987A JP2705933B2 JP 2705933 B2 JP2705933 B2 JP 2705933B2 JP 62216529 A JP62216529 A JP 62216529A JP 21652987 A JP21652987 A JP 21652987A JP 2705933 B2 JP2705933 B2 JP 2705933B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film
- wiring metal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010409 thin film Substances 0.000 claims description 85
- 239000010408 film Substances 0.000 claims description 83
- 229910052751 metal Inorganic materials 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- 238000001259 photo etching Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁性基板や絶縁膜上に形成する半導体薄膜
に半導体素子を形成するSOS（Silicon On Sapphire）や
SOI（Silicon On Insulator）に用いるMOSトランジスタ
の配線金属の構造とその製造方法とに関する。 〔従来の技術〕 絶縁性基板あるいは絶縁膜上の半導体薄膜に半導体素
子を形成することによって、ソースドレインと基板間お
よび配線と基板間の接合容量が小さくなり、半導体集積
回路装置の動作速度の高速化と低消費電力化と、さらに
pn接合分離が不要で半導体素子の高密度配置を達成する
ことができる利点をもつことから、このような半導体集
積回路装置の研究開発が活発に行われている。 この従来例を、サファイア基板を用いるSOSにて説明
する。 SOSにてMOSトランジスタを形成する手段として、たと
えば特開昭59−112650号公報に記載のものがある。従来
例のMOSトランジスタ構造を得るための製造工程を、第
７図を用いて説明する。 まず第７図（ａ）に示すように、サファイアからなる
絶縁性基板10上に形成する単結晶シリコン膜からなる半
導体薄膜12をエッチングすることにより島状に分離し
て、素子間分離を行う。 つぎに酸化雰囲気中で酸化処理を行うことにより、半
導体薄膜12上にゲート酸化膜14を形成する。その後、全
面に多結晶シリコンを形成し、さらにフォトエッチング
処理によりゲート電極16を形成する。さらに半導体薄膜
12のゲート電極16に整合する領域に、イオン注入法によ
り不純物を導入してソースドレイン18、20を形成する。 つぎに第７図（ｂ）に示すように、中間絶縁膜22を全
面に形成し、さらにフォトエッチング処理によって、ソ
ースドレイン18、20領域にまで貫通するコンタクト窓24
を形成する。その後、このコンタクト窓24を介してソー
スドレイン18、20と接続する配線金属26を形成して電気
的接続を行う。 〔発明が解決しようとする問題点〕 従来のMOSトランジスタ構造は、第７図（ｂ）に示す
ように、ソースドレイン18、20と配線金属26との接続
は、半導体薄膜12の上面で行っている。 このためコンタクト窓24形成時のフォトマスク合わせ
ずれを考慮して、このコンタクト窓24端とゲート電極16
との距離を、ある程度大きくし寸法的に余裕を取る必要
がある。そのうえコンタクト窓24の開口の大きさも極端
な微細化はできない。したがって、半導体薄膜12端から
ゲート電極16までの距離、すなわちソースドレイン18、
20領域の長さが長くなり、島状の半導体薄膜12の面積が
大きくなる。この結果、絶縁性基板上の半導体素子の特
徴である高密度化への対応が充分でないという問題点が
ある。 本発明の目的は、上記問題点を解決して、半導体集積
回路装置の高密度化が可能な配線金属構造と、この構造
を形成するための製造方法とを提供することである。 〔問題点を解決するための手段〕 上記目的を達成するため本発明の半導体集積回路装置
およびその製造方法は、下記記載の手段を採用する。 （イ） 本発明の半導体集積回路装置は、絶縁性基板あ
るいは絶縁膜上に設け島状に分離する半導体薄膜と、ゲ
ート電極に整合する領域の半導体薄膜に設けるソースド
レインと、半導体薄膜の側面部のソースドレインと接続
するように設ける金属配線とを備えることを特徴とす
る。 （ロ） 本発明の半導体集積回路装置の製造方法は、絶
縁性基板あるいは絶縁膜上に半導体薄膜を形成し、半導
体薄膜を島状に形成する工程と、酸化処理を行って半導
体薄膜にゲート酸化膜を形成し、ゲート電極を形成する
工程と、ゲート電極に整合する領域の半導体薄膜にソー
スドレインを形成し、全面に中間絶縁膜を形成し、フォ
トエッチング処理により半導体薄膜上に中間絶縁膜を形
成し半導体薄膜の側面部のソースドレインを露出させる
工程と、配線金属を半導体薄膜の側面部のソースドレイ
ンと接続するように形成する工程とを有することを特徴
とする。 〔実施例〕 以下図面を用いて本発明の実施例における半導体集積
回路装置およびその製造方法を説明する。なお以下の説
明は、SOSのMOSトランジスタを例にして説明する。 第１図は本発明の実施例におけるMOSトランジスタの
配線金属構造を示す断面図である。この第１図を用いて
本発明のMOSトランジスタ構造を、まずはじめに説明す
る。 絶縁性基板10上に設ける半導体薄膜12は、素子間分離
を行うため島状に分離する。さらに半導体薄膜12には、
ゲート酸化膜を介してゲート電極16を設ける。そしてゲ
ート電極16に整合する領域の半導体薄膜12にソースドレ
イン18、20を設ける。さらに、半導体薄膜12の側面部の
ソースドレイン18、20が露出するように、中間絶縁膜を
設け、そしてこの半導体薄膜12の側面部のソースドレイ
ン18、20と接続するように、配線金属26を設ける。すな
わち本発明の配線金属構造は、半導体薄膜12の側面部
で、ソースドレイン18、20と配線金属26との電気的接続
を行っている。 本発明の配線金属構造は、第７図（ｂ）に示す従来例
のように半導体薄膜12の上面で電気的接続を行ってな
く、半導体薄膜12の側面部にてソースドレイン18、20と
配線金属26との電気的接続を行っている。このため本発
明においては、コンタクト窓の形成領域が不要となり、
従来例と比較して島状の半導体薄膜12の占有面積が小さ
くなる。すなわち、第１図に示す島状の半導体薄膜12端
からゲート電極16端までのソースドレイン18、20領域の
長さ寸法Ｌは、ゲート電極16のフォトマスク合わせずれ
を考慮した寸法に、１μｍ程度を加えた長さで充分であ
る。このため島状の半導体薄膜12の面積が小さくなり、
高密度化を達成することができ、絶縁性基板あるいは絶
縁膜上の半導体集積回路装置の利点をさらに大きくする
ことが可能となる。 つぎに本発明のMOSトランジスタの配線金属構造を形
成するための製造方法を、図面を用いて説明する。第２
図（ａ）、（ｂ）は、本発明のMOSトランジスタの配線
金属構造を形成するための製造方法を示す断面図であ
る。 まずはじめに第２図（ａ）に示すように、結晶方位10
12を有するサファイアからなる絶縁性基板10上に、100
の面方位を有する単結晶シリコン膜からなり、第１導電
型の半導体薄膜12を形成する。この半導体薄膜12は、エ
ピタキシャル成長法により、0.6μｍ程度の厚さで形成
する。 その後、化学気相成長法（CVD法）により、膜厚100nm
程度の酸化シリコン膜（図示せず）を全面に形成する。
この酸化シリコン膜は、半導体薄膜12のエッチングマス
クとして使用する。その後、全面に回転塗布法により感
光性樹脂を形成し、所定のフォトマスクを用いて露光処
理と現像処理を行い、感光性樹脂をパターニングし、さ
らにこのパターニングした感光性樹脂をエッチングマス
クに用いてエッチングするフォトエッチング処理によ
り、酸化シリコン膜を素子形成領域上にパターン形成す
る。 その後、このパターニングした酸化シリコン膜をエッ
チングマスクに用いて、半導体薄膜12をエッチングし、
素子形成領域である島状の半導体薄膜12を形成する。こ
の半導体薄膜12のエッチングは、水酸化カリウム（KO
H）水溶液に、イソプロピルアルコール（C3H7OH）を加
えた、異方性エッチング液を用いて行い、エッチングマ
スクの酸化シリコン膜を形成していない領域、すなわち
素子分解領域の半導体薄膜12を完全に除去する。この異
方性エッチングにおいては、半導体薄膜12のエッチング
速度に単結晶シリコン膜の面指数依存性があり、100面
に比較して111面は極めて遅くなる。この結果、島状の
半導体薄膜12の側面部は、斜めの面となる。 つぎにエッチングマスクとして用いた酸化シリコン膜
を、フッ酸系のエッチング液を用いて除去する。その
後、乾いた酸素雰囲気中で温度1000℃時間25分の酸化処
理を行い、膜厚30nmのゲート酸化膜14を半導体薄膜12上
に形成する。 その後、MOSトランジスタのゲート電極材料として、
多結晶シリコン膜を全面に形成する。この多結晶シリコ
ン膜は、CVD法により、450nm程度の膜厚で形成する。そ
の後、この多結晶シリコン膜をフォトエッチング処理に
より、パターン形成してゲート電極16を形成する。 つぎにゲート電極16の整合した領域の半導体薄膜12
に、第２導電型の不純物をイオン注入法により導入し
て、ソースドレイン18、20を形成する。このソースドレ
イン18、20を形成するためのイオン注入量は、４×1015
cm-2程度とする。この結果、ソースドレイン18、20は、
半導体薄膜12の表面と側面部とに形成される。 つぎに酸化シリコン膜を主体とする厚さ500nm程度の
中間絶縁膜22を、CVD法により全面に形成する。その
後、フォトエッチング処理により半導体薄膜12上にのみ
中間絶縁膜22を残し、半導体薄膜12側面部のソースドレ
イン18、20を露出させる。このとき中間絶縁膜22は、半
導体薄膜12の側面部にわずかに残ったり、あるいはこの
側面部と半導体薄膜12表面との境界の半導体薄膜12表面
がわずかに露出していてもよい。 つぎに第２図（ｂ）に示すように、配線金属26材料と
してアルミニウムを真空蒸着法やスパッタリング法など
を用いて全面に形成する。その後、フォトエッチング処
理を行って、半導体薄膜12の側面部と接続する配線金属
26を形成して、ソースドレイン18、20と配線金属26との
電気的接続を行う。 第３図は、本発明のMOSトランジスタの配線金属の形
成方法を示し、第２図とは異なる製造方法を示す断面図
である。 第２図（ａ）を用いて説明した方法と同様な製造工程
で、半導体薄膜12にソースドレイン18、20を形成し、そ
の後、CVD法により中間絶縁膜22を全面に形成する。そ
の後、感光性樹脂であるレジスト膜28を回転塗布法によ
り全面に形成し、所定のフォトマスクを用いて露光処理
と、現像処理とを行うフォトリソグラフィー処理により
配線金属の形成領域のレジスト膜28を除去する。すなわ
ち、半導体薄膜12上と配線金属を形成しない領域上と
は、レジスト膜28を形成する。 つぎに配線金属26としてアルミニウムを全面に形成す
る。その後、レジスト膜28を除去することによりこのレ
ジスト膜28上の被膜を除去する、いわゆるリフトオフ法
により配線金属26を形成する。この結果、半導体薄膜12
側面部のソースドレイン18、20と電気的に接続する配線
金属26を形成することができる。 第４図は、以上説明した実施例と異なるMOSトランジ
スタの配線金属の構造とその製造方法とを示す断面図で
ある。まずはじめにMOSトランジスタの構造を説明す
る。 第２図と第３図とに示すMOSトランジスタと構造上の
相違点は、半導体薄膜12側面部と絶縁性基板10とが露出
するように中間絶縁膜22に開口領域を設ける。さらにこ
の開口領域内にソースドレイン18、20と接続する第１の
配線金属30を設け、そしてこの第１の配線金属30と接続
する第２の配線金属32を第１の配線金属30上と中間絶縁
膜22上とに設ける。第４図に示すMOSトランジスタにお
いては、表面段差を小さくでき、表面平坦化が可能とな
る。つぎにこの構造を形成するための製造方法を説明す
る。 第２図（ａ）を用いて説明した処理工程と同様な方法
により、半導体薄膜12にソースドレイン18、20を形成
し、さらにCVD法により中間絶縁膜22を全面に形成す
る。 そして第４図（ａ）に示すように、中間絶縁膜22上に
感光性樹脂であるレジスト膜28を形成し、フォトエッチ
ング処理により、半導体薄膜12と絶縁性基板10とが露出
するような開口領域を形成する。この開口領域形成後、
エッチングマスクとして用いたレジスト膜28は除去せず
残しておく。 その後、第１の配線金属30材料として、真空蒸着法や
スパッタリング法によって、シリコンと銅とを含むアル
ミニウムを全面に形成する。その後、レジスト膜28を除
去するリフトオフ法によって、半導体薄膜12の側面部と
絶縁性基板10との開口領域内に第１の配線金属30を形成
する。その結果、ソースドレイン18、20と接続する第１
の配線金属30を開口領域内に、埋め込むように形成する
ことができる。 つぎに第４図（ｂ）に示すように、全面に第２の配線
金属32材料として、アルミニウムを真空蒸着法やスパッ
タリング法により形成する。その後、フォトエッチング
処理により、第１の配線金属30上と中間絶縁膜22上とに
第２の配線金属32を形成する。この結果、第１の金属配
線30と接続する第２の配線金属32を形成することができ
る。 第５図は、以上説明した実施例と異なるMOSトランジ
スタの配線金属の構造とその製造方法とを示す断面図で
ある。まずはじめにMOSトランジスタの構造を説明す
る。 第２図と第３図と第４図とに示すMOSトランジスタと
構造上の相違点は、半導体薄膜12側面部のソースドレイ
ン18、20表面に、シリコンと高融点金属との合金膜であ
る金属シリサイド層34を設けている点である。このよう
に金属シリサイド層34を介して、ソースドレイン18、20
と配線金属26とを接続することにより、配線金属26とソ
ースドレイン18、20とは、なお一層確実なオーミックコ
ンタクトが得られるという効果をもつ。なお第４図に示
す構造に金属シリサイド層を設けてもよい。すなわち、
半導体薄膜12の側面部に金属シリサイド層を形成したソ
ースドレイン18、20と絶縁性基板10とが露出するように
中間絶縁膜に開口領域を設け、この開口領域内に第１の
配線金属を設け、さらにこの第１の配線金属に接続する
第２の配線金属を設ける構造でもよい。つぎにこの第５
図に示す構造を形成するための製造方法を説明する。 第２図（ａ）を用いて説明した処理工程と同様な方法
により、半導体薄膜12にソースドレイン18、20を形成
し、さらにCVD法により中間絶縁膜22を全面に形成す
る。 そして第５図（ａ）に示すように、中間絶縁膜22上に
感光性樹脂であるレジスト膜（図示せず）を形成し、フ
ォトエッチング処理により、半導体薄膜12上にのみ中間
絶縁膜22を形成し、ソースドレイン18、20を露出させ
る。 つぎに第５図（ｂ）に示すように、高融点金属として
チタニウム（Ti）を厚さ100nm程度スパッタリング法に
より全面に形成する。その後、800℃程度の温度で熱処
理を行なうと、チタニウムは半導体薄膜12の側面部のシ
リコンと反応して、金属シリサイド層34であるチタンシ
リサイド（TiSi2）を形成する。 その後、シリサイド化していないチタニウムをアンモ
ニアと過酸化水素の水溶液からなるエッチング液にてエ
ッチング除去する。この結果、半導体薄膜12側面部のソ
ースドレイン18、20表面に金属シリサイド層34を形成す
ることができる。 つぎに第５図（ｃ）に示すように、配線金属26材料と
して、全面にアルミニウムをスパッタリング法あるいは
真空蒸着法により形成する。その後、フォトエッチング
処理によって、配線金属26を半導体薄膜12側面部のソー
スドレイン18、20と接続するように形成する。 以上の説明において、高融点金属としてはチタニウム
を使用する例で説明したが、高融点金属としてはタンタ
ルやモリブデンやタングステンを用いても、同様な効果
が得られる。 第６図は、以上説明した実施例と異なるMOSトランジ
スタの配線金属の構造とその製造方法とを示す断面図で
ある。まずはじめにMOSトランジスタの構造を説明す
る。 第２図と第３図と第４図と第５図に示すMOSトランジ
スタと構造上の相違点は、絶縁性基板10上に絶縁膜38と
中間絶縁膜22とを設ける。さらに、半導体薄膜12側面部
と絶縁性基板10とが露出するように絶縁膜38と中間絶縁
膜22とに開口領域を設ける。さらにこの開口領域内にソ
ースドレイン18、20と接続する第１の配線金属30を設
け、そしてこの第１の配線金属30と接続する第２の配線
金属32を、中間絶縁膜22と絶縁膜38の開口領域内の第１
の配線金属30上と中間絶縁膜22上とに設ける。なお第６
図に示す構造に金属シリサイド層を設けてもよい。すな
わち、半導体薄膜12の側面部に金属シリサイド層34を形
成したソースドレイン18、20と絶縁性基板10とが露出す
るように絶縁膜38と中間絶縁膜22に開口領域を設け、こ
の開口領域内に第１の配線金属を設け、さらにこの第１
の配線金属に接続する第２の配線金属を設ける構造でも
よい。つぎにこの第６図に示す構造を形成するための製
造方法を説明する。 まずはじめに第６図（ａ）に示すように、絶縁性基板
10の半導体薄膜12上に、窒化シリコンからなる耐酸化膜
36を形成する。この窒化シリコンは、膜厚150nm程度でC
VD法によって全面に形成する。このとき半導体薄膜12と
耐酸化膜36との間に酸化シリコン膜を形成してもよい。
その後、フォトエッチング処理により、耐酸化膜36をエ
ッチングして素子領域上にのみ耐酸化膜36が残存するよ
うにパターニングする。つぎに異方性エッチング液を用
いるウエットエッチングあるいはドライエッチングによ
り、半導体薄膜12の膜厚のおよそ半分をエッチング除去
する。その後、耐酸化膜36を酸化防止膜とし酸素雰囲気
中で酸化するいわゆる選択酸化処理により、耐酸化膜36
に覆われていない領域の半導体領域12を酸化して素子分
離領域に絶縁膜38を形成する。つぎに半導体薄膜12上の
耐酸化膜36を除去する。 つぎに第６図（ｂ）に示すように、ゲート酸化膜とゲ
ート電極16とを形成する。その後、ゲート電極16に整合
する領域の半導体領域12にソースドレイン18、20を形成
し、さらに中間絶縁膜22をCVD法により全面に形成す
る。その後、中間絶縁膜22上に回転塗布法によって、感
光性樹脂であるレジスト膜28を形成し、フォトエッチン
グ処理により、半導体薄膜12の側面部と絶縁性基板10と
が露出するように開口領域を形成する。この開口領域形
成後、エッチングマスクとして用いたレジスト膜28は、
除去せず残しておく。その後、シリコンと銅とを含むア
ルミニウムからなる第１の配線金属30材料を、スパッタ
リング法により全面に形成する。そしてリフトオフ法に
より、半導体薄膜12の側面部と絶縁性基板10との開口領
域内に第１の配線金属30を埋め込むように形成する。 つぎに第６図（ｃ）に示すように、第２の配線金属32
材料として、アルミニウムを全面に形成し、フォトエッ
チング処理により第２の配線金属32を形成する。 〔発明の効果〕 以上の説明から明らかなように、半導体薄膜の側面部
にて電気的接続を行う本発明を採用することにより、島
状の半導体薄膜の占有面積を小さくすることができ、高
密度化を達成することが可能となる。したがって、絶縁
性基板や絶縁膜上の半導体集積回路装置の利点をさらに
大きくすることができる。 以上、SOSにて説明したが、絶縁性基板や絶縁膜上に
形成した非単結晶シリコン膜をレーザビームなどの単結
晶化手段で単結晶化して、この単結晶シリコンに半導体
素子を形成するSOIや、絶縁性基板上の非単結晶シリコ
ン膜に形成する薄膜トランジスタ（TFT）などに本発明
の構造と製造方法とを用いても、同様な効果を有する。
に半導体素子を形成するSOS（Silicon On Sapphire）や
SOI（Silicon On Insulator）に用いるMOSトランジスタ
の配線金属の構造とその製造方法とに関する。 〔従来の技術〕 絶縁性基板あるいは絶縁膜上の半導体薄膜に半導体素
子を形成することによって、ソースドレインと基板間お
よび配線と基板間の接合容量が小さくなり、半導体集積
回路装置の動作速度の高速化と低消費電力化と、さらに
pn接合分離が不要で半導体素子の高密度配置を達成する
ことができる利点をもつことから、このような半導体集
積回路装置の研究開発が活発に行われている。 この従来例を、サファイア基板を用いるSOSにて説明
する。 SOSにてMOSトランジスタを形成する手段として、たと
えば特開昭59−112650号公報に記載のものがある。従来
例のMOSトランジスタ構造を得るための製造工程を、第
７図を用いて説明する。 まず第７図（ａ）に示すように、サファイアからなる
絶縁性基板10上に形成する単結晶シリコン膜からなる半
導体薄膜12をエッチングすることにより島状に分離し
て、素子間分離を行う。 つぎに酸化雰囲気中で酸化処理を行うことにより、半
導体薄膜12上にゲート酸化膜14を形成する。その後、全
面に多結晶シリコンを形成し、さらにフォトエッチング
処理によりゲート電極16を形成する。さらに半導体薄膜
12のゲート電極16に整合する領域に、イオン注入法によ
り不純物を導入してソースドレイン18、20を形成する。 つぎに第７図（ｂ）に示すように、中間絶縁膜22を全
面に形成し、さらにフォトエッチング処理によって、ソ
ースドレイン18、20領域にまで貫通するコンタクト窓24
を形成する。その後、このコンタクト窓24を介してソー
スドレイン18、20と接続する配線金属26を形成して電気
的接続を行う。 〔発明が解決しようとする問題点〕 従来のMOSトランジスタ構造は、第７図（ｂ）に示す
ように、ソースドレイン18、20と配線金属26との接続
は、半導体薄膜12の上面で行っている。 このためコンタクト窓24形成時のフォトマスク合わせ
ずれを考慮して、このコンタクト窓24端とゲート電極16
との距離を、ある程度大きくし寸法的に余裕を取る必要
がある。そのうえコンタクト窓24の開口の大きさも極端
な微細化はできない。したがって、半導体薄膜12端から
ゲート電極16までの距離、すなわちソースドレイン18、
20領域の長さが長くなり、島状の半導体薄膜12の面積が
大きくなる。この結果、絶縁性基板上の半導体素子の特
徴である高密度化への対応が充分でないという問題点が
ある。 本発明の目的は、上記問題点を解決して、半導体集積
回路装置の高密度化が可能な配線金属構造と、この構造
を形成するための製造方法とを提供することである。 〔問題点を解決するための手段〕 上記目的を達成するため本発明の半導体集積回路装置
およびその製造方法は、下記記載の手段を採用する。 （イ） 本発明の半導体集積回路装置は、絶縁性基板あ
るいは絶縁膜上に設け島状に分離する半導体薄膜と、ゲ
ート電極に整合する領域の半導体薄膜に設けるソースド
レインと、半導体薄膜の側面部のソースドレインと接続
するように設ける金属配線とを備えることを特徴とす
る。 （ロ） 本発明の半導体集積回路装置の製造方法は、絶
縁性基板あるいは絶縁膜上に半導体薄膜を形成し、半導
体薄膜を島状に形成する工程と、酸化処理を行って半導
体薄膜にゲート酸化膜を形成し、ゲート電極を形成する
工程と、ゲート電極に整合する領域の半導体薄膜にソー
スドレインを形成し、全面に中間絶縁膜を形成し、フォ
トエッチング処理により半導体薄膜上に中間絶縁膜を形
成し半導体薄膜の側面部のソースドレインを露出させる
工程と、配線金属を半導体薄膜の側面部のソースドレイ
ンと接続するように形成する工程とを有することを特徴
とする。 〔実施例〕 以下図面を用いて本発明の実施例における半導体集積
回路装置およびその製造方法を説明する。なお以下の説
明は、SOSのMOSトランジスタを例にして説明する。 第１図は本発明の実施例におけるMOSトランジスタの
配線金属構造を示す断面図である。この第１図を用いて
本発明のMOSトランジスタ構造を、まずはじめに説明す
る。 絶縁性基板10上に設ける半導体薄膜12は、素子間分離
を行うため島状に分離する。さらに半導体薄膜12には、
ゲート酸化膜を介してゲート電極16を設ける。そしてゲ
ート電極16に整合する領域の半導体薄膜12にソースドレ
イン18、20を設ける。さらに、半導体薄膜12の側面部の
ソースドレイン18、20が露出するように、中間絶縁膜を
設け、そしてこの半導体薄膜12の側面部のソースドレイ
ン18、20と接続するように、配線金属26を設ける。すな
わち本発明の配線金属構造は、半導体薄膜12の側面部
で、ソースドレイン18、20と配線金属26との電気的接続
を行っている。 本発明の配線金属構造は、第７図（ｂ）に示す従来例
のように半導体薄膜12の上面で電気的接続を行ってな
く、半導体薄膜12の側面部にてソースドレイン18、20と
配線金属26との電気的接続を行っている。このため本発
明においては、コンタクト窓の形成領域が不要となり、
従来例と比較して島状の半導体薄膜12の占有面積が小さ
くなる。すなわち、第１図に示す島状の半導体薄膜12端
からゲート電極16端までのソースドレイン18、20領域の
長さ寸法Ｌは、ゲート電極16のフォトマスク合わせずれ
を考慮した寸法に、１μｍ程度を加えた長さで充分であ
る。このため島状の半導体薄膜12の面積が小さくなり、
高密度化を達成することができ、絶縁性基板あるいは絶
縁膜上の半導体集積回路装置の利点をさらに大きくする
ことが可能となる。 つぎに本発明のMOSトランジスタの配線金属構造を形
成するための製造方法を、図面を用いて説明する。第２
図（ａ）、（ｂ）は、本発明のMOSトランジスタの配線
金属構造を形成するための製造方法を示す断面図であ
る。 まずはじめに第２図（ａ）に示すように、結晶方位10
12を有するサファイアからなる絶縁性基板10上に、100
の面方位を有する単結晶シリコン膜からなり、第１導電
型の半導体薄膜12を形成する。この半導体薄膜12は、エ
ピタキシャル成長法により、0.6μｍ程度の厚さで形成
する。 その後、化学気相成長法（CVD法）により、膜厚100nm
程度の酸化シリコン膜（図示せず）を全面に形成する。
この酸化シリコン膜は、半導体薄膜12のエッチングマス
クとして使用する。その後、全面に回転塗布法により感
光性樹脂を形成し、所定のフォトマスクを用いて露光処
理と現像処理を行い、感光性樹脂をパターニングし、さ
らにこのパターニングした感光性樹脂をエッチングマス
クに用いてエッチングするフォトエッチング処理によ
り、酸化シリコン膜を素子形成領域上にパターン形成す
る。 その後、このパターニングした酸化シリコン膜をエッ
チングマスクに用いて、半導体薄膜12をエッチングし、
素子形成領域である島状の半導体薄膜12を形成する。こ
の半導体薄膜12のエッチングは、水酸化カリウム（KO
H）水溶液に、イソプロピルアルコール（C3H7OH）を加
えた、異方性エッチング液を用いて行い、エッチングマ
スクの酸化シリコン膜を形成していない領域、すなわち
素子分解領域の半導体薄膜12を完全に除去する。この異
方性エッチングにおいては、半導体薄膜12のエッチング
速度に単結晶シリコン膜の面指数依存性があり、100面
に比較して111面は極めて遅くなる。この結果、島状の
半導体薄膜12の側面部は、斜めの面となる。 つぎにエッチングマスクとして用いた酸化シリコン膜
を、フッ酸系のエッチング液を用いて除去する。その
後、乾いた酸素雰囲気中で温度1000℃時間25分の酸化処
理を行い、膜厚30nmのゲート酸化膜14を半導体薄膜12上
に形成する。 その後、MOSトランジスタのゲート電極材料として、
多結晶シリコン膜を全面に形成する。この多結晶シリコ
ン膜は、CVD法により、450nm程度の膜厚で形成する。そ
の後、この多結晶シリコン膜をフォトエッチング処理に
より、パターン形成してゲート電極16を形成する。 つぎにゲート電極16の整合した領域の半導体薄膜12
に、第２導電型の不純物をイオン注入法により導入し
て、ソースドレイン18、20を形成する。このソースドレ
イン18、20を形成するためのイオン注入量は、４×1015
cm-2程度とする。この結果、ソースドレイン18、20は、
半導体薄膜12の表面と側面部とに形成される。 つぎに酸化シリコン膜を主体とする厚さ500nm程度の
中間絶縁膜22を、CVD法により全面に形成する。その
後、フォトエッチング処理により半導体薄膜12上にのみ
中間絶縁膜22を残し、半導体薄膜12側面部のソースドレ
イン18、20を露出させる。このとき中間絶縁膜22は、半
導体薄膜12の側面部にわずかに残ったり、あるいはこの
側面部と半導体薄膜12表面との境界の半導体薄膜12表面
がわずかに露出していてもよい。 つぎに第２図（ｂ）に示すように、配線金属26材料と
してアルミニウムを真空蒸着法やスパッタリング法など
を用いて全面に形成する。その後、フォトエッチング処
理を行って、半導体薄膜12の側面部と接続する配線金属
26を形成して、ソースドレイン18、20と配線金属26との
電気的接続を行う。 第３図は、本発明のMOSトランジスタの配線金属の形
成方法を示し、第２図とは異なる製造方法を示す断面図
である。 第２図（ａ）を用いて説明した方法と同様な製造工程
で、半導体薄膜12にソースドレイン18、20を形成し、そ
の後、CVD法により中間絶縁膜22を全面に形成する。そ
の後、感光性樹脂であるレジスト膜28を回転塗布法によ
り全面に形成し、所定のフォトマスクを用いて露光処理
と、現像処理とを行うフォトリソグラフィー処理により
配線金属の形成領域のレジスト膜28を除去する。すなわ
ち、半導体薄膜12上と配線金属を形成しない領域上と
は、レジスト膜28を形成する。 つぎに配線金属26としてアルミニウムを全面に形成す
る。その後、レジスト膜28を除去することによりこのレ
ジスト膜28上の被膜を除去する、いわゆるリフトオフ法
により配線金属26を形成する。この結果、半導体薄膜12
側面部のソースドレイン18、20と電気的に接続する配線
金属26を形成することができる。 第４図は、以上説明した実施例と異なるMOSトランジ
スタの配線金属の構造とその製造方法とを示す断面図で
ある。まずはじめにMOSトランジスタの構造を説明す
る。 第２図と第３図とに示すMOSトランジスタと構造上の
相違点は、半導体薄膜12側面部と絶縁性基板10とが露出
するように中間絶縁膜22に開口領域を設ける。さらにこ
の開口領域内にソースドレイン18、20と接続する第１の
配線金属30を設け、そしてこの第１の配線金属30と接続
する第２の配線金属32を第１の配線金属30上と中間絶縁
膜22上とに設ける。第４図に示すMOSトランジスタにお
いては、表面段差を小さくでき、表面平坦化が可能とな
る。つぎにこの構造を形成するための製造方法を説明す
る。 第２図（ａ）を用いて説明した処理工程と同様な方法
により、半導体薄膜12にソースドレイン18、20を形成
し、さらにCVD法により中間絶縁膜22を全面に形成す
る。 そして第４図（ａ）に示すように、中間絶縁膜22上に
感光性樹脂であるレジスト膜28を形成し、フォトエッチ
ング処理により、半導体薄膜12と絶縁性基板10とが露出
するような開口領域を形成する。この開口領域形成後、
エッチングマスクとして用いたレジスト膜28は除去せず
残しておく。 その後、第１の配線金属30材料として、真空蒸着法や
スパッタリング法によって、シリコンと銅とを含むアル
ミニウムを全面に形成する。その後、レジスト膜28を除
去するリフトオフ法によって、半導体薄膜12の側面部と
絶縁性基板10との開口領域内に第１の配線金属30を形成
する。その結果、ソースドレイン18、20と接続する第１
の配線金属30を開口領域内に、埋め込むように形成する
ことができる。 つぎに第４図（ｂ）に示すように、全面に第２の配線
金属32材料として、アルミニウムを真空蒸着法やスパッ
タリング法により形成する。その後、フォトエッチング
処理により、第１の配線金属30上と中間絶縁膜22上とに
第２の配線金属32を形成する。この結果、第１の金属配
線30と接続する第２の配線金属32を形成することができ
る。 第５図は、以上説明した実施例と異なるMOSトランジ
スタの配線金属の構造とその製造方法とを示す断面図で
ある。まずはじめにMOSトランジスタの構造を説明す
る。 第２図と第３図と第４図とに示すMOSトランジスタと
構造上の相違点は、半導体薄膜12側面部のソースドレイ
ン18、20表面に、シリコンと高融点金属との合金膜であ
る金属シリサイド層34を設けている点である。このよう
に金属シリサイド層34を介して、ソースドレイン18、20
と配線金属26とを接続することにより、配線金属26とソ
ースドレイン18、20とは、なお一層確実なオーミックコ
ンタクトが得られるという効果をもつ。なお第４図に示
す構造に金属シリサイド層を設けてもよい。すなわち、
半導体薄膜12の側面部に金属シリサイド層を形成したソ
ースドレイン18、20と絶縁性基板10とが露出するように
中間絶縁膜に開口領域を設け、この開口領域内に第１の
配線金属を設け、さらにこの第１の配線金属に接続する
第２の配線金属を設ける構造でもよい。つぎにこの第５
図に示す構造を形成するための製造方法を説明する。 第２図（ａ）を用いて説明した処理工程と同様な方法
により、半導体薄膜12にソースドレイン18、20を形成
し、さらにCVD法により中間絶縁膜22を全面に形成す
る。 そして第５図（ａ）に示すように、中間絶縁膜22上に
感光性樹脂であるレジスト膜（図示せず）を形成し、フ
ォトエッチング処理により、半導体薄膜12上にのみ中間
絶縁膜22を形成し、ソースドレイン18、20を露出させ
る。 つぎに第５図（ｂ）に示すように、高融点金属として
チタニウム（Ti）を厚さ100nm程度スパッタリング法に
より全面に形成する。その後、800℃程度の温度で熱処
理を行なうと、チタニウムは半導体薄膜12の側面部のシ
リコンと反応して、金属シリサイド層34であるチタンシ
リサイド（TiSi2）を形成する。 その後、シリサイド化していないチタニウムをアンモ
ニアと過酸化水素の水溶液からなるエッチング液にてエ
ッチング除去する。この結果、半導体薄膜12側面部のソ
ースドレイン18、20表面に金属シリサイド層34を形成す
ることができる。 つぎに第５図（ｃ）に示すように、配線金属26材料と
して、全面にアルミニウムをスパッタリング法あるいは
真空蒸着法により形成する。その後、フォトエッチング
処理によって、配線金属26を半導体薄膜12側面部のソー
スドレイン18、20と接続するように形成する。 以上の説明において、高融点金属としてはチタニウム
を使用する例で説明したが、高融点金属としてはタンタ
ルやモリブデンやタングステンを用いても、同様な効果
が得られる。 第６図は、以上説明した実施例と異なるMOSトランジ
スタの配線金属の構造とその製造方法とを示す断面図で
ある。まずはじめにMOSトランジスタの構造を説明す
る。 第２図と第３図と第４図と第５図に示すMOSトランジ
スタと構造上の相違点は、絶縁性基板10上に絶縁膜38と
中間絶縁膜22とを設ける。さらに、半導体薄膜12側面部
と絶縁性基板10とが露出するように絶縁膜38と中間絶縁
膜22とに開口領域を設ける。さらにこの開口領域内にソ
ースドレイン18、20と接続する第１の配線金属30を設
け、そしてこの第１の配線金属30と接続する第２の配線
金属32を、中間絶縁膜22と絶縁膜38の開口領域内の第１
の配線金属30上と中間絶縁膜22上とに設ける。なお第６
図に示す構造に金属シリサイド層を設けてもよい。すな
わち、半導体薄膜12の側面部に金属シリサイド層34を形
成したソースドレイン18、20と絶縁性基板10とが露出す
るように絶縁膜38と中間絶縁膜22に開口領域を設け、こ
の開口領域内に第１の配線金属を設け、さらにこの第１
の配線金属に接続する第２の配線金属を設ける構造でも
よい。つぎにこの第６図に示す構造を形成するための製
造方法を説明する。 まずはじめに第６図（ａ）に示すように、絶縁性基板
10の半導体薄膜12上に、窒化シリコンからなる耐酸化膜
36を形成する。この窒化シリコンは、膜厚150nm程度でC
VD法によって全面に形成する。このとき半導体薄膜12と
耐酸化膜36との間に酸化シリコン膜を形成してもよい。
その後、フォトエッチング処理により、耐酸化膜36をエ
ッチングして素子領域上にのみ耐酸化膜36が残存するよ
うにパターニングする。つぎに異方性エッチング液を用
いるウエットエッチングあるいはドライエッチングによ
り、半導体薄膜12の膜厚のおよそ半分をエッチング除去
する。その後、耐酸化膜36を酸化防止膜とし酸素雰囲気
中で酸化するいわゆる選択酸化処理により、耐酸化膜36
に覆われていない領域の半導体領域12を酸化して素子分
離領域に絶縁膜38を形成する。つぎに半導体薄膜12上の
耐酸化膜36を除去する。 つぎに第６図（ｂ）に示すように、ゲート酸化膜とゲ
ート電極16とを形成する。その後、ゲート電極16に整合
する領域の半導体領域12にソースドレイン18、20を形成
し、さらに中間絶縁膜22をCVD法により全面に形成す
る。その後、中間絶縁膜22上に回転塗布法によって、感
光性樹脂であるレジスト膜28を形成し、フォトエッチン
グ処理により、半導体薄膜12の側面部と絶縁性基板10と
が露出するように開口領域を形成する。この開口領域形
成後、エッチングマスクとして用いたレジスト膜28は、
除去せず残しておく。その後、シリコンと銅とを含むア
ルミニウムからなる第１の配線金属30材料を、スパッタ
リング法により全面に形成する。そしてリフトオフ法に
より、半導体薄膜12の側面部と絶縁性基板10との開口領
域内に第１の配線金属30を埋め込むように形成する。 つぎに第６図（ｃ）に示すように、第２の配線金属32
材料として、アルミニウムを全面に形成し、フォトエッ
チング処理により第２の配線金属32を形成する。 〔発明の効果〕 以上の説明から明らかなように、半導体薄膜の側面部
にて電気的接続を行う本発明を採用することにより、島
状の半導体薄膜の占有面積を小さくすることができ、高
密度化を達成することが可能となる。したがって、絶縁
性基板や絶縁膜上の半導体集積回路装置の利点をさらに
大きくすることができる。 以上、SOSにて説明したが、絶縁性基板や絶縁膜上に
形成した非単結晶シリコン膜をレーザビームなどの単結
晶化手段で単結晶化して、この単結晶シリコンに半導体
素子を形成するSOIや、絶縁性基板上の非単結晶シリコ
ン膜に形成する薄膜トランジスタ（TFT）などに本発明
の構造と製造方法とを用いても、同様な効果を有する。
【図面の簡単な説明】
第１図は本発明の実施例における半導体集積回路装置の
配線金属構造とその製造方法とを示す断面図、第２図と
第３図と第４図と第５図と第６図はいずれも本発明の実
施例における半導体集積回路装置の配線金属構造とその
製造方法とを示す断面図、第７図は従来例における半導
体集積回路装置の配線金属構造とその製造方法とを示す
断面図である。 12……半導体薄膜、 18、20……ソースドレイン、 26……配線金属。
配線金属構造とその製造方法とを示す断面図、第２図と
第３図と第４図と第５図と第６図はいずれも本発明の実
施例における半導体集積回路装置の配線金属構造とその
製造方法とを示す断面図、第７図は従来例における半導
体集積回路装置の配線金属構造とその製造方法とを示す
断面図である。 12……半導体薄膜、 18、20……ソースドレイン、 26……配線金属。
Claims (1)
- (57)【特許請求の範囲】 １．絶縁性基板または絶縁膜上に設け島状に分離する半
導体薄膜と、ゲート電極に整合する領域の半導体薄膜で
かつ島状の半導体薄膜の側面部にまで設けるソースドレ
インと、半導体薄膜の上面に設けずソースドレインの半
導体薄膜の側面部とだけに接続するように半導体薄膜の
側面部に設ける配線金属とを備え、 半導体薄膜と配線金属とはほぼ同じ膜厚であることを特
徴とする半導体集積回路装置。 ２．絶縁性基板または絶縁膜上に半導体薄膜を形成し、
半導体薄膜を島状に形成する工程と、 酸化処理を行い半導体薄膜にゲート酸化膜を形成し、ゲ
ート電極を形成する工程と、 ゲート電極に整合する領域の半導体薄膜でかつ島状の半
導体薄膜の側面部にまでソースドレインを形成し、全面
に中間絶縁膜を形成し、レジスト膜を用いるフォトエッ
チング処理により半導体薄膜上に中間絶縁膜を形成し半
導体薄膜の側面部のソースドレインを露出させる工程
と、 全面に配線金属材料を形成し、レジスト膜を除去するこ
とにより配線金属を半導体薄膜の上面に形成せず半導体
薄膜の側面部のソースドレインとだけに接続するように
形成する工程と を有することを特徴とする半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62216529A JP2705933B2 (ja) | 1987-09-01 | 1987-09-01 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62216529A JP2705933B2 (ja) | 1987-09-01 | 1987-09-01 | 半導体集積回路装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8189109A Division JP2675292B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体集積回路装置の製造方法 |
| JP8189108A Division JP2675291B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6461034A JPS6461034A (en) | 1989-03-08 |
| JP2705933B2 true JP2705933B2 (ja) | 1998-01-28 |
Family
ID=16689861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62216529A Expired - Fee Related JP2705933B2 (ja) | 1987-09-01 | 1987-09-01 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705933B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2806832B1 (fr) * | 2000-03-22 | 2002-10-25 | Commissariat Energie Atomique | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515967A (en) * | 1974-07-03 | 1976-01-19 | Suwa Seikosha Kk | Handotaisochi |
| JPS58115864A (ja) * | 1981-12-28 | 1983-07-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPS6156460A (ja) * | 1984-08-28 | 1986-03-22 | Nec Corp | 半導体装置及びその製造方法 |
-
1987
- 1987-09-01 JP JP62216529A patent/JP2705933B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6461034A (en) | 1989-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573961A (en) | Method of making a body contact for a MOSFET device fabricated in an SOI layer | |
| US4845046A (en) | Process for producing semiconductor devices by self-alignment technology | |
| KR19980033385A (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| JPS60194570A (ja) | 半導体装置の製造方法 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| JP2675292B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2675291B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3138841B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JPH09148449A (ja) | 半導体装置の製造方法 | |
| JPS61292371A (ja) | 半導体装置 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| JPH056345B2 (ja) | ||
| JP2551028B2 (ja) | 半導体装置の製造方法 | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JP2000040817A (ja) | 半導体装置及びその製造方法 | |
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |