JP2833657B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2833657B2 JP2833657B2 JP1180698A JP18069889A JP2833657B2 JP 2833657 B2 JP2833657 B2 JP 2833657B2 JP 1180698 A JP1180698 A JP 1180698A JP 18069889 A JP18069889 A JP 18069889A JP 2833657 B2 JP2833657 B2 JP 2833657B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- ntl
- output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関するもので、例
えば、NTL（ノン・スレッショルド・ロジック）回路を
用いた半導体集積回路装置に利用して有効な技術に関す
るものである。
えば、NTL（ノン・スレッショルド・ロジック）回路を
用いた半導体集積回路装置に利用して有効な技術に関す
るものである。
従来の高速バイポーラ型論理LSIは、専らECL（エミッ
タ・カップリング・ロジック）を用いて構成されてい
る。ECL回路のようにスレッショルド電圧を参照して、
そのハイレベル／ロウレベルの識別を行うものと異な
り、特定のロジックスレッショルドを持たないNTL（ノ
ン・スレッショルド・ロジック）回路がある。NTL回路
にあっては、信号が複数のゲート回路を通して増幅され
るものであり、複数のゲート回路の入力出力伝達特性が
ほゞ中心電圧で交叉すれば、この交叉点より高い入力レ
ベルは、順次増幅されることによって、最終的にはハイ
レベル側のに収束する。論理ゲート回路にあっては、複
数の論理ゲートが各段構成にされるので、上記NTL回路
の伝達特性にバラツキがあっても、同様なバラツキを持
つ他の論理ゲート回路を通すことにより、そのレベル補
正が行われるので、伝達特性のバラツキは実際上はあま
り問題にならない。
タ・カップリング・ロジック）を用いて構成されてい
る。ECL回路のようにスレッショルド電圧を参照して、
そのハイレベル／ロウレベルの識別を行うものと異な
り、特定のロジックスレッショルドを持たないNTL（ノ
ン・スレッショルド・ロジック）回路がある。NTL回路
にあっては、信号が複数のゲート回路を通して増幅され
るものであり、複数のゲート回路の入力出力伝達特性が
ほゞ中心電圧で交叉すれば、この交叉点より高い入力レ
ベルは、順次増幅されることによって、最終的にはハイ
レベル側のに収束する。論理ゲート回路にあっては、複
数の論理ゲートが各段構成にされるので、上記NTL回路
の伝達特性にバラツキがあっても、同様なバラツキを持
つ他の論理ゲート回路を通すことにより、そのレベル補
正が行われるので、伝達特性のバラツキは実際上はあま
り問題にならない。
このようなNTL回路については、例えば昭和51年３月2
0日ラジオ技術社発行、馬場玄式著『最新・電子デバイ
ス事典』頁72がある。
0日ラジオ技術社発行、馬場玄式著『最新・電子デバイ
ス事典』頁72がある。
上記ECL回路は、低振幅でトランジスタが非飽和でス
イッチングするため高速である反面、消費電力が大き
く、大集積化するとたちまち大電力になってしまうとい
う問題を有する。これに対してNTL回路は、低消費電力
で高速であり、大集積化に適している。しかしながら、
この負荷駆動能力が弱いという欠点を持つ。
イッチングするため高速である反面、消費電力が大き
く、大集積化するとたちまち大電力になってしまうとい
う問題を有する。これに対してNTL回路は、低消費電力
で高速であり、大集積化に適している。しかしながら、
この負荷駆動能力が弱いという欠点を持つ。
そこで、本願発明者等はNTL回路の負荷駆動能力を改
善したエミッタフォロワ出力回路を負荷した回路（EF/N
TL）やエミッタフォロワ出力回路をアクティブ・プルダ
ウン回路に置き換えた、いわゆるSPL（スーパー・プル
ダウン・ロジック）SPL回路があることに着目して、こ
れらを混在させて１つの回路システムを構成することを
考えた。この構成を採るとき、上記NTL回路とNTL回路に
エミッタフォロワ出力回路を付加した回路やSPL回路と
では、信号レベルが異なるのでこれらの回路間を直接に
接続することがきない場合が生じるという問題がある。
善したエミッタフォロワ出力回路を負荷した回路（EF/N
TL）やエミッタフォロワ出力回路をアクティブ・プルダ
ウン回路に置き換えた、いわゆるSPL（スーパー・プル
ダウン・ロジック）SPL回路があることに着目して、こ
れらを混在させて１つの回路システムを構成することを
考えた。この構成を採るとき、上記NTL回路とNTL回路に
エミッタフォロワ出力回路を付加した回路やSPL回路と
では、信号レベルが異なるのでこれらの回路間を直接に
接続することがきない場合が生じるという問題がある。
この発明の目的は、低消費電力化と高速化とを合わせ
持つ半導体集積回路装置を提供することにある。
持つ半導体集積回路装置を提供することにある。
この発明の他の目的は、大規模高速化を実現した半導
体集積回路装置を提供することにある。
体集積回路装置を提供することにある。
この発明の前記ならびにその他の目的と新規な特徴
は、この明細書の記述および添付図面から明らかになる
であろう。
は、この明細書の記述および添付図面から明らかになる
であろう。
本願において開示される発明のうち代表的なものの概
要の簡単に説明すれば、下記の通りである。すなわち、
負荷が軽い回路はNTL回路を用い、負荷が比較的重い回
路はエミッタフォロワ出力回路を付加したNTL回路を用
い、負荷が重い回路はSPL回路を用いて１つの半導体集
積回路を構成するとともに、上記NTL回路のうちエミッ
タフォロワ出力回路又はSPL回路により形成された出力
信号を受けるものは、その動作電圧としてエミッタフォ
ロワ出力回路又はSPL回路の動作電圧を用いるようにす
る。
要の簡単に説明すれば、下記の通りである。すなわち、
負荷が軽い回路はNTL回路を用い、負荷が比較的重い回
路はエミッタフォロワ出力回路を付加したNTL回路を用
い、負荷が重い回路はSPL回路を用いて１つの半導体集
積回路を構成するとともに、上記NTL回路のうちエミッ
タフォロワ出力回路又はSPL回路により形成された出力
信号を受けるものは、その動作電圧としてエミッタフォ
ロワ出力回路又はSPL回路の動作電圧を用いるようにす
る。
すなわち、本願発明の代表的実施形態による半導体集
積回路装置は、負荷が軽い場合はNTL回路により駆動
し、負荷が比較的重い場合はエミッタフォロワ出力トラ
ンジスタを付加したNTL回路により駆動し、負荷が重い
場合はSPL回路により駆動し、上記軽い負荷を駆動する
上記NTL回路（Q1,Q2）に第１の負電源電圧（−VEE1）が
供給され、上記軽い負荷を構成する被駆動側NTL回路（Q
3,Q4）にも上記第１の負電源電圧（−VEE1）が供給さ
れ、（第３図参照）、上記比較的重い負荷を駆動する上
記エミッタフォロワ出力トランジスタ（Q5）を付加した
上記NTL回路（Q1,Q）において、上記エミッタフォロワ
出力トランジスタ（Q5）に上記第１の負電源電圧（−V
EE1）より絶対値の大きな第２の負電源電圧（−VEE2）
が供給され、上記比較的重い負荷を構成する被駆動側NT
L回路（Q3,Q4）にも上記第２の負電源電圧（−VEE2）が
供給され（第４図参照）、上記重い負荷を駆動する上記
SPL回路（Q1,Q2,Q5,Q6）の出力部（Q5,Q6）に、上記第
２の負電源電圧（−VEE2）が供給され、上記重い負荷を
構成する被駆動側NTL回路（Q3,Q4）にも上記第２の負電
源電圧（−VEE2）が供給されてなることを特徴とする
（第５図参照）。
積回路装置は、負荷が軽い場合はNTL回路により駆動
し、負荷が比較的重い場合はエミッタフォロワ出力トラ
ンジスタを付加したNTL回路により駆動し、負荷が重い
場合はSPL回路により駆動し、上記軽い負荷を駆動する
上記NTL回路（Q1,Q2）に第１の負電源電圧（−VEE1）が
供給され、上記軽い負荷を構成する被駆動側NTL回路（Q
3,Q4）にも上記第１の負電源電圧（−VEE1）が供給さ
れ、（第３図参照）、上記比較的重い負荷を駆動する上
記エミッタフォロワ出力トランジスタ（Q5）を付加した
上記NTL回路（Q1,Q）において、上記エミッタフォロワ
出力トランジスタ（Q5）に上記第１の負電源電圧（−V
EE1）より絶対値の大きな第２の負電源電圧（−VEE2）
が供給され、上記比較的重い負荷を構成する被駆動側NT
L回路（Q3,Q4）にも上記第２の負電源電圧（−VEE2）が
供給され（第４図参照）、上記重い負荷を駆動する上記
SPL回路（Q1,Q2,Q5,Q6）の出力部（Q5,Q6）に、上記第
２の負電源電圧（−VEE2）が供給され、上記重い負荷を
構成する被駆動側NTL回路（Q3,Q4）にも上記第２の負電
源電圧（−VEE2）が供給されてなることを特徴とする
（第５図参照）。
上記した手段によれば、NTL回路の特長である低消費
電力と高速性を生かし、NTL回路に使用する電圧を前段
の回路構成に応じて切り換えるという単純な構成で信号
伝達速度を損なうことなく信号レベルの整合を図ること
ができる。
電力と高速性を生かし、NTL回路に使用する電圧を前段
の回路構成に応じて切り換えるという単純な構成で信号
伝達速度を損なうことなく信号レベルの整合を図ること
ができる。
第１図には、この発明に係る半導体集積回路装置の一
実施例のブロック図が示されている。同図の半導体集積
回路装置LSIは、公知のバイポーラ型集積回路の製造技
術によって、単結晶シリコンのような１個の半導体基板
上において形成される。
実施例のブロック図が示されている。同図の半導体集積
回路装置LSIは、公知のバイポーラ型集積回路の製造技
術によって、単結晶シリコンのような１個の半導体基板
上において形成される。
この実施例の半導体集積回路装置LSIは、それぞれが
特定機能を持つようにされた機能ブロックB1ないしB29
を組み合わせて構成される。すなわち、機能ブロックB1
ないしB29は、それぞれが特定機能を持つ回路ブロック
であり、スタンダードセル又はマクロセルのように予め
登録されており、その中からユーザーが希望する機能に
応じたものが選ばれる。上記半導体集積回路装置LSI
は、そのチップ周辺部に入出力回路IOBが設けられる。
特定機能を持つようにされた機能ブロックB1ないしB29
を組み合わせて構成される。すなわち、機能ブロックB1
ないしB29は、それぞれが特定機能を持つ回路ブロック
であり、スタンダードセル又はマクロセルのように予め
登録されており、その中からユーザーが希望する機能に
応じたものが選ばれる。上記半導体集積回路装置LSI
は、そのチップ周辺部に入出力回路IOBが設けられる。
第２図には、上記各機能ブロックを構成する単位の論
理回路の一例が示されている。例えばNANDはナンドゲー
ト回路であり、NORはノアゲート回路であり、SELは複数
の入力信号の中から１又は２の信号を選ぶセレクタ回路
であり、DECは例えば４ビットの信号を受けて16通りの
出力信号を形成するデコーダ回路であり、AUは例えば４
ビットの算術演算ユニットである。上記セレクタ回路SE
L、デコーダ回路DEC及び算術演算ユニットAUも、上記ナ
ンドゲート回路やノアゲート回路のような単位ゲート回
路の組み合わせから構成される。上記機能ブロックB1な
いしB29等は、特に制限されないが、上記第２図に代表
として例示的に示されているような各単位回路の組み合
わせから構成される。このように、予め用意されている
特定機能を持つ回路ブロックB1ないしB29等の組み合わ
せにより１つの半導体集積回路LSIが構成される場合、
最小単位の論理ゲート回路は、そのファンアウト数等に
より決まる負荷の大小が固定的に決められるものとなっ
ている。
理回路の一例が示されている。例えばNANDはナンドゲー
ト回路であり、NORはノアゲート回路であり、SELは複数
の入力信号の中から１又は２の信号を選ぶセレクタ回路
であり、DECは例えば４ビットの信号を受けて16通りの
出力信号を形成するデコーダ回路であり、AUは例えば４
ビットの算術演算ユニットである。上記セレクタ回路SE
L、デコーダ回路DEC及び算術演算ユニットAUも、上記ナ
ンドゲート回路やノアゲート回路のような単位ゲート回
路の組み合わせから構成される。上記機能ブロックB1な
いしB29等は、特に制限されないが、上記第２図に代表
として例示的に示されているような各単位回路の組み合
わせから構成される。このように、予め用意されている
特定機能を持つ回路ブロックB1ないしB29等の組み合わ
せにより１つの半導体集積回路LSIが構成される場合、
最小単位の論理ゲート回路は、そのファンアウト数等に
より決まる負荷の大小が固定的に決められるものとなっ
ている。
このことに着目し、この実施例の半導体集積回路装置
LSIにおける回路ブロックB1ないしB29等を構成する最小
単位のゲート回路は、次のような組み合わせから構成さ
れる。
LSIにおける回路ブロックB1ないしB29等を構成する最小
単位のゲート回路は、次のような組み合わせから構成さ
れる。
第３図には、負荷が軽い場合の論理ゲート回路の一実
施例の回路図が示されている。
施例の回路図が示されている。
入力信号ＡとＢを受け、その出力信号Ｃを次段の論理
ゲート回路の入力トランジスタQ3のみに供給するという
ように軽い負荷しかもたない論理ゲート回路としてはNT
L回路を用いる。すなわち、前段側のNTL回路は、並列形
態に接続されトランジスタQ1とQ2、これらのトランジス
タQ1とQ2の共通コレクタに設けられた抵抗R1、共通エミ
ッタに設けられた抵抗R2及びキャパシタC1とから構成さ
れる。トランジスタQ1とQ2のベースに入力信号ＡとＢが
それぞれ供給される。この最小単位の論理ゲート回路
は、入力信号Ａ又はＢがハイレベルのとき、これらのト
ランジスタQ1又はQ2がオン状態して共通接続されたコレ
クタからロウレベルの出力信号Ｃを形成するのでノアゲ
ート回路として動作する。
ゲート回路の入力トランジスタQ3のみに供給するという
ように軽い負荷しかもたない論理ゲート回路としてはNT
L回路を用いる。すなわち、前段側のNTL回路は、並列形
態に接続されトランジスタQ1とQ2、これらのトランジス
タQ1とQ2の共通コレクタに設けられた抵抗R1、共通エミ
ッタに設けられた抵抗R2及びキャパシタC1とから構成さ
れる。トランジスタQ1とQ2のベースに入力信号ＡとＢが
それぞれ供給される。この最小単位の論理ゲート回路
は、入力信号Ａ又はＢがハイレベルのとき、これらのト
ランジスタQ1又はQ2がオン状態して共通接続されたコレ
クタからロウレベルの出力信号Ｃを形成するのでノアゲ
ート回路として動作する。
後段のNTL回路も、上記同様な２入力のノアゲート回
路からなり、その入力トランジスタQ3のベースには、入
力信号として前段回路の出力信号Ｃが供給され、入力ト
ランジスタQ4のベースには、図示しない他の同様なNTL
回路からの出力信号Ｄが供給される。そして、後段のNT
L回路は、トランジスタQ3,Q4のコレクタから出力信号Ｄ
を送出する。
路からなり、その入力トランジスタQ3のベースには、入
力信号として前段回路の出力信号Ｃが供給され、入力ト
ランジスタQ4のベースには、図示しない他の同様なNTL
回路からの出力信号Ｄが供給される。そして、後段のNT
L回路は、トランジスタQ3,Q4のコレクタから出力信号Ｄ
を送出する。
このようなNTL回路は、動作電圧−VEE1が約−1.2Vの
ような小さい電圧とされ、出力信号C,Dは、第６図に示
すように、ハイレベルＨが接地電位のような0Vとされ、
ロウレベルＬが−0.5Vにされる。抵抗R1とR2は、上記の
ようなレベルを形成するようその抵抗比が設定される。
このように負荷が軽い論理ゲート回路からなる場合、NT
L回路を用いることにより、その動作電圧及び信号振幅
が小さいから低消費出力で超高速動作を行うものであ
る。
ような小さい電圧とされ、出力信号C,Dは、第６図に示
すように、ハイレベルＨが接地電位のような0Vとされ、
ロウレベルＬが−0.5Vにされる。抵抗R1とR2は、上記の
ようなレベルを形成するようその抵抗比が設定される。
このように負荷が軽い論理ゲート回路からなる場合、NT
L回路を用いることにより、その動作電圧及び信号振幅
が小さいから低消費出力で超高速動作を行うものであ
る。
第４図には、負荷が比較的重い場合の論理ゲート回路
の一実施例の回路図が示されている。
の一実施例の回路図が示されている。
入力信号ＡとＢを受け、その出力信号Ｃを次段の論理
ゲート回路の入力トランジスタQ3の他、図示しない他の
複数からなる論理ゲート回路の入力トランジスタに供給
するというようにように比較的重い負荷を持つ論理ゲー
ト回路としてはNTL回路の出力部にエミッタフォロワ出
力回路を付加する。すなわち、トランジスタQ1とQ2のコ
レクタ出力信号は、エミッタフォロワ出力トランジスタ
Q5のベースに伝えられる。このトランジスタQ5のエミッ
タには負荷抵抗R5を設ける。このようにエミッタフォロ
ワ出力トランジスタを付加したNTL回路を本願ではEF/NT
L回路のように表す。このようにエミッタフォロワ出力
回路を付加した場合、第６図に示すように、前記のよう
なNTL回路のハイレベルとロウレベルは、出力トランジ
スタQ5のエミッタ，ベース間電圧VBEだけレベルシフト
され、ハイレベルＨが−0.8Vに、ロウレベルＬが−1.3V
になる。したがって、動作電圧が−1.2Vのままである
と、トランジスタQ5が動作できなくなるので、動作電圧
−VEE2として−2Vのような大きな電圧を用いる。この実
施例では、トランジスタQ1,Q2及び抵抗R1とR2並びにキ
ャパシタC1からなる前段回路の動作電圧を−VEE1を用い
る。この理由は、入力信号A,BがNTLレベルであるとき、
−VEE2のような大きな電圧にすると、信号Ａ又はＢがロ
ウレベルＬの約−0.5Vのとき、トランジスタQ1又はQ2が
オフ状態にできなくなるからである。したがって、入力
信号ＡやＢがEF/NTL回路や後述するようなSPL回路で形
成される場合には、それに応じて動作電圧は−VEE2のよ
うにされる。
ゲート回路の入力トランジスタQ3の他、図示しない他の
複数からなる論理ゲート回路の入力トランジスタに供給
するというようにように比較的重い負荷を持つ論理ゲー
ト回路としてはNTL回路の出力部にエミッタフォロワ出
力回路を付加する。すなわち、トランジスタQ1とQ2のコ
レクタ出力信号は、エミッタフォロワ出力トランジスタ
Q5のベースに伝えられる。このトランジスタQ5のエミッ
タには負荷抵抗R5を設ける。このようにエミッタフォロ
ワ出力トランジスタを付加したNTL回路を本願ではEF/NT
L回路のように表す。このようにエミッタフォロワ出力
回路を付加した場合、第６図に示すように、前記のよう
なNTL回路のハイレベルとロウレベルは、出力トランジ
スタQ5のエミッタ，ベース間電圧VBEだけレベルシフト
され、ハイレベルＨが−0.8Vに、ロウレベルＬが−1.3V
になる。したがって、動作電圧が−1.2Vのままである
と、トランジスタQ5が動作できなくなるので、動作電圧
−VEE2として−2Vのような大きな電圧を用いる。この実
施例では、トランジスタQ1,Q2及び抵抗R1とR2並びにキ
ャパシタC1からなる前段回路の動作電圧を−VEE1を用い
る。この理由は、入力信号A,BがNTLレベルであるとき、
−VEE2のような大きな電圧にすると、信号Ａ又はＢがロ
ウレベルＬの約−0.5Vのとき、トランジスタQ1又はQ2が
オフ状態にできなくなるからである。したがって、入力
信号ＡやＢがEF/NTL回路や後述するようなSPL回路で形
成される場合には、それに応じて動作電圧は−VEE2のよ
うにされる。
上記のようなEF/NTL回路により形成した出力信号Ｃを
前記同様なNTL回路が受けるとき、その入力レベルが上
記のようにレベルシフトされているから、それに応じて
動作電圧も−VEE2（−2V）を供給して用いるものであ
る。すなわち、同じNTL回路でも前段の回路構成によっ
て、前記第３図のように動作電圧を−VEE1とするものも
あるし、第４図のように−VEE2とするものも存在するこ
とになる。第４図のように動作電圧を前段回路に合わせ
て供給するという簡単な構成によってレベル整合のため
のレベルシフト回路等を設けることなく、異なる回路形
式の論理ゲート回路間で信号伝達を高速に行うことがで
きる。すなわち、NTL回路は、前記のように固有のロジ
ックスレッショルド電圧を持たないから上記のように動
作電圧を切り換えるだけで、第６図のようにロウレベル
側に偏倚した入力信号をそのまま受けることができるも
のとなる。
前記同様なNTL回路が受けるとき、その入力レベルが上
記のようにレベルシフトされているから、それに応じて
動作電圧も−VEE2（−2V）を供給して用いるものであ
る。すなわち、同じNTL回路でも前段の回路構成によっ
て、前記第３図のように動作電圧を−VEE1とするものも
あるし、第４図のように−VEE2とするものも存在するこ
とになる。第４図のように動作電圧を前段回路に合わせ
て供給するという簡単な構成によってレベル整合のため
のレベルシフト回路等を設けることなく、異なる回路形
式の論理ゲート回路間で信号伝達を高速に行うことがで
きる。すなわち、NTL回路は、前記のように固有のロジ
ックスレッショルド電圧を持たないから上記のように動
作電圧を切り換えるだけで、第６図のようにロウレベル
側に偏倚した入力信号をそのまま受けることができるも
のとなる。
なお、この後段NTL回路の出力信号Ｅを軽負荷として
の他のNTL回路が受けるとき、その動作電圧は第４図の
ような−VEE2（−2V）ではなく第３図と同様に−VEE1
（−1.2V）になるものである。
の他のNTL回路が受けるとき、その動作電圧は第４図の
ような−VEE2（−2V）ではなく第３図と同様に−VEE1
（−1.2V）になるものである。
第５図には、負荷が重い場合の論理ゲート回路の一実
施例の回路図が示されている。
施例の回路図が示されている。
入力信号ＡとＢを受け、その出力信号Ｃを次段の論理
ゲート回路の入力トランジスタQ3の他、図示しない他の
多数からなる論理ゲート回路の入力トランジスタに供給
するというように重い負荷を持つ論理ゲート回路、ある
いは第１図の入出力回路IOBに含まれる外部端子から出
力信号を送出する出力回路としては、エミッタフォロワ
出力回路をスーパー・プルダウン出力回路に置き換え
た、いわゆるSPL回路を用いる。すなわち、トランジス
タQ1とQ2のコレクタ出力信号は、エミッタフォロワ出力
トランジスタQ5のベースに伝えられる。このトランジス
タQ5のエミッタには負荷抵抗R5に代えて出力トランジス
タQ6が設けられる。このトランジスタQ6のベースには、
キャパシタC3を介してトランジスタQ1とQ2のエミッタ側
の出力信号が伝えられる。そして、トランジスタQ6のベ
ースとエミッタ間には抵抗R6が設けられ、トランジスタ
Q7からバイアス電流が供給される。トランジスタQ7のベ
ースには、バイアス電圧が供給され、トランジスタQ6の
ベースにベース，エミッタ間電圧VBEを供給する。この
ようにエミッタフォロワ出力トランジスタQ5とプッシュ
プル形態にされた出力トランジスタQ6を設けることによ
って、出力信号のハイレベルからロウレベルへの引き抜
きも高速にすることができ、より大きな負荷を高速に駆
動することができる。このようなスーパー・プルダウン
出力回路を用いたNTL回路を本願ではSPL（スーパー・プ
ルダウン・ロジック）回路のように表す。このようなSP
L回路の場合、第６図に示すように、前記のようなNTL回
路のハイレベルとロウレベルは、出力トランジスタQ5の
エミッタ，ベース間電圧VBEだけレベルシフトされ、ハ
イレベルＨが−0.8Vに、ロウレベルＬが−1.3Vになる。
したがって、動作電圧が−1.2Vのままであると、トラン
ジスタQ5,Q6が動作できなくなるので、動作電圧−VEE2
として−2Vのような大きな電圧を用いる。なお、出力側
に設けられたトランジスタQ8は、レベルリミッタ用トラ
ンジスタであり、そのベースにリミッタ電圧VBLを供給
することによって、出力信号Ｃのアンダーシュートの発
生を防止ないし軽減するためのものであり、アンダーシ
ュートが問題にならないなら省略してもよい。出力信号
Ｃのアンダーシュートが問題になるとき、他の回路によ
りそれを防止ないし軽減させる構成としてもよい。
ゲート回路の入力トランジスタQ3の他、図示しない他の
多数からなる論理ゲート回路の入力トランジスタに供給
するというように重い負荷を持つ論理ゲート回路、ある
いは第１図の入出力回路IOBに含まれる外部端子から出
力信号を送出する出力回路としては、エミッタフォロワ
出力回路をスーパー・プルダウン出力回路に置き換え
た、いわゆるSPL回路を用いる。すなわち、トランジス
タQ1とQ2のコレクタ出力信号は、エミッタフォロワ出力
トランジスタQ5のベースに伝えられる。このトランジス
タQ5のエミッタには負荷抵抗R5に代えて出力トランジス
タQ6が設けられる。このトランジスタQ6のベースには、
キャパシタC3を介してトランジスタQ1とQ2のエミッタ側
の出力信号が伝えられる。そして、トランジスタQ6のベ
ースとエミッタ間には抵抗R6が設けられ、トランジスタ
Q7からバイアス電流が供給される。トランジスタQ7のベ
ースには、バイアス電圧が供給され、トランジスタQ6の
ベースにベース，エミッタ間電圧VBEを供給する。この
ようにエミッタフォロワ出力トランジスタQ5とプッシュ
プル形態にされた出力トランジスタQ6を設けることによ
って、出力信号のハイレベルからロウレベルへの引き抜
きも高速にすることができ、より大きな負荷を高速に駆
動することができる。このようなスーパー・プルダウン
出力回路を用いたNTL回路を本願ではSPL（スーパー・プ
ルダウン・ロジック）回路のように表す。このようなSP
L回路の場合、第６図に示すように、前記のようなNTL回
路のハイレベルとロウレベルは、出力トランジスタQ5の
エミッタ，ベース間電圧VBEだけレベルシフトされ、ハ
イレベルＨが−0.8Vに、ロウレベルＬが−1.3Vになる。
したがって、動作電圧が−1.2Vのままであると、トラン
ジスタQ5,Q6が動作できなくなるので、動作電圧−VEE2
として−2Vのような大きな電圧を用いる。なお、出力側
に設けられたトランジスタQ8は、レベルリミッタ用トラ
ンジスタであり、そのベースにリミッタ電圧VBLを供給
することによって、出力信号Ｃのアンダーシュートの発
生を防止ないし軽減するためのものであり、アンダーシ
ュートが問題にならないなら省略してもよい。出力信号
Ｃのアンダーシュートが問題になるとき、他の回路によ
りそれを防止ないし軽減させる構成としてもよい。
この実施例では、トランジスタQ1,Q2及び抵抗R1とR2
並びにキャパシタC1からなる前段回路の動作電圧を−VE
E2を用いている。これは、入力信号A,Bが例えば前記EF/
NTL回路又は上記SPL回路により形成された出力信号であ
る場合に対応している。入力信号Ａ又はＢがNTLレベル
であるとき、−VEE2のような大きな電圧にすると、信号
Ａ又はＢがロウレベルＬの約−0.5Vのとき、トランジス
タQ1又はQ2がオフ状態にできなくなるから前記同様に−
VEE1を用いる。
並びにキャパシタC1からなる前段回路の動作電圧を−VE
E2を用いている。これは、入力信号A,Bが例えば前記EF/
NTL回路又は上記SPL回路により形成された出力信号であ
る場合に対応している。入力信号Ａ又はＢがNTLレベル
であるとき、−VEE2のような大きな電圧にすると、信号
Ａ又はＢがロウレベルＬの約−0.5Vのとき、トランジス
タQ1又はQ2がオフ状態にできなくなるから前記同様に−
VEE1を用いる。
上記のようなSPL回路を前記同様なNTL回路が受けると
き、その入力レベルが上記のようにレベルシフトされて
いるから、それに応じて動作電圧も−VEE2（−2V）を供
給して用いるものである。すなわち、同じNTL回路でも
前段の回路構成によって、前記第３図のように動作電圧
を−VEE1とするものもあるし、前記第４図や第５図のよ
うに−VEE2とするものも存在することになる。第５図の
ように動作電圧を前段回路に合わせて供給するという簡
単な構成によってレベル整合のためのレベルシフト回路
等を設けることなく、異なる回路形式の論理ゲート回路
間で信号伝達を高速に行うことができる。すなわち、前
記同様にNTL回路は、前記のように固有のロジックスレ
ッショルド電圧を持たないから上記のように動作電圧を
切り換えるだけで、第６図のようにロウレベル側に偏倚
した入力信号をそのまま受けることができるものとな
る。
き、その入力レベルが上記のようにレベルシフトされて
いるから、それに応じて動作電圧も−VEE2（−2V）を供
給して用いるものである。すなわち、同じNTL回路でも
前段の回路構成によって、前記第３図のように動作電圧
を−VEE1とするものもあるし、前記第４図や第５図のよ
うに−VEE2とするものも存在することになる。第５図の
ように動作電圧を前段回路に合わせて供給するという簡
単な構成によってレベル整合のためのレベルシフト回路
等を設けることなく、異なる回路形式の論理ゲート回路
間で信号伝達を高速に行うことができる。すなわち、前
記同様にNTL回路は、前記のように固有のロジックスレ
ッショルド電圧を持たないから上記のように動作電圧を
切り換えるだけで、第６図のようにロウレベル側に偏倚
した入力信号をそのまま受けることができるものとな
る。
なお、この後段NTL回路の出力信号Ｅを軽負荷として
他のNTL回路が受けるとき、その動作電圧は第５図のよ
うな−VEE2（−2V）ではなく第３図と同様に−VEE1（−
1.2V）になるものである。
他のNTL回路が受けるとき、その動作電圧は第５図のよ
うな−VEE2（−2V）ではなく第３図と同様に−VEE1（−
1.2V）になるものである。
第６図には、NTL回路とFE/NTL回路及びSPL回路の動作
電圧と出力信号レベルの一例が示されている。このよう
にレベルが異なる論理ゲート回路間においても、前記説
明したようにNTL回路側の動作電圧−VEE1をEF/NTL回路
又はSPL回路の動作電圧−VEE2に切り換えることによっ
て、上記EF/NTL回路又はSLP回路の出力信号をそのまま
受けてNTLレベルの出力信号を形成することができる。
このため、このように動作電圧を−VEE2にしたNTL回路
は、論理機能とレベル変換機能とを合わせ持つものとな
る。
電圧と出力信号レベルの一例が示されている。このよう
にレベルが異なる論理ゲート回路間においても、前記説
明したようにNTL回路側の動作電圧−VEE1をEF/NTL回路
又はSPL回路の動作電圧−VEE2に切り換えることによっ
て、上記EF/NTL回路又はSLP回路の出力信号をそのまま
受けてNTLレベルの出力信号を形成することができる。
このため、このように動作電圧を−VEE2にしたNTL回路
は、論理機能とレベル変換機能とを合わせ持つものとな
る。
第７図には、この発明に係るNTL回路の他の一実施例
の回路図が示されている。
の回路図が示されている。
この実施例では、入力トランジスタQ1ないしQ4をその
エミッタとコレクタとを逆にしたリバーストランジスタ
を用いる。すなわち、第８図の概略素子構造断面図に示
すように、通常のエミッタ領域６（N+）をコレクタＣと
して用い、通常のコレクタ領域４をエミッタＥとして用
いる。Ｐ型領域５はベースＢである。１は半導体基板で
ありＰ型から構成される。その表面にはN+のコレクタ埋
込層２が設けられる。その表面に素子形成領域としての
N-型のエピタキシャル成長層４が形成される。このエピ
タキシャル成長層４やコレクタ埋込層２及びオーミック
コンタクト７とがエミッタＥを構成するものとなる。上
記エピタキシャル成長層４は、Ｐ型の分離領域３によっ
て他の素子と電気的に分離される。
エミッタとコレクタとを逆にしたリバーストランジスタ
を用いる。すなわち、第８図の概略素子構造断面図に示
すように、通常のエミッタ領域６（N+）をコレクタＣと
して用い、通常のコレクタ領域４をエミッタＥとして用
いる。Ｐ型領域５はベースＢである。１は半導体基板で
ありＰ型から構成される。その表面にはN+のコレクタ埋
込層２が設けられる。その表面に素子形成領域としての
N-型のエピタキシャル成長層４が形成される。このエピ
タキシャル成長層４やコレクタ埋込層２及びオーミック
コンタクト７とがエミッタＥを構成するものとなる。上
記エピタキシャル成長層４は、Ｐ型の分離領域３によっ
て他の素子と電気的に分離される。
この実施例のようにリバーストランジスタとしたと
き、パッケージ等から発生されたα線LYがコレクタ６と
ベース５の接合部に照射される確率が小さくなり、第７
図に示したNTL回路の出力信号Ｃ及びＥに発生するノイ
ズレベルを小さくできる。すなわち、入力信号A,Bがロ
ウレベルのとき、トランジスタQ1とQ2はオフ状態にな
り、出力信号Ｃはハイレベルになっている。このとき、
トランジスタQ1,Q2のコレクタ部にα線が照射される
と、それに対応してキャリアが発生し、等価的にコレク
タ部に電流吸い込み回路が付加されたことになる。この
結果、出力信号ＣはトランジスタQ1,Q2がオフ状態であ
るにも係わらず一時的にロウレベルに低下してしまう。
この実施例のように入力トランジスタとしてリバースト
ランジスタ構成とすると、上記α線照射LYが行われる確
率を通常のトランジスタ構成とする場合に比べて大幅に
小さくすることできる。
き、パッケージ等から発生されたα線LYがコレクタ６と
ベース５の接合部に照射される確率が小さくなり、第７
図に示したNTL回路の出力信号Ｃ及びＥに発生するノイ
ズレベルを小さくできる。すなわち、入力信号A,Bがロ
ウレベルのとき、トランジスタQ1とQ2はオフ状態にな
り、出力信号Ｃはハイレベルになっている。このとき、
トランジスタQ1,Q2のコレクタ部にα線が照射される
と、それに対応してキャリアが発生し、等価的にコレク
タ部に電流吸い込み回路が付加されたことになる。この
結果、出力信号ＣはトランジスタQ1,Q2がオフ状態であ
るにも係わらず一時的にロウレベルに低下してしまう。
この実施例のように入力トランジスタとしてリバースト
ランジスタ構成とすると、上記α線照射LYが行われる確
率を通常のトランジスタ構成とする場合に比べて大幅に
小さくすることできる。
上記α線照射により発生するノイズは、一時的なもの
であり、抵抗R1からの電流供給により出力信号Ｃはハイ
レベルに回復する。しかしながら、信号Ｃを受ける論理
ゲート回路がラッチ回路を構成している場合、ラッチ回
路が反転して誤動作してしまう虞れがある。したがっ
て、上記のようにリバーストランジスタを入力トランジ
スタとして用いる回路は、その出力信号がタイミング信
号に同期して取り込まれて保持される回路やラッチ回路
に供給されるものに限定するものであってもよい。
であり、抵抗R1からの電流供給により出力信号Ｃはハイ
レベルに回復する。しかしながら、信号Ｃを受ける論理
ゲート回路がラッチ回路を構成している場合、ラッチ回
路が反転して誤動作してしまう虞れがある。したがっ
て、上記のようにリバーストランジスタを入力トランジ
スタとして用いる回路は、その出力信号がタイミング信
号に同期して取り込まれて保持される回路やラッチ回路
に供給されるものに限定するものであってもよい。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）負荷が軽い回路はNTL回路を用い、負荷が比較的
重い回路はEF/NTL回路を用い、負荷が重い回路はSPL回
路を用いてディジタル情報処理回路を構成するととも
に、上記NTL回路のうちEF/NTL回路又はSPL回路により形
成された出力信号を受けるものは、その動作合電圧とし
てEF/NTL回路又はSPL回路における出力回路の動作電圧
を用いることによって、低消費電力で高速の大規模半導
体集積回路装置を形成することができるという効果が得
られる。
ある。すなわち、 （１）負荷が軽い回路はNTL回路を用い、負荷が比較的
重い回路はEF/NTL回路を用い、負荷が重い回路はSPL回
路を用いてディジタル情報処理回路を構成するととも
に、上記NTL回路のうちEF/NTL回路又はSPL回路により形
成された出力信号を受けるものは、その動作合電圧とし
てEF/NTL回路又はSPL回路における出力回路の動作電圧
を用いることによって、低消費電力で高速の大規模半導
体集積回路装置を形成することができるという効果が得
られる。
（２）上記のような動作電圧の切り換えにより、異なる
信号レベルを持つ論理ゲート回路間を直接接続するもの
であるから、レベル変換回路が不要になりNTL回路の特
長を生かした高集積化と高速化を実現できるという効果
が得られる。
信号レベルを持つ論理ゲート回路間を直接接続するもの
であるから、レベル変換回路が不要になりNTL回路の特
長を生かした高集積化と高速化を実現できるという効果
が得られる。
（３）上記NTL回路を構成するトランジスタとして、通
常のエミッタ領域をコレクタとし、コレクタ領域をエミ
ッタとしたリバーストランジスタを用いることによりα
線照射により発生するノイズを低減できるという効果が
得られる。
常のエミッタ領域をコレクタとし、コレクタ領域をエミ
ッタとしたリバーストランジスタを用いることによりα
線照射により発生するノイズを低減できるという効果が
得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、大規模半導
体集積回路装置LSIは、前記のようなマクロセル又はス
タンダードセルを組み合わせて構成するもの他、ゲート
アレイにより構成してもよい。この場合、各論理ゲート
としては、前記SPL回路を構成するに必要な素子を作り
込んでおいて、その負荷条件に応じてNTL回路、BF/NTL
回路あるいはSPL回路を構成するようにすればよい。ま
た、電源供給線も−VEE1とVEE2と用意し、その入力信号
レベルに応じていずれかの電源線を用いるようにすれば
よい。
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、大規模半導
体集積回路装置LSIは、前記のようなマクロセル又はス
タンダードセルを組み合わせて構成するもの他、ゲート
アレイにより構成してもよい。この場合、各論理ゲート
としては、前記SPL回路を構成するに必要な素子を作り
込んでおいて、その負荷条件に応じてNTL回路、BF/NTL
回路あるいはSPL回路を構成するようにすればよい。ま
た、電源供給線も−VEE1とVEE2と用意し、その入力信号
レベルに応じていずれかの電源線を用いるようにすれば
よい。
例えば、第３図において、入力信号ＡがNTL回路によ
り形成され、入力信号ＢがEF/NTL回路又はSPL回路によ
り形成される場合、レベル変換回路として第４図の後段
回路のようなNTL回路を挿入してNTLレベルに変換し、２
つの入力信号のレベルを一致させればよい。また、第５
図において、入力信号ＡがNTL回路で形成される場合、
そのNTL回路にレベル変換回路としてエミッタフォロワ
出力トランジスタを付加すればよい。
り形成され、入力信号ＢがEF/NTL回路又はSPL回路によ
り形成される場合、レベル変換回路として第４図の後段
回路のようなNTL回路を挿入してNTLレベルに変換し、２
つの入力信号のレベルを一致させればよい。また、第５
図において、入力信号ＡがNTL回路で形成される場合、
そのNTL回路にレベル変換回路としてエミッタフォロワ
出力トランジスタを付加すればよい。
この発明は、バイポーラ型トランジスタを用いて構成
されるディジタル集積回路装置に広く利用することがで
きる。
されるディジタル集積回路装置に広く利用することがで
きる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記の通りであ
る。すなわち、負荷が軽い回路はNTL回路を用い、負荷
が比較的重い回路はEF/NTL回路を用い、負荷が重い回路
はSPL回路を用いてディジタル情報処理回路を構成する
とともに、上記NTL回路のうちEFF/NTL回路又はSPL回路
により形成された出力信号を受けるものは、その動作電
圧としてEF/NTL回路又はSPL回路における出力回路の動
作電圧を用いることによって、低消費電力で高速の大規
模半導体集積回路装置を形成することができる。
って得られる効果を簡単に説明すれば下記の通りであ
る。すなわち、負荷が軽い回路はNTL回路を用い、負荷
が比較的重い回路はEF/NTL回路を用い、負荷が重い回路
はSPL回路を用いてディジタル情報処理回路を構成する
とともに、上記NTL回路のうちEFF/NTL回路又はSPL回路
により形成された出力信号を受けるものは、その動作電
圧としてEF/NTL回路又はSPL回路における出力回路の動
作電圧を用いることによって、低消費電力で高速の大規
模半導体集積回路装置を形成することができる。
第１図は、この発明に係る半導体集積回路装置の一実施
例の概略ブロック図、 第２図は、上記各機能ブロックを構成する単位回路の一
例を示す論理回路図、 第３図には、負荷が軽い場合の論理ゲート回路の一実施
例を示す回路図、 第４図には、負荷が比較的重い場合の論理ゲート回路の
一実施例を示す回路図、 第５図には、負荷が重い場合の論理ゲート回路の一実施
例を示す回路図、 第６図は、NTL回路とEF/NTL回路とSPL回路の信号レベル
と動作電圧を説明するための概念図、 第７図は、この発明に係るNTL回路の他の一実施例を示
す回路図、 第８図は、その入力トランジスタの一実施例を示す概略
素子構造断面図である。 LSI……大規模半導体集積回路装置、IOB……入出力回
路、B1〜B29……機能ブロック、NAND……ナンドゲート
回路、NOR……ノアゲート回路、SEL……セレクタ回路、
DEC……テコーダ回路、AU……算術演算ユニット、１…
…基板、２……コレクタ埋込層、３……分離領域、４…
…エピタキシャル成長層（エミッタ）、５……ベース領
域、６……コレクタ、７……オーミックコンタクト
例の概略ブロック図、 第２図は、上記各機能ブロックを構成する単位回路の一
例を示す論理回路図、 第３図には、負荷が軽い場合の論理ゲート回路の一実施
例を示す回路図、 第４図には、負荷が比較的重い場合の論理ゲート回路の
一実施例を示す回路図、 第５図には、負荷が重い場合の論理ゲート回路の一実施
例を示す回路図、 第６図は、NTL回路とEF/NTL回路とSPL回路の信号レベル
と動作電圧を説明するための概念図、 第７図は、この発明に係るNTL回路の他の一実施例を示
す回路図、 第８図は、その入力トランジスタの一実施例を示す概略
素子構造断面図である。 LSI……大規模半導体集積回路装置、IOB……入出力回
路、B1〜B29……機能ブロック、NAND……ナンドゲート
回路、NOR……ノアゲート回路、SEL……セレクタ回路、
DEC……テコーダ回路、AU……算術演算ユニット、１…
…基板、２……コレクタ埋込層、３……分離領域、４…
…エピタキシャル成長層（エミッタ）、５……ベース領
域、６……コレクタ、７……オーミックコンタクト
Claims (3)
- 【請求項１】入力信号がベースに供給されたトランジス
タと、上記トランジスタのコレクタと回路の第１電位と
の間に設けられた第１の抵抗と、上記トランジスタのエ
ミッタと回路の第２電位との間に設けられた第２の抵抗
とを備え、上記トランジスタのコレクタから出力信号を
得るものであって、その入出力伝達特性が互いにほぼ中
心電圧で交叉するようにされてなるNTL回路と、 上記NTL回路と、その出力信号がベースに供給され、コ
レクタが上記第１電位に接続された出力トランジスタ
と、上記出力トランジスタのエミッタと上記第２電位よ
り少なくとも上記出力トランジスタのベース，エミッタ
間電圧より低くされた第３電位との間に設けられた負荷
抵抗とからなるエミッタフォロワ付NTL回路と、 上記NTL回路と、その出力信号がベースに供給され、コ
レクタが上記第１電位に接続された出力トランジスタ
と、上記出力トランジスタのエミッタと上記第３電位と
の間に設けられ、上記NTL回路のトランジスタのエミッ
タ側の信号がキャパシタを介してベースに供給され、上
記NTL回路の出力信号がハイレベルからロウレベルに変
化するときに上記キャパシタを通した交流成分によって
一時的にオン状態となって上記NTL回路の出力信号に対
応したハイレベルの出力信号を高速にロウレベルにプル
ダウンさせるアクティブ負荷トランジスタとからなるSP
L回路とを備え、 上記NTL回路の出力端子は、その駆動能力の範囲内の１
ないし複数の次段回路の入力端子と接続され、 上記エミッタフォロワ付NTL回路の出力端子は、その駆
動能力の範囲内であって、上記NTL回路の出力端子が接
続される次段回路の数より多い数の次段NTL回路の入力
端子と接続され、 上記SPL回路の出力端子は、その駆動能力の範囲内であ
って、上記エミッタフォロワ付NTL回路の出力端子が接
続される次段回路の数より多い数の次段NTL回路の入力
端子と接続され、 上記次段回路のNTL回路部の動作電圧は、前段回路の出
力信号レベルに対応して上記第２電位又は第３電位に設
定されてなることを特徴とする半導体集積回路装置。 - 【請求項２】上記入力信号がベースに供給されるトラン
ジスタは、半導体基板の表面からエミッタ領域、ベース
領域及びコレクタ領域が順に縦型構造に形成されてなる
トランジスタにおいて、上記エミッタ領域をコレクタと
して作用させ、上記コレクタ領域をエミッタとして作用
させるリバーストランジスタを用いることを特徴とする
請求項１の半導体集積回路装置。 - 【請求項３】上記リバーストランジスタを用いた回路の
出力信号は、ラッチ回路の入力端子に供給されるもので
あることを特徴とする請求項２の半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180698A JP2833657B2 (ja) | 1989-07-13 | 1989-07-13 | 半導体集積回路装置 |
| US07/548,835 US5126597A (en) | 1989-07-13 | 1990-07-06 | High speed IC device empolying non-threshold logic circuits to provide logic gates having different power and load requirements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180698A JP2833657B2 (ja) | 1989-07-13 | 1989-07-13 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345015A JPH0345015A (ja) | 1991-02-26 |
| JP2833657B2 true JP2833657B2 (ja) | 1998-12-09 |
Family
ID=16087748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1180698A Expired - Fee Related JP2833657B2 (ja) | 1989-07-13 | 1989-07-13 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5126597A (ja) |
| JP (1) | JP2833657B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263318A (ja) * | 1988-05-27 | 1990-03-02 | Texas Instr Inc <Ti> | Ｍｏｓからｅｃｌへのレベル変換回路 |
| US5341042A (en) * | 1992-08-10 | 1994-08-23 | International Business Machines Corporation | Low voltage, cascoded NTL based BiCMOS circuit |
| US5463332A (en) * | 1994-07-22 | 1995-10-31 | National Semiconductor Corporation | Multiple differential input ECL or/nor gate |
| JP2679644B2 (ja) * | 1994-10-03 | 1997-11-19 | 日本電気株式会社 | Ｎｔｌ論理回路用電源回路 |
| US5594368A (en) * | 1995-04-19 | 1997-01-14 | Kabushiki Kaisha Toshiba | Low power combinational logic circuit |
| JP4434987B2 (ja) | 2005-02-23 | 2010-03-17 | 積水化成品工業株式会社 | 成形用金型の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5883434A (ja) * | 1981-11-13 | 1983-05-19 | Hitachi Ltd | 半導体集積回路装置 |
| US4490630A (en) * | 1982-06-30 | 1984-12-25 | International Business Machines Corporation | Current switch emitter follower with current mirror coupled push-pull output stage |
| JPS5981921A (ja) * | 1982-11-01 | 1984-05-11 | Hitachi Ltd | 高速論理回路 |
| US4628217A (en) * | 1984-03-22 | 1986-12-09 | Sperry Corporation | Fast scan/set testable latch using two levels of series gating with one current source |
| JPH0720059B2 (ja) * | 1984-05-23 | 1995-03-06 | 株式会社日立製作所 | トランジスタ回路 |
| JPS6145632A (ja) * | 1984-08-09 | 1986-03-05 | Nec Corp | 電流切換型論理回路 |
| US4749885A (en) * | 1987-02-17 | 1988-06-07 | Unisys Corporation | Nonsaturating bipolar logic gate having a low number of components and low power dissipation |
| US4806785A (en) * | 1988-02-17 | 1989-02-21 | International Business Machines Corporation | Half current switch with feedback |
| US4943740A (en) * | 1988-04-12 | 1990-07-24 | Zdzislaw Gulczynski | Ultra fast logic |
-
1989
- 1989-07-13 JP JP1180698A patent/JP2833657B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-06 US US07/548,835 patent/US5126597A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5126597A (en) | 1992-06-30 |
| JPH0345015A (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4890017A (en) | CMOS-BiCMOS gate circuit | |
| JP3149759B2 (ja) | ラッチ回路 | |
| US4453095A (en) | ECL MOS Buffer circuits | |
| JP2532550Y2 (ja) | 論理回路 | |
| US4849659A (en) | Emitter-coupled logic circuit with three-state capability | |
| US5015888A (en) | Circuit and method of generating logic output signals from an ECL gate to drive a non-ECL gate | |
| JPH0257733B2 (ja) | ||
| US5030856A (en) | Receiver and level converter circuit with dual feedback | |
| JPH0653807A (ja) | ラッチを組込んだｃｍｏｓ−ｅｃｌ変換器 | |
| EP0068883A2 (en) | A level converter circuit | |
| JPH066205A (ja) | 低電力、雑音排除ｔｔｌ・ｃｍｏｓ入力バッファ | |
| JPH0379121A (ja) | 半導体集積回路装置 | |
| CA1260561A (en) | Semiconductor device | |
| JPH0345015A (ja) | 半導体集積回路装置 | |
| US4924116A (en) | Feedback source coupled FET logic | |
| JPH02216912A (ja) | ３―５族技術に適当なソース フォロワー電界効果形論理ゲート（ｓｆｆｌ） | |
| US4845387A (en) | Non-stacked ECL type and function | |
| US5057714A (en) | BiCMOS integrated circuit device utilizing Schottky diodes | |
| US5515007A (en) | Triple buffered amplifier output stage | |
| JP2551586B2 (ja) | インタフエ−ス回路 | |
| JPH0345545B2 (ja) | ||
| US5239212A (en) | Gate circuit of combined field-effect and bipolar transistors with an improved discharge arrangement | |
| US5343093A (en) | Self referencing MOS to ECL level conversion circuit | |
| JP3207951B2 (ja) | Ｃｍｏｓからｅｃｌへのレベル変換器 | |
| US6208193B1 (en) | Multiplexer control scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |