JP2863902B2 - デジタル・オーディオ・サンプル・クロックの直接合成回路及び方法 - Google Patents
デジタル・オーディオ・サンプル・クロックの直接合成回路及び方法Info
- Publication number
- JP2863902B2 JP2863902B2 JP7141309A JP14130995A JP2863902B2 JP 2863902 B2 JP2863902 B2 JP 2863902B2 JP 7141309 A JP7141309 A JP 7141309A JP 14130995 A JP14130995 A JP 14130995A JP 2863902 B2 JP2863902 B2 JP 2863902B2
- Authority
- JP
- Japan
- Prior art keywords
- sample clock
- digital
- audio sample
- frequency
- digital audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル・クロックの
合成、特に、位相拘束ループを使用せずに、ビデオ時間
スケール精度でオーディオを記録するために、任意の標
準デジタル・ビデオ・サンプル周波数を基にしてデジタ
ル・オーディオ・サンプル・クロックを直接合成する回
路及び方法に関する。
合成、特に、位相拘束ループを使用せずに、ビデオ時間
スケール精度でオーディオを記録するために、任意の標
準デジタル・ビデオ・サンプル周波数を基にしてデジタ
ル・オーディオ・サンプル・クロックを直接合成する回
路及び方法に関する。
【０００２】公称オーディオ基準周波数及びビデオ基準
周波数の間には、一般に１０〜１００の百万分率（ｐｐ
ｍ）のオーダの周波数ドリフトがあり、公称６０Ｈｚの
フィールド・レートに対する５２５ライン／６０Ｈｚの
１０００の１、即ち、６０．０Ｈｚ＊１０００／１００
１、又は５９．９４００５９９４００Ｈｚの実際のサン
プル・レート・オフセットにより、オーディオ／ビデオ
合成問題が生じる。しばしば、オーディオ及びビデオ間
に位相拘束ループ（ＰＬＬ）を用いて、公称基準周波数
間の周波数ドリフトを補償する。任意の異なる周波数ド
リフトにより、オーディオ及びビデオ間に時間スケール
（尺度）のドリフトが生じる。これは、一般に「リップ
・シンク（唇同期）」エラーとして知られている。リッ
プ・シンクを維持するには、オーディオ及びビデオ時間
スケールが、１０ミリ秒（ｍｓ）のオーダ内で追従する
必要がある。公称オーディオ・サンプル周波数に関係な
く、１００ｐｐｍの周波数ドリフトにより、わずか１０
０秒以内に、１０ｍｓの時間スケールのドリフトが生じ
る。
周波数の間には、一般に１０〜１００の百万分率（ｐｐ
ｍ）のオーダの周波数ドリフトがあり、公称６０Ｈｚの
フィールド・レートに対する５２５ライン／６０Ｈｚの
１０００の１、即ち、６０．０Ｈｚ＊１０００／１００
１、又は５９．９４００５９９４００Ｈｚの実際のサン
プル・レート・オフセットにより、オーディオ／ビデオ
合成問題が生じる。しばしば、オーディオ及びビデオ間
に位相拘束ループ（ＰＬＬ）を用いて、公称基準周波数
間の周波数ドリフトを補償する。任意の異なる周波数ド
リフトにより、オーディオ及びビデオ間に時間スケール
（尺度）のドリフトが生じる。これは、一般に「リップ
・シンク（唇同期）」エラーとして知られている。リッ
プ・シンクを維持するには、オーディオ及びビデオ時間
スケールが、１０ミリ秒（ｍｓ）のオーダ内で追従する
必要がある。公称オーディオ・サンプル周波数に関係な
く、１００ｐｐｍの周波数ドリフトにより、わずか１０
０秒以内に、１０ｍｓの時間スケールのドリフトが生じ
る。
【０００３】１９９３年７月２３日にマイケル・ポイム
ボエウフ等が出願した米国特許出願第０８／０９６３５
６号「デジタル・ビデオによるデジタル・オーディオの
合成」に記載されているように、３２ＫＨｚ、４４．１
ＫＨｚ又は４８ＫＨｚのオーディオ・サンプルによれ
ば、５２５／６０ビデオの１フィールドの時間範囲に
は、小数を含んだサンプル数、即ち、夫々５３３．８６
７、７３５．７３５又は８００．８個のサンプル数があ
る。これらのレートでの整数のオーディオ・サンプル数
を含んだビデオ・フィールドの最少数、又は最少フィー
ルド・デノミネータ（denominator ）は、夫々１５（８
００８サンプル）、２００（１４７１４７サンプル）及
び５（４００４）である。サンプルの最少数は、各フィ
ールド・デノミネータの最少サンプル指数（ｍｓｑ）を
表す。これらレートでは、オーディオ・サンプル周波数
及びビデオ・サンプル周波数間の比をＮ対Ｍに一致させ
る（Ｎ及びＭは任意の整数）のが困難になる。
ボエウフ等が出願した米国特許出願第０８／０９６３５
６号「デジタル・ビデオによるデジタル・オーディオの
合成」に記載されているように、３２ＫＨｚ、４４．１
ＫＨｚ又は４８ＫＨｚのオーディオ・サンプルによれ
ば、５２５／６０ビデオの１フィールドの時間範囲に
は、小数を含んだサンプル数、即ち、夫々５３３．８６
７、７３５．７３５又は８００．８個のサンプル数があ
る。これらのレートでの整数のオーディオ・サンプル数
を含んだビデオ・フィールドの最少数、又は最少フィー
ルド・デノミネータ（denominator ）は、夫々１５（８
００８サンプル）、２００（１４７１４７サンプル）及
び５（４００４）である。サンプルの最少数は、各フィ
ールド・デノミネータの最少サンプル指数（ｍｓｑ）を
表す。これらレートでは、オーディオ・サンプル周波数
及びビデオ・サンプル周波数間の比をＮ対Ｍに一致させ
る（Ｎ及びＭは任意の整数）のが困難になる。
【０００４】従来技術では、次の方法を用いた。すなわ
ち、 １．１０００分の１だけオーディオ・サンプル・レート
を下げて、このオーディオ・サンプル・レートを５２５
／６０ビデオ・サンプル周波数に位相拘束し、公表され
ないがエラーを示すのに充分に意味のある桁だけ公表さ
れたレートを切り上げ、そのレートを「ビデオへの同
期」と呼んで、４４．０５６．．．ＫＨｚを４４．１Ｋ
Ｈｚとし、４７．９５２．．．ＫＨｚを４８ＫＨｚにす
る。この方法は、需要家（consumer）に誤解をもたらす
と共に、ＡＮＳＩ標準サンプル・レートと互換性がな
い。 ２．オーディオ・データがオーディオの等しくないブロ
ックになるのを防止し、そのオーディオ・サンプルをビ
デオ・サンプル・レートに位相拘束する。すなわち、１
６０及び１６１個のサンプルの多くの等しくないオーデ
ィオ・ブロックを用いて、デジタル・ビデオ・テープ・
レコーダのフォーマット・データを５フレーム（１０フ
ィールド）シーケンスとする。これには、フレーム・シ
ーケンスを含む個別の線形制御トラックが必要であり、
フィールドを基本にしたディスク記録用としては次善の
ものとなる（１９８８年にフォーカル・プレスが発行し
たＩＳＢＮ０２４０５１２７０７のワトキンソンの「デ
ジタル・オーディオ技術」の第３９３〜３９４頁を参照
されたい）。
ち、 １．１０００分の１だけオーディオ・サンプル・レート
を下げて、このオーディオ・サンプル・レートを５２５
／６０ビデオ・サンプル周波数に位相拘束し、公表され
ないがエラーを示すのに充分に意味のある桁だけ公表さ
れたレートを切り上げ、そのレートを「ビデオへの同
期」と呼んで、４４．０５６．．．ＫＨｚを４４．１Ｋ
Ｈｚとし、４７．９５２．．．ＫＨｚを４８ＫＨｚにす
る。この方法は、需要家（consumer）に誤解をもたらす
と共に、ＡＮＳＩ標準サンプル・レートと互換性がな
い。 ２．オーディオ・データがオーディオの等しくないブロ
ックになるのを防止し、そのオーディオ・サンプルをビ
デオ・サンプル・レートに位相拘束する。すなわち、１
６０及び１６１個のサンプルの多くの等しくないオーデ
ィオ・ブロックを用いて、デジタル・ビデオ・テープ・
レコーダのフォーマット・データを５フレーム（１０フ
ィールド）シーケンスとする。これには、フレーム・シ
ーケンスを含む個別の線形制御トラックが必要であり、
フィールドを基本にしたディスク記録用としては次善の
ものとなる（１９８８年にフォーカル・プレスが発行し
たＩＳＢＮ０２４０５１２７０７のワトキンソンの「デ
ジタル・オーディオ技術」の第３９３〜３９４頁を参照
されたい）。
【０００５】３．補間／デシメーション及び／又は多相
サンプル・レート変換を用いて再サンプルを行い、位相
拘束ループ及び／又はサンプル・バッファと組み合わせ
る（上述のワトキンソンの本の５４６頁）。 ４．上述の特許出願による「シャッター・スキップ」同
期を行うが、これは、広すぎるチャンネル帯域幅と、周
波数ドリフトを制御する位相拘束ループを用いる「サン
プルの詰め込み」に基づいている。
サンプル・レート変換を用いて再サンプルを行い、位相
拘束ループ及び／又はサンプル・バッファと組み合わせ
る（上述のワトキンソンの本の５４６頁）。 ４．上述の特許出願による「シャッター・スキップ」同
期を行うが、これは、広すぎるチャンネル帯域幅と、周
波数ドリフトを制御する位相拘束ループを用いる「サン
プルの詰め込み」に基づいている。
【０００６】
【発明が解決しようとする課題】ＡＮＳＩのＳ４．２８
−１９８４（ＡＥＳ５）及びＭＰＣ（マイクロソフト・
プレスが１９９２年に発行の「マルチメディアＰＣ規格
バージョン１．０）と共に、５２５／６０及び６２５／
５０のＣＣＩＲ周波数でサンプルされたデジタル・ビデ
オ（ＡＮＳＩのＳ４．４０−１９９２（ＡＥＳ３））を
含む任意の周波数でサンプルされたデジタル・オーディ
オを記録するために、デジタル・オーディオ・サンプル
・クロックを直接合成する回路及び方法が望まれてい
る。
−１９８４（ＡＥＳ５）及びＭＰＣ（マイクロソフト・
プレスが１９９２年に発行の「マルチメディアＰＣ規格
バージョン１．０）と共に、５２５／６０及び６２５／
５０のＣＣＩＲ周波数でサンプルされたデジタル・ビデ
オ（ＡＮＳＩのＳ４．４０−１９９２（ＡＥＳ３））を
含む任意の周波数でサンプルされたデジタル・オーディ
オを記録するために、デジタル・オーディオ・サンプル
・クロックを直接合成する回路及び方法が望まれてい
る。
【０００７】したがって、本発明の目的は、位相拘束ル
ープを用いることなく、ビデオ時間スケールの正確なオ
ーディオ記録を行うために、任意の標準デジタル・ビデ
オ・サンプル周波数を基にしたデジタル・オーディオ・
サンプル・クロックを直接的に合成する回路及び方法の
提供にある。
ープを用いることなく、ビデオ時間スケールの正確なオ
ーディオ記録を行うために、任意の標準デジタル・ビデ
オ・サンプル周波数を基にしたデジタル・オーディオ・
サンプル・クロックを直接的に合成する回路及び方法の
提供にある。
【０００８】
【課題を解決するための手段】本発明によれば、ビデオ
・クロックから数値制御発振器（ＮＣＯ）を直接的に駆
動して、デジタル・オーディオ・サンプル・クロックを
発生する。位相累積器（アキュムレータ）は、デジタル
・ビデオ・サンプル周波数レートｆv にて位相増分値Ｋ
c を増分する。この位相累積器からの出力信号が、ルッ
クアップ・テーブルをアクセスして、デジタル正弦波を
発生する。このデジタル正弦波をアナログ正弦波信号に
変換して、このアナログ正弦波信号からデジタル・オー
ディオ・サンプル・クロックを導出する。わずかな位相
及び周波数の不正確さ（１／２＾Ｂp ）が許容されるが
（＾はべき乗を表す）、これは、位相累積過程（ステッ
プ）におけるエラー又はビット精度により決まる。な
お、Ｂp は、ビット精度、即ち、デジタル正弦波の時間
軸方向の１サイクルの分解能である。この累積は、任意
のビット長にまで拡張して、エラーを許容できる範囲ま
で最少にする。
・クロックから数値制御発振器（ＮＣＯ）を直接的に駆
動して、デジタル・オーディオ・サンプル・クロックを
発生する。位相累積器（アキュムレータ）は、デジタル
・ビデオ・サンプル周波数レートｆv にて位相増分値Ｋ
c を増分する。この位相累積器からの出力信号が、ルッ
クアップ・テーブルをアクセスして、デジタル正弦波を
発生する。このデジタル正弦波をアナログ正弦波信号に
変換して、このアナログ正弦波信号からデジタル・オー
ディオ・サンプル・クロックを導出する。わずかな位相
及び周波数の不正確さ（１／２＾Ｂp ）が許容されるが
（＾はべき乗を表す）、これは、位相累積過程（ステッ
プ）におけるエラー又はビット精度により決まる。な
お、Ｂp は、ビット精度、即ち、デジタル正弦波の時間
軸方向の１サイクルの分解能である。この累積は、任意
のビット長にまで拡張して、エラーを許容できる範囲ま
で最少にする。
【０００９】本発明のその他の目的及び新規な特徴は、
添付図を参照した以下の詳細な説明から明らかになろ
う。
添付図を参照した以下の詳細な説明から明らかになろ
う。
【００１０】
【実施例】ビデオ・クロック及びオーディオ・クロック
の関係を次式に示す。 ｆa ＝ｆv ＊Ｋc／２＾(Ｂp) なお、ｆa はデジタル・オーディオ・サンプル・クロッ
ク周波数であり、ｆv はデジタル・ビデオ・サンプル・
クロック周波数であり、Ｋc はビデオ・クロックの１サ
イクル当たりの位相増分値（２＾Ｂp 未満の符号付き整
数）であり、Ｂpは累積ステップのビット精度、即ち、
数値制御発振器（ＮＣＯ）内の位相累積器のビット精度
であり、＊は乗算を表し、＾はべき乗を表す（よって、
２＾（Ｂp）は２のＢp 乗を示す）。この式から判る如
く、オーディオ・サンプル・クロック周波数及びビデオ
・サンプル・クロック周波数間の関係は線形であるの
で、ｆv の周波数変動は、比例的にｆa に反映して、オ
ーディオ・クロック周波数に対するビデオ・クロックの
拘束が、ｆv ／２＾（Ｂp ）の小数部分のヘルツ（周波
数単位）における精度に影響する。２７ＭＨｚのビデオ
・クロック、１１．２８９６ＭＨｚの目標とするオーデ
ィオ・クロック（２５６＊４４．１ＫＨｚに対応）、及
び３２ビット精度のＮＣＯに対して、その結果のエラー
が６．２９×１０＾（−３）Ｈｚとなる。これは、４
４．１ＫＨｚの真のオーディオ・サンプル・レートにお
ける２．４６×１０＾（−５）Ｈｚのエラーに対応す
る。よって、オーディオ・サンプル・クロックは、１サ
ンプル分のエラーを累積するまでに１１時間もかかる。
また、リップ・シンクの点から見ると、１０ｍｓのオー
ディオ対ビデオのエラーが生じるまでに２０７日かか
り、これは、想像可能なビデオ制作の日数よりも長い。
の関係を次式に示す。 ｆa ＝ｆv ＊Ｋc／２＾(Ｂp) なお、ｆa はデジタル・オーディオ・サンプル・クロッ
ク周波数であり、ｆv はデジタル・ビデオ・サンプル・
クロック周波数であり、Ｋc はビデオ・クロックの１サ
イクル当たりの位相増分値（２＾Ｂp 未満の符号付き整
数）であり、Ｂpは累積ステップのビット精度、即ち、
数値制御発振器（ＮＣＯ）内の位相累積器のビット精度
であり、＊は乗算を表し、＾はべき乗を表す（よって、
２＾（Ｂp）は２のＢp 乗を示す）。この式から判る如
く、オーディオ・サンプル・クロック周波数及びビデオ
・サンプル・クロック周波数間の関係は線形であるの
で、ｆv の周波数変動は、比例的にｆa に反映して、オ
ーディオ・クロック周波数に対するビデオ・クロックの
拘束が、ｆv ／２＾（Ｂp ）の小数部分のヘルツ（周波
数単位）における精度に影響する。２７ＭＨｚのビデオ
・クロック、１１．２８９６ＭＨｚの目標とするオーデ
ィオ・クロック（２５６＊４４．１ＫＨｚに対応）、及
び３２ビット精度のＮＣＯに対して、その結果のエラー
が６．２９×１０＾（−３）Ｈｚとなる。これは、４
４．１ＫＨｚの真のオーディオ・サンプル・レートにお
ける２．４６×１０＾（−５）Ｈｚのエラーに対応す
る。よって、オーディオ・サンプル・クロックは、１サ
ンプル分のエラーを累積するまでに１１時間もかかる。
また、リップ・シンクの点から見ると、１０ｍｓのオー
ディオ対ビデオのエラーが生じるまでに２０７日かか
り、これは、想像可能なビデオ制作の日数よりも長い。
【００１１】図１は、本発明によるデジタル・オーディ
オ・サンプル・クロックの直接合成回路のブロック図で
ある。位相累積器（累積手段）１２は、第１入力端に位
相増分値Ｋc を受ける。位相累積器１２からの出力信号
を第２入力端に帰還して、Ｋc を累積する。位相累積器
１２は、デジタル・ビデオ・サンプル・クロック（周波
数ｆv ）によりクロックされるので、位相情報（位相
値）の累積は、ビデオ・クロック・レートで連続的に行
われる。位相累積器１２からの位相出力信号を正弦波
（又は余弦波：正弦波と余弦波とは９０度の位相差があ
るのみなので、本命最初では、総称して正弦波という）
ルックアップ・テーブル（ＬＵＴ）１４に入力する。こ
のルックアップ・テーブル１４は、出力端にデジタル正
弦波を発生する。なお、ルックアップ・テーブル１４
は、例えば、正弦波のデジタル値を記憶したメモリであ
り、そのアドレス端子に位相累積器１２のデジタル出力
信号を受け、データ端子からデジタル正弦波を出力す
る。また、Ｂp は累積ステップのビット精度であるの
で、ルックアップ・テーブル１４内で、デジタル正弦波
は、１サイクル当たり２＾（Ｂp ）個のデジタル値から
構成されており、即ち、１サイクル当たり２＾（Ｂp ）
個のアドレスから構成されており、位相増分値Ｋc 毎に
アドレスが進む。これら位相累積器１２及びルックアッ
プ・テーブル１４は、ハリス・コーポレーション製ＨＳ
Ｐ４５１０２型集積回路如く集積化してもよい。また、
これら位相累積器１２及びルックアップ・テーブル１４
は、位相シフト器１２の位相出力信号からデジタル・オ
ーディオ・サンプル・クロック用の周波数でアナログ正
弦波信号を発生する発生手段を構成する。
オ・サンプル・クロックの直接合成回路のブロック図で
ある。位相累積器（累積手段）１２は、第１入力端に位
相増分値Ｋc を受ける。位相累積器１２からの出力信号
を第２入力端に帰還して、Ｋc を累積する。位相累積器
１２は、デジタル・ビデオ・サンプル・クロック（周波
数ｆv ）によりクロックされるので、位相情報（位相
値）の累積は、ビデオ・クロック・レートで連続的に行
われる。位相累積器１２からの位相出力信号を正弦波
（又は余弦波：正弦波と余弦波とは９０度の位相差があ
るのみなので、本命最初では、総称して正弦波という）
ルックアップ・テーブル（ＬＵＴ）１４に入力する。こ
のルックアップ・テーブル１４は、出力端にデジタル正
弦波を発生する。なお、ルックアップ・テーブル１４
は、例えば、正弦波のデジタル値を記憶したメモリであ
り、そのアドレス端子に位相累積器１２のデジタル出力
信号を受け、データ端子からデジタル正弦波を出力す
る。また、Ｂp は累積ステップのビット精度であるの
で、ルックアップ・テーブル１４内で、デジタル正弦波
は、１サイクル当たり２＾（Ｂp ）個のデジタル値から
構成されており、即ち、１サイクル当たり２＾（Ｂp ）
個のアドレスから構成されており、位相増分値Ｋc 毎に
アドレスが進む。これら位相累積器１２及びルックアッ
プ・テーブル１４は、ハリス・コーポレーション製ＨＳ
Ｐ４５１０２型集積回路如く集積化してもよい。また、
これら位相累積器１２及びルックアップ・テーブル１４
は、位相シフト器１２の位相出力信号からデジタル・オ
ーディオ・サンプル・クロック用の周波数でアナログ正
弦波信号を発生する発生手段を構成する。
【００１２】デジタル正弦波をデジタル・アナログ変換
器（ＤＡＣ）１６に入力する。デジタル・アナログ変換
器１６からのアナログ正弦波出力信号をロウパス・フィ
ルタ１８に入力する。このフィルタ１８は、デジタル・
アナログ変換器が発生した変換高調波をろ波し、純粋な
正弦波を残す。オーディオ・クロック周波数の正弦波を
比較器／レベル・シフト器２０に入力する。この比較器
／レベル・シフト器２０は、正弦波を基準値と比較して
矩形波に変換し、適切にレベルをシフトして、最終の出
力オーディオ・クロックｆa を形成する。なお、比較の
際、図示の如くヒステリシス特性があるので、安定して
矩形波を発生できる。よって、これらフィルタ１８及び
比較器／レベル・シフト器２０は、アナログ正弦波信号
をデジタル・オーディオ・サンプル・クロックに変換す
る変換手段を構成する。
器（ＤＡＣ）１６に入力する。デジタル・アナログ変換
器１６からのアナログ正弦波出力信号をロウパス・フィ
ルタ１８に入力する。このフィルタ１８は、デジタル・
アナログ変換器が発生した変換高調波をろ波し、純粋な
正弦波を残す。オーディオ・クロック周波数の正弦波を
比較器／レベル・シフト器２０に入力する。この比較器
／レベル・シフト器２０は、正弦波を基準値と比較して
矩形波に変換し、適切にレベルをシフトして、最終の出
力オーディオ・クロックｆa を形成する。なお、比較の
際、図示の如くヒステリシス特性があるので、安定して
矩形波を発生できる。よって、これらフィルタ１８及び
比較器／レベル・シフト器２０は、アナログ正弦波信号
をデジタル・オーディオ・サンプル・クロックに変換す
る変換手段を構成する。
【００１３】
【発明の効果】上述の如く、本発明によれば、ビデオ・
サンプル周波数が直接的に駆動する数値制御発振器を用
いるが、位相拘束ループを用いることはなく、任意の標
準デジタル・ビデオ・サンプル周波数に基づいて、デジ
タル・オーディオ・クロック信号を直接的に合成できる
ので、ビデオ時間スケールで正確にオーディオを記録で
きる。
サンプル周波数が直接的に駆動する数値制御発振器を用
いるが、位相拘束ループを用いることはなく、任意の標
準デジタル・ビデオ・サンプル周波数に基づいて、デジ
タル・オーディオ・クロック信号を直接的に合成できる
ので、ビデオ時間スケールで正確にオーディオを記録で
きる。
【図面の簡単な説明】
【図１】本発明によるデジタル・オーディオ・サンプル
・クロックの直接合成回路のブロック図である。
・クロックの直接合成回路のブロック図である。
１２ 位相累積器（累積手段） １４ 発生手段を構成するルックアップ・テーブル １６ 発生手段を構成するデジタル・アナログ変換器 １８ 変換手段を構成するロウパス・フィルタ ２０ 変換手段を構成する比較器／レベル・シフト器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・ポイムブフ アメリカ合衆国 カリフォルニア州 95687バカビル ホワイト・オーク・コ ート 1006 (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 20/10
Claims (4)
- 【請求項１】 ビデオ・サンプル・クロック周波数レー
トで位相増分値を累積して、位相出力信号を発生する累
積手段と、 上記位相出力信号から上記デジタル・オーディオ・サン
プル・クロック用の周波数でアナログ正弦波信号を発生
する発生手段と、 上記アナログ正弦波信号をデジタル・オーディオ・サン
プル・クロックに変換する変換手段とを具えたデジタル
・オーディオ・サンプル・クロックの直接合成回路。 - 【請求項２】 上記累積手段は、上記位相増分値用の第
１入力端と、上記位相増分値の増分を行うために帰還さ
れる上記位相出力信号用の第２入力端と、ビデオ・サン
プル・クロック周波数レートで上記位相出力信号を連続
的に更新するためのビデオ・サンプル・クロックを受け
るクロック入力端とを有することを特徴とする請求項１
のデジタル・オーディオ・サンプル・クロックの直接合
成回路。 - 【請求項３】 上記発生手段は、 上記位相出力信号によりアクセスされて、デジタル正弦
波を発生する正弦波ルックアップ・テーブルと、 上記デジタル正弦波を上記アナログ正弦波信号に変換す
る手段とを具えたことを特徴とする請求項１のデジタル
・オーディオ・サンプル・クロックの直接合成回路。 - 【請求項４】 デジタル・ビデオ・サンプル・クロック
からデジタル・オーディオ・サンプル・クロックを直接
合成する方法であって、 上記デジタル・ビデオ・サンプル・クロックの周波数レ
ートで位相増分値を累積して、位相出力信号を発生し
（なお、上記位相増分値は、式 ｆa ＝ｆv ＊Ｋc／２＾(Ｂp) で決まるが、ｆa は上記デジタル・オーディオ・サンプ
ル・クロックの所望周波数であり、ｆv は上記デジタル
・ビデオ・サンプル・クロックの周波数であり、Ｋc は
上記位相増分値であり、Ｂp は累積ステップのビット精
度であり、＊は乗算を表し、＾はべき乗を表す）、 上記位相出力信号から、上記デジタル・オーディオ・サ
ンプル・クロックの上記所望周波数に等しい周波数の正
弦波信号を発生し、 上記正弦波信号を上記デジタル・オーディオ・サンプル
・クロックに変換することを特徴とするデジタル・オー
ディオ・サンプル・クロックの直接合成方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/251,442 | 1994-05-31 | ||
| US08/251,442 | 1994-05-31 | ||
| US08/251,442 US5528308A (en) | 1994-05-31 | 1994-05-31 | Direct synthesis of a digital audio sample clock |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845181A JPH0845181A (ja) | 1996-02-16 |
| JP2863902B2 true JP2863902B2 (ja) | 1999-03-03 |
Family
ID=22951993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141309A Expired - Fee Related JP2863902B2 (ja) | 1994-05-31 | 1995-05-16 | デジタル・オーディオ・サンプル・クロックの直接合成回路及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5528308A (ja) |
| JP (1) | JP2863902B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764965A (en) * | 1996-09-23 | 1998-06-09 | Silicon Graphics, Inc. | Synchronization infrastructure for use in a computer system |
| US5982453A (en) * | 1996-09-25 | 1999-11-09 | Thomson Consumer Electronics, Inc. | Reduction of visibility of spurious signals in video |
| KR100468672B1 (ko) * | 1997-07-16 | 2005-03-16 | 삼성전자주식회사 | 노이즈를최소화하기위한디코더클록보상회로 |
| US6654956B1 (en) * | 2000-04-10 | 2003-11-25 | Sigma Designs, Inc. | Method, apparatus and computer program product for synchronizing presentation of digital video data with serving of digital video data |
| KR100973725B1 (ko) * | 2003-07-25 | 2010-08-04 | 트랜스퍼시픽 소닉, 엘엘씨 | Ｄｄｓ를 이용한 클럭 발생 장치 |
| US7327816B2 (en) * | 2003-12-23 | 2008-02-05 | Teradyne Inc. | High resolution synthesizer with improved signal purity |
| US7996699B2 (en) * | 2005-04-11 | 2011-08-09 | Graphics Properties Holdings, Inc. | System and method for synchronizing multiple media devices |
| US7844650B2 (en) * | 2006-05-26 | 2010-11-30 | Pmc Sierra Inc. | Pulse output direct digital synthesis circuit |
| US7477170B2 (en) * | 2007-05-09 | 2009-01-13 | Analaog Devices, Inc. | Sample rate converter system and method |
| US7953782B2 (en) * | 2007-05-18 | 2011-05-31 | Ess Technology, Inc. | Digital forced oscillation by direct digital synthesis |
| US8082462B1 (en) | 2008-11-13 | 2011-12-20 | Xilinx, Inc. | Direct synthesis of audio clock from a video clock via phase interpolation of a dithered pulse |
| EP3076552B1 (en) * | 2015-03-30 | 2019-01-30 | Nxp B.V. | Digital synchronizer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
| JP2861542B2 (ja) * | 1991-10-25 | 1999-02-24 | 日本電気株式会社 | 位相ロックループシンセサイザ |
| US5281863A (en) * | 1992-03-26 | 1994-01-25 | Intel Corporation | Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output |
| US5467294A (en) * | 1994-03-09 | 1995-11-14 | Hu; Vince | High speed, low power direct digital synthesizer |
-
1994
- 1994-05-31 US US08/251,442 patent/US5528308A/en not_active Expired - Fee Related
-
1995
- 1995-05-16 JP JP7141309A patent/JP2863902B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5528308A (en) | 1996-06-18 |
| JPH0845181A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863902B2 (ja) | デジタル・オーディオ・サンプル・クロックの直接合成回路及び方法 | |
| US6016113A (en) | System for enhancing the accuracy of analog-digital-analog conversions | |
| US4715257A (en) | Waveform generating device for electronic musical instruments | |
| US5182558A (en) | System for generating correction signals for use in forming low distortion analog signals | |
| US5559513A (en) | Digital sampling rate converter | |
| US7408485B1 (en) | Asynchronous sampling rate converter and method for audio DAC | |
| JPH0631990B2 (ja) | 波形の補間装置 | |
| EP0300633B1 (en) | Time base corrector | |
| JPH03241916A (ja) | サンプリングレート変換装置 | |
| US6791482B2 (en) | Method and apparatus for compression, method and apparatus for decompression, compression/decompression system, record medium | |
| JP2655650B2 (ja) | 時間軸補正装置 | |
| JP2001136073A (ja) | 圧縮方法及び装置、圧縮伸長システム、記録媒体 | |
| JPH0221712A (ja) | 標本化周波数変換装置 | |
| JPS5883894A (ja) | デイジタル楽音変調装置 | |
| CN100521532C (zh) | 数据传输控制和采样频率转换器 | |
| JPH10126645A (ja) | 周波数変換装置 | |
| JPH05160640A (ja) | ダイレクト・デジタル・シンセサイザ | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| US20030182107A1 (en) | Voice signal synthesizing method and device | |
| US5831488A (en) | Digital phase modulator formed with a fixed-point digital signal processor | |
| US7589272B2 (en) | Bandlimited digital synthesis of analog waveforms | |
| JP2558356B2 (ja) | デジタル・アナログ変換器 | |
| JP2608938B2 (ja) | 波形補間装置 | |
| JP2547532B2 (ja) | 音声合成装置 | |
| JPH0221714A (ja) | 標本化周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |