JPH0417338A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0417338A JPH0417338A JP12069190A JP12069190A JPH0417338A JP H0417338 A JPH0417338 A JP H0417338A JP 12069190 A JP12069190 A JP 12069190A JP 12069190 A JP12069190 A JP 12069190A JP H0417338 A JPH0417338 A JP H0417338A
- Authority
- JP
- Japan
- Prior art keywords
- alloy layer
- layer
- wiring
- resistance
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置に係り、特に半導体集積回路の配線構造に関
し。
し。
エレクトロマイグレーション耐性及びストレスマイグレ
ーション耐性の大きい配線構造を有する半導体装置の提
供を目的とし。
ーション耐性の大きい配線構造を有する半導体装置の提
供を目的とし。
基板上に形成されるＡｌ−Ｔｉ合金層と、該Ａ Ｉ −
Ｔ ｉ合金層表面に形成されるＡｌ−Ｃｕ−Ｔｉ合金層
とからなる積層配線を有する半導体装置により構成する
。
Ｔ ｉ合金層表面に形成されるＡｌ−Ｃｕ−Ｔｉ合金層
とからなる積層配線を有する半導体装置により構成する
。
また、前記Ａｌ−Ｔｉ合金層はＴｉＡｌ３が主成分であ
る半導体装置により構成する。
る半導体装置により構成する。
（産業上の利用分野〕
本発明は半導体装置に係り、特に半導体集積回路の配線
構造に関する。
構造に関する。
半導体集積回路装置の高集積化を図るためには半導体素
子の微細化だけでなく、アルミニウム配線の幅も１μｍ
程度あるいはそれ以下に微細化する必要がある。配線の
微細化に伴い、エレクトロマイグレーション及びストレ
スマイグレーションによる断線不良が深刻になってきて
おり、エレクトロマイグレーション耐性及びストレスマ
イグレーション耐性にすぐれたアルミニウム配線構造が
望まれている。
子の微細化だけでなく、アルミニウム配線の幅も１μｍ
程度あるいはそれ以下に微細化する必要がある。配線の
微細化に伴い、エレクトロマイグレーション及びストレ
スマイグレーションによる断線不良が深刻になってきて
おり、エレクトロマイグレーション耐性及びストレスマ
イグレーション耐性にすぐれたアルミニウム配線構造が
望まれている。
従来、エレクトロマイグレーション耐性及びストレスマ
イグレーション耐性を改善する方法として、アルミニウ
ムに銅とチタンを添加した合金を配線材料に用いた配線
層が提案されている。ところが、この配線層は試験温度
を２００°Ｃ以上とすると、銅やチタンを含まない配線
層より不良率が高くなることがあきらかになった。
イグレーション耐性を改善する方法として、アルミニウ
ムに銅とチタンを添加した合金を配線材料に用いた配線
層が提案されている。ところが、この配線層は試験温度
を２００°Ｃ以上とすると、銅やチタンを含まない配線
層より不良率が高くなることがあきらかになった。
この問題に対して、Ｔｉ層を下層、Ａｌ−ＣｕＴｉ合金
層を上層とする積層配線が提案され。
層を上層とする積層配線が提案され。
２００ ’Ｃ以上の放置試験（ストレスマイグレーショ
ン耐性試験）で断線不良率を低く抑えることが可能とな
った。その理由として、アルミ配線形成後の熱処理時に
Ａｌ−Ｃｕ−Ｔｉ合金層とＴｉ層が反応する結果、Ａｌ
−Ｔｉ合金層が形成され、たとえ上層のＡｌ−Ｃｕ−Ｔ
ｉ合金層が断線しても下層のＡｌ−Ｔｉ合金層がつなが
っているため断線不良が避けられたものと考えられる。
ン耐性試験）で断線不良率を低く抑えることが可能とな
った。その理由として、アルミ配線形成後の熱処理時に
Ａｌ−Ｃｕ−Ｔｉ合金層とＴｉ層が反応する結果、Ａｌ
−Ｔｉ合金層が形成され、たとえ上層のＡｌ−Ｃｕ−Ｔ
ｉ合金層が断線しても下層のＡｌ−Ｔｉ合金層がつなが
っているため断線不良が避けられたものと考えられる。
しかしながら、この積層構造の配線では、熱処理後に配
線抵抗の上昇が見られる。例えば試験条件として５００
°Ｃ１３０分を選んで試験すると、厚さ１μｍのＡ ｌ
−０，１χＣｕ−０，１５χＴ１の土層配線の熱処理
後の抵抗率は３．４μΩｃｍであるのに対し、厚さ１μ
ｍのＡ Ｉ −０，１χＣｕ −０，１５χＴ１の下に
厚さ２５０人のＴｉ層を持つ積層配線では、熱処理後の
抵抗率は４．５μΩｃｍとなり、約３０％の抵抗増加が
認められる。
線抵抗の上昇が見られる。例えば試験条件として５００
°Ｃ１３０分を選んで試験すると、厚さ１μｍのＡ ｌ
−０，１χＣｕ−０，１５χＴ１の土層配線の熱処理
後の抵抗率は３．４μΩｃｍであるのに対し、厚さ１μ
ｍのＡ Ｉ −０，１χＣｕ −０，１５χＴ１の下に
厚さ２５０人のＴｉ層を持つ積層配線では、熱処理後の
抵抗率は４．５μΩｃｍとなり、約３０％の抵抗増加が
認められる。
実際、半導体装置の製造では配線形成後、絶縁膜の形成
、パッケージング等の工程において、数回の４００〜４
８０程度の熱処理が加わる。
、パッケージング等の工程において、数回の４００〜４
８０程度の熱処理が加わる。
このような抵抗増加は半導体デバイスの性能を劣化させ
るため好ましくない。また、その抵抗増加を補うため、
配線の厚さを増加することは平坦化を阻害するので好ま
しくない。
るため好ましくない。また、その抵抗増加を補うため、
配線の厚さを増加することは平坦化を阻害するので好ま
しくない。
本発明は上記の問題に鑑み、配線後の熱処理によっても
配線抵抗の増加がなく、かつエレクトロマイグレーショ
ン耐性及びストレスマイグレーション耐性も大きい信転
性の高い積層配線を有する半導体装置を提供することを
目的とする。
配線抵抗の増加がなく、かつエレクトロマイグレーショ
ン耐性及びストレスマイグレーション耐性も大きい信転
性の高い積層配線を有する半導体装置を提供することを
目的とする。
上記課題は、基板１上に形成されるＡ Ｉ −Ｔ ｉ合
金層３と、該Ａ Ｉ −Ｔ ｉ合金層３表面に形成され
るＡｌ−Ｃｕ−Ｔｉ合金層４とからなる積層配線を有す
る半導体装置によって解決される。
金層３と、該Ａ Ｉ −Ｔ ｉ合金層３表面に形成され
るＡｌ−Ｃｕ−Ｔｉ合金層４とからなる積層配線を有す
る半導体装置によって解決される。
また、前記Ａ Ｉ −Ｔ ｉ合金層３はＴ ｉ Ａ １
３が主成分である配線を有する半導体装置によって解決
される。
３が主成分である配線を有する半導体装置によって解決
される。
Ａｌ−Ｃｕ−Ｔｉ／Ｔｉの積層配線構造において、熱処
理時に抵抗が３０％も増加するのは、下層のＴｉが上層
のＡｌと反応して金属間化合物Ｔ ｊ Ａ ］ ｙを形
成し、その際上層のＡｌが反応に費やされ、ＴｉＡｌ３
層が厚くなるにつれて上層の厚さが減少し、もとの厚さ
の２／３程度になってしまうためであると推定される。
理時に抵抗が３０％も増加するのは、下層のＴｉが上層
のＡｌと反応して金属間化合物Ｔ ｊ Ａ ］ ｙを形
成し、その際上層のＡｌが反応に費やされ、ＴｉＡｌ３
層が厚くなるにつれて上層の厚さが減少し、もとの厚さ
の２／３程度になってしまうためであると推定される。
本発明では、下層にＡｌ−Ｔｉ合金層３を用いており、
熱処理時にＴｉＡｌ３を形成する反応は主に下層の中で
起こる。特に、下層にＴｉＡｌ３を主成分とする合金層
を用いる時は、この組成はＡｌ−Ｔｉ系では最もＡｌに
冨む相であるため上層のＡｌ−Ｃｕ−Ｔｉ合金層４との
反応は最小限に抑えられる。従って、Ａｌ−Ｃｕ−Ｔｉ
合金層４の厚さの減少も抑えられ、配線抵抗が増加する
ことがない。
熱処理時にＴｉＡｌ３を形成する反応は主に下層の中で
起こる。特に、下層にＴｉＡｌ３を主成分とする合金層
を用いる時は、この組成はＡｌ−Ｔｉ系では最もＡｌに
冨む相であるため上層のＡｌ−Ｃｕ−Ｔｉ合金層４との
反応は最小限に抑えられる。従って、Ａｌ−Ｃｕ−Ｔｉ
合金層４の厚さの減少も抑えられ、配線抵抗が増加する
ことがない。
さらに、Ａｌ−Ｔｉ合金層３或いはＴｉＡｌ。
を主成分とする層を下層とする積層配線は、エレクトロ
マイグレーション及びストレスマイグレーションに対し
ては、Ａｌ−Ｃｕ−Ｔｉ／Ｔｉ積層配線と同様の理由で
、耐性に優れた配線となる。
マイグレーション及びストレスマイグレーションに対し
ては、Ａｌ−Ｃｕ−Ｔｉ／Ｔｉ積層配線と同様の理由で
、耐性に優れた配線となる。
第１図は実施例Ｉを説明するための断面図であり、１は
Ｓｉ基板、２はＰＳＧ、３はＡｌ−Ｔｉ合金層、４はＡ
ｌ−Ｃｕ−Ｔｉ合金層を表す。
Ｓｉ基板、２はＰＳＧ、３はＡｌ−Ｔｉ合金層、４はＡ
ｌ−Ｃｕ−Ｔｉ合金層を表す。
半導体素子の形成されたＳｉ基板１に層間絶縁膜である
ＰＳＧ２を８００ＯＡの厚さに形成し、その上にＴ ｉ
Ａ ｌ ３からなるターゲットを用いてスパッタ法に
より厚さ２５０人のＡ Ｉ −Ｔ ｉ合金層３を形成し
た。このＡ Ｉ −Ｔ ｉ合金層３はＴ ｉ Ａ ｌ
ｓを主成分とする合金層である。つづいて、真空を破る
ことな（Ａ Ｉ −０，１χＣｕ−０，１５χＴｉ合金
ターゲントを用いて厚さ１μｍのＡｌ−Ｃｕ−Ｔｉ合金
層４を形成した。次に１通常のフォトリソグラフィー技
術とドライエツチング技術を用いて。
ＰＳＧ２を８００ＯＡの厚さに形成し、その上にＴ ｉ
Ａ ｌ ３からなるターゲットを用いてスパッタ法に
より厚さ２５０人のＡ Ｉ −Ｔ ｉ合金層３を形成し
た。このＡ Ｉ −Ｔ ｉ合金層３はＴ ｉ Ａ ｌ
ｓを主成分とする合金層である。つづいて、真空を破る
ことな（Ａ Ｉ −０，１χＣｕ−０，１５χＴｉ合金
ターゲントを用いて厚さ１μｍのＡｌ−Ｃｕ−Ｔｉ合金
層４を形成した。次に１通常のフォトリソグラフィー技
術とドライエツチング技術を用いて。
Ａｌ−Ｃｕ−Ｔｉ合金層４及びＡｌ−Ｔｉ合金層３をパ
ターニングし１幅１μｍの積層配線パターンを得た。
ターニングし１幅１μｍの積層配線パターンを得た。
５００°Ｃ８３０分の熱処理を行った後の積層配線の抵
抗率は３．５μΩｃｍであり、熱処理による抵抗増加は
ほとんど見られなかった。
抗率は３．５μΩｃｍであり、熱処理による抵抗増加は
ほとんど見られなかった。
また、この積層配線のエレクトロマイグレーション耐性
及びストレスマイグレーション耐性の試験結果は、Ａｌ
−Ｃｕ−Ｔｉ／Ｔｉ積層配線と同程度の耐性を示し、実
用上問題ないことが確認できた。
及びストレスマイグレーション耐性の試験結果は、Ａｌ
−Ｃｕ−Ｔｉ／Ｔｉ積層配線と同程度の耐性を示し、実
用上問題ないことが確認できた。
第２図は実施例■を説明するための断面図で。
ｌはＳｉ基板、４はＡｌ−Ｃｕ−Ｔｉ合金層、５はＴｉ
Ａｌ３層、６はフィールド酸化膜、７は絶縁膜、８はＴ
１層、９はＴ ｉ Ｎ層、 １０はソース。
Ａｌ３層、６はフィールド酸化膜、７は絶縁膜、８はＴ
１層、９はＴ ｉ Ｎ層、 １０はソース。
１１はドレイン、１２はゲート電極、１３はゲート絶縁
膜を表す。
膜を表す。
実施例２は、電界効果トランジスタのソース・ドレイン
電極にＡｌ−Ｃｕ−Ｔｉ／ＴｉＡｌ３積層配線を適用し
た例であり、積層配線の形成方法は実施例■に準する。
電極にＡｌ−Ｃｕ−Ｔｉ／ＴｉＡｌ３積層配線を適用し
た例であり、積層配線の形成方法は実施例■に準する。
Ｓｉ基板１との接触を有する配線では、アルミニウムと
Ｓｔとの反応を防止するため、ＴｉＮ等のバリア層を用
いるが、このようなバリア層の上に本発明の積層配線を
用いてもよい。この場合も熱処理に対する抵抗率の安定
性、エレクトロマイグレーション耐性及びストレスマイ
グレーション耐性については実施例■で述べたと同様の
効果が得られる。
Ｓｔとの反応を防止するため、ＴｉＮ等のバリア層を用
いるが、このようなバリア層の上に本発明の積層配線を
用いてもよい。この場合も熱処理に対する抵抗率の安定
性、エレクトロマイグレーション耐性及びストレスマイ
グレーション耐性については実施例■で述べたと同様の
効果が得られる。
以上説明したように１本発明の積層配線にょれば、従来
のＡｌ−Ｃｕ−Ｔｉ単層配線、あるいはＡｌ−Ｃｕ−Ｔ
ｉ／Ｔｉ積層配線の問題点が解決でき、熱処理に対する
抵抗率の安定性、エレクトロマイグレーション耐性及び
ストレスマイグレーション耐性の大きい配線を有する半
導体装置を提供することができる。
のＡｌ−Ｃｕ−Ｔｉ単層配線、あるいはＡｌ−Ｃｕ−Ｔ
ｉ／Ｔｉ積層配線の問題点が解決でき、熱処理に対する
抵抗率の安定性、エレクトロマイグレーション耐性及び
ストレスマイグレーション耐性の大きい配線を有する半
導体装置を提供することができる。
本発明は半導体集積回路の信顧性の向上に寄与するとこ
ろが大きい。
ろが大きい。
７は絶縁膜。
８はＴｉ層。
９はＴｒＮｒｆＪ。
１０はソース。
１１はドレイン。
１２はゲート電極。
１３はゲート絶縁膜
第１図は実施例Ｉを説明するための断面図。
第２図は実施例Ｈを説明するための断面図である。
図において。
１は基板であってＳｉ基板。
２はＰＳＧ。
３はＡ Ｉ −Ｔ ｉ合金層。
４はＡｌ−Ｃｕ−Ｔｉ合金層。
５はＴ ｉ Ａ １３層。
６はフィールド酸化膜。
Claims (1)
- 【特許請求の範囲】 〔１〕基板（１）上に形成されるＡｌ−Ｔｉ合金層（３
）と、該Ａｌ−Ｔｉ合金層（３）表面に形成されるＡｌ
−Ｃｕ−Ｔｉ合金層（４）とからなる積層配線を有する
ことを特徴とする半導体装置。 〔２〕前記Ａｌ−Ｔｉ合金層（３）はＴｉＡｌ＿３が主
成分であることを特徴とする請求項１記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12069190A JPH0417338A (ja) | 1990-05-10 | 1990-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12069190A JPH0417338A (ja) | 1990-05-10 | 1990-05-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0417338A true JPH0417338A (ja) | 1992-01-22 |
Family
ID=14792578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12069190A Pending JPH0417338A (ja) | 1990-05-10 | 1990-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0417338A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
| US6777810B2 (en) * | 1999-02-19 | 2004-08-17 | Intel Corporation | Interconnection alloy for integrated circuits |
| KR100840880B1 (ko) * | 2000-12-08 | 2008-06-24 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
-
1990
- 1990-05-10 JP JP12069190A patent/JPH0417338A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| US5895265A (en) * | 1993-03-22 | 1999-04-20 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
| US5904562A (en) * | 1993-09-17 | 1999-05-18 | Applied Materials, Inc. | Method of metallizing a semiconductor wafer |
| US6777810B2 (en) * | 1999-02-19 | 2004-08-17 | Intel Corporation | Interconnection alloy for integrated circuits |
| KR100840880B1 (ko) * | 2000-12-08 | 2008-06-24 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02222148A (ja) | 半導体装置 | |
| JPH02137230A (ja) | 集積回路装置 | |
| JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
| JPH0417338A (ja) | 半導体装置 | |
| EP0307272A2 (en) | Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer | |
| JPH03274732A (ja) | 半導体集積回路装置 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JPH0418760A (ja) | 半導体装置 | |
| JP3436672B2 (ja) | 半導体装置及びその製造方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP3471723B2 (ja) | ベアチップ実装対応多層配線とその作製方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH0228320A (ja) | 半導体装置の製造方法 | |
| JPH02140955A (ja) | 半導体装置 | |
| JPS63142834A (ja) | 半導体装置 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JPH0462925A (ja) | 半導体装置 | |
| JPH08181139A (ja) | 半導体装置及びその製造方法 | |
| JPS6127658A (ja) | 半導体装置及びその製造方法 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPH02271628A (ja) | 半導体装置 | |
| JPS61154048A (ja) | 配線およびその製造方法 |