JP2901005B2

JP2901005B2 - パターン形成方法

Info

Publication number: JP2901005B2
Application number: JP1146100A
Authority: JP
Inventors: 章宏遠藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-06-08
Filing date: 1989-06-08
Publication date: 1999-06-02
Anticipated expiration: 2014-06-02
Also published as: JPH0311616A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、半導体装置の製造等に有用のパターン形
成方法に関するもので、特に電子線描画法及び多層レジ
スト法を組み合せたリソグラフィ技術において好適なパ
ターン形成方法に関するものである。

（従来の技術）半導体装置の高集積化に伴いより微細なレジストパタ
ーンを形成出来る技術が必要になる。電子線に感応する
性質を有するレジスト（以下、電子線用レジストと略称
する。）を上層とした多層レジストを用い電子線描画に
より得た上層パターンで下層レジストをパターニングし
てゆく、多層レジスト法及び電子線描画法を組み合せた
リソグラフィ技術は、上述の要求を満足出来る有力なパ
ターン形成方法として注目されている。しかし、上記多
層構造に対し電子線描画を施す場合、下層レジストの層
厚が厚いと入射電子によりこの下層レジストが帯電し、
これにより生じる電場の影響で電子線の偏向精度が低下
して描画位置が所望の位置からずれる。この結果、パタ
ーンの位置ずれが生じてしまう。また、下層レジストの
膜厚にかかわらず、下層レジストの下方にある被加工物
や基板も上記入射電子により帯電するのでこれによって
もパターンの位置ずれが生じる。そこで、これらを解決
するために従来から種々の方法がとられていた。

まず多層レジスト構造下に在る被化合物等の帯電を防
止する方法として、被化合物が低抵抗なものである場合
には、被化合物に導通ピンを接しさせることが行なわれ
ていた。第10図（Ａ）及び（Ｂ）は、その様子を概略的
に示した断面図であり、特に第10図（Ａ）は２層レジス
トを用いている場合の説明図、第10図（Ｂ）は３層レジ
ストを用いている場合の説明図である。両図においては
11はシリコン基板、13は低抵抗な被化合物、15は下層レ
ジスト、17は電子線用レジストから成る上層レジスト、
19は接地用の導通ピンをそれぞれ示す。また、第10図
（Ｂ）において15aは、３層レジストにおける中間層を
示す。

しかし、この導通ピンを用いる方法は、被加工物が高
抵抗なものであったり絶縁物であると、有効な効果は得
られない。従ってこれを改善するために、第11図に示す
ように、高抵抗或いは絶縁性の被化合物21の一部を除去
し導通ピン19をシリコン基板11に接しさせることも考え
られるが、被加工物の一部除去を薬液で行なうと工程が
複雑になり、またレーザー或いは放電で行なうとゴミの
発生や基板の露出部分の面荒れによる接地不良の心配が
あり、実用的ではない。

さらに導通ピンを用いる方法は、下層レジストの帯電
防止にはほとんど効果を示さない。

そこで、この対策として例えば以下の〜の方法が
提案されていた。

＜方法＞方法とは、上層レジスト表面の導電性を増加せよう
とするものであった。具体例としては、以下のようなも
のがあった。

…電子線用レジストの塗布が終了した被加工物を冷却
後室温に戻すことにより、或いは、電子線用レジスト層
上に有機溶剤を塗布しこれを気化させることにより、電
子線用レジスト層の表面に水の層を形成して導電性を増
加させる方法（特開昭60−74521号）。

…不活性ガスプラズマ若しくは不活性ガスイオンビー
ムによって電子線用レジスト層表面を改質して導電性を
増加させる方法（特開昭60−53023号）。

＜方法＞方法とは、３層レジストの中間層に導電性層を用い
るものであった。具体例としては、例えば特開昭57−10
6034号公報に開示されているものがあった。第12図
（Ａ）〜（Ｅ）はその要部工程図である。この方法によ
れば、被化合物（この例ではシリコン基板）31上にフォ
トレジスト層33、膜厚が1000Å程度の金属層から成る導
電性層35及び電子線用レジスト層37がこの順に積層され
る（第12図（Ａ））。次に、この電子線用レジスト層37
の所定部分に電子線39が照射され（第12図（Ｂ））、そ
の後現像がなされ、電子線用レジストのパターン37aが
形成される（第12図（Ｃ））。次に、この電子線用レジ
ストのパターン37aをマスクとし導電性層35のエッチン
グがされて電子線用レジストのパターン37aが導電性層3
5に転写される。これにより導電性層35のパターン35aが
形成される（第12図（Ｄ））。次に、導電性層のパター
ン35aをマスクとしてフォトレジスト層33に対する露光
及び現像処理がなされフォトレジストパターン33aが得
られる。

この方法によれば、電子線用レジスト37の電子線照射
された領域に生じる電荷を導電性層35を介し逃がせるの
で電子線の偏向精度の低下を防止出来ると云う。

＜方法＞方法とは、導電性有機材料を用いるものであった。
具体例としては、以下のようなものがあった。

…多層レジスト中の一層を導電性高分子膜で構成した
ものであり、例えば、特開昭63−181428号、特開昭63−
204724号、昭和63年春季応物学会講演会予稿集第２分冊
p.552 30p−Ｈ−５等に開示されているものがあった。

…イオンを下層レジストに照射し下層レジスト表面を
改質し導電性を増加させこの上に電子線用レジストを形
成する方法（SPIE Vol.923（1988）p.281）。

＜方法＞方法とは、電子線用レジスト上にさらに例えばアル
ミニウム等の導電性薄膜を形成し、これを介し電子線描
画を行なう方法であった。具体例としては、例えば文献
（昭和63年春季応物学会講演会予稿集第２分冊p.551 30
−ｐ−Ｈ−４）に開示されているものがあった。

（発明が解決しようとする課題）しかしながら、上述した方法は、電子線用レジスト
の導電性の増加の程度の再現性が乏しいと思われ、多層
レジストの帯電の防止及び被加工物の帯電の防止をいず
れも充分に行なえず、このため、電子線の偏向精度の低
下の防止効果が不十分になる。さらに、電子線用レジス
トの改質が伴うため電子線用レジストの露光特性を変え
てしまうという問題点があった。

また上述の方法は、後述する実験結果（第５図〜第
９図を用いて説明する実験結果）からも明らかなよう
に、導電性層の膜厚が厚いためにそれ自体が帯電してし
まい、よって、電子線の偏向精度の低下を招くという問
題点があった。ここで、この導電性層の電荷を逃がすた
めに導通ピンをこの導電性層に接触させることも考えら
れるが、導通ピンを導電性層に再現性良く然も良好に接
触させることは困難であり実用性に乏しい。またさら
に、導電性層の膜厚が厚いため、この層のエッチングが
容易でないという問題点もあった。

また上述の方法は、有機導電性材料自体がまた開発
段階であるため例えば抵抗率が10⁶〜10⁸程度とまだ高い
ためにこの層より下層の帯電により生じる電場を遮蔽す
ることが充分に出来ないという問題点があった。

また上述の方法では、多層レジストの帯電による電
場及び被加工物の帯電による電場の遮蔽はいずれも充分
に行なえるが、アルミニウム薄膜を介し電子線照射を行
なうため電子線が散乱し解像度が低下するという問題点
があった。さらに、電子線描画後で現像前にアルミニウ
ム薄膜の剥離を行なう必要があり工程が複雑になるとい
う問題点もあった。

下記第１表は、上述の方法〜の、レジスト及び被
加工物各々の帯電防止効果の有無をまとめて示した表で
ある。なお、第１表中の（遮蔽）とは、帯電の影響を遮
蔽により防止出来ることを示している。

このように従来の各方法はいずれも技術的に満足出来
るものではなかった。

この発明はこのような点に鑑みなされたものであり、
従ってこの発明の目的は、上述の問題点を解決し、帯電
による電子線の偏向精度の低下を再現性良く防止し所望
のパターンを形成出来る方法を提供することにある。

（課題を解決するための手段）この目的の達成を図るため、この発明のパターン形成
方法によれば、被加工物上に第１のレジスト層を形成す
る工程と、前記第１のレジスト層上に膜厚が30Åを超え
100Å未満、より好ましくは30Åを超え50Å以下の導電
性膜を形成する工程と、前記導電性膜上に電子線用レジ
スト層を形成する工程と、前記電子線用レジスト層に電
子線を照射し、電子線用レジストのパターンを形成する
工程と、前記電子線用レジストのパターンをマスクとし
て前記導電性膜および前記第１のレジスト層をエッチン
グ除去する工程とを有することを特徴とする。

なおこの発明の実施に当たり、前述の導電性薄膜を、
Ｗ（タングステン）、Ti（チタン）、Cr（クロム）及び
Ta（タンタル）の中から選ばれた一種の材料で構成し、
かつ、その膜厚を30Åを超え100Å未満、より好ましく
は30Åを超え50Å以下の範囲内の膜厚とするのが好適で
ある。

ここで、この発明の目的を考えた場合、この発明に係
る導電性薄膜は電子線用レジストに接して設けるのが最
も好適である。このようにすれば、電子線用レジストの
下方に在る下層レジスト、被加工物、基板等が帯電した
場合に生じる電場を全て遮蔽出来るからである。しか
し、電子線用レジストの耐プラズマエッチング性が乏し
い場合にこれを補う目的で電子線用レジスト及び下層レ
ジスト間に中間層を用いる場合は、この中間層のパター
ニング時の電子線用レジストの負担軽減をも考えると、
電子線用レジストと中間層との間には余分なものが無い
ほうが良いと云える。従ってこのような場合は、本発明
に係る導電性薄膜は中間層の下側にこれに接して形成す
るのが良い。このようにしたとしても、本発明の効果は
実質的に変らない。ただ中間層を用いる場合であって
も、電子線用レジストが、中間層及び導電性薄膜のエッ
チングに関して耐性を有するものであるときは、この発
明に係る導電性薄膜は、本発明の目的通り、電子線用レ
ジストに接して形成するのが好適である。

（作用）この発明のパターン形成方法によれば、導電性薄膜
は、適正な膜厚とされているので、これ自体が帯電する
ことはなく、然も、この導電性薄膜が在ることにより、
これより下方のレジスト及び被加工物が帯電した場合に
生じる電場を積極的に遮蔽することが出来るという独特
の作用を示す。さらに、この導電性薄膜の不要部分の除
去は、電子線用レジストのパターニング後に行なわれる
下層レジストのパターニングの際に共に行なえるので工
程も簡易である。

（実施例）以下、図面を参照してこの発明のパターン形成方法の
実施例につき説明する。なお、説明に用いる各図は、こ
の発明を理解出来る程度に概略的に説明してあるにすぎ
ない。従って各構成成分の寸法、形状及び配置関係、さ
らに各構成成分間の寸法比等も概略的であり、この発明
がこれら図示例のみに限定されるものではないことは理
解されたい。

第一実施例先ず、この発明を、被加工物がシリコン熱酸化膜であ
り、この被加工物上に電子線用レジストを上層とする２
層レジスト法により該被加工物加工用のマスクパターン
を形成する場合に適用した例を説明する。第１図（Ａ）
〜（Ｃ）はその説明に供する図でありこの第一実施例の
パターン形成方法の要部を示した工程図である。いずれ
の図も、断面図を以って示している。

先ず、シリコン基板41の表面に膜厚が7000Åの熱酸化
膜43を形成して被加工物とする。次いで、この熱酸化膜
43上に、下層レジスト45としてこの例ではノボラック系
のホトレジストHRP−204（富士ハント社製レジスト）を
1.8μｍの膜厚に塗布する。次いで、レジスト塗布済み
シリコン基板をホットプレートを用い250℃の温度で10
分間熱処理する。

次に、電子線用レジストと下層レジストとの間に形成
される、この発明に係る導電性薄膜であって、この導電
性薄膜下方に在るものの帯電により生じる電場を遮蔽出
来然も電子線照射によっては帯電することなくかつ電子
線用レジストのパターニング後のパターンを下層レジス
トに転写する際の下層レジストのエッチング加工におい
て共に除去出来る膜厚の導電性薄膜として、この例では
膜厚が50Åのタングステン膜47を、下層レジスト45上に
この例ではスパッタ法により形成する。

次に、このタングステン膜47上に、電子線用レジスト
49としてこの例ではシリコン系の電子線用レジストPACS
（沖電気工業（株）製電子線用レジスト）を、この例で
は0.25μｍの膜厚に塗布する。次いで、PACS塗布済み基
板をホットプレートを用い80℃の温度で１分間熱処理す
る。

ここままでの工程により、試料は、第１図（Ａ）に示
す状態になる。

次に、この試料を全く接地しない状態におき、電子線
用レジスト49に対し、加速電圧を20KVとし露光量を６μ
c/cm²とした条件で電子線露光処理を施す。この実施例
では実験として３μｍのラインアンドスペースパターン
を描画した。次いで、メチルイソブチルケトンを用いス
プレー現像法により45秒間の現像を行ない、さらにイソ
プロピルアルコールを用い60秒間スプレーリンスを行な
う。この結果、電子線用レジストのパターン49aが得ら
れる（第１図（Ｂ））。

次に、この電子線用レジストのパターン49aをマスク
として用い、O₂RIE（Reactive Ion Etching）法によ
り、タングステン薄膜47及び下層レジスト45の不要部分
を除去して、熱酸化膜43をパターニングするためのマス
クパターン51を得る（第１図（Ｃ））。このO₂RIEの
際、タングステン膜47が在っても、下層レジスト45のパ
ターニングは支障なく行なうことが出来た。さらに、こ
のタングステン膜47のエッチングのために要したエッチ
ング時間増加程度では、電子線用レジストのパターン49
aが劣化することはなかった。

第２図（Ａ）は、上述の手順により作製した第一実施
例のマスクパターンの光学顕微鏡写真の概略的な模式図
である。また、第２図（Ｂ）は、タングステン薄膜47を
用いないこと以外は第一実施例と全く同様にして作製し
た比較例のマスクパターンの光学顕微鏡写真の概略的な
模式図である。ここで、両図において、43aは被加工物
のマスクパターン51から露出する部分を示す。

第２図（Ａ）からも明らかなように、実施例の場合
は、所望のライン・アンド・スペースパターンが得られ
ていた。これに対し比較例の場合は、第２図（Ｂ）に示
すようにパターンの断線部53が生じてしまい、所望のパ
ターンが得られなかった。

比較例の方法において所望のマスクパターンが得らな
かった理由は、電子線露光の際にシリコン基板41、被加
工物43及び下層レジスト45が帯電しこれにより生じる電
場が電子線の偏向精度を低下させ電子線を所望の位置と
は違う位置に照射させてしまうためである。

一方、実施例の方法においては、電子線露光の際にシ
リコン基板41、被加工物43及び下層レジスト45は比較例
と同様に帯電するが、この帯電により生じる電場はタン
グステン薄膜47によって遮蔽され電子線用レジスト側に
は及ばない。さらに、タングステン薄膜47の膜厚がこの
実施例の程度の膜厚を含む適正な膜厚であるとこのタン
グステン薄膜47自体の帯電も防止出来る。従って、実施
例の方法においては電子線の偏向精度の低下は起きない
ので、パターンずれも生じない。

なお、この発明に係る導電性薄膜47の膜厚を変えた場
合に帯電防止効果に及ぼす影響即ち電子線偏向精度に及
ぼす影響については、第三実施例の項において詳述す
る。

第二実施例次に、この発明を、被加工物は第一実施例と同じくシ
リコン熱酸化膜であるが、３層レジスト法により該被加
工物加工用のマスクパターンを形成する場合に適用した
例を説明する。第３図（Ａ）〜（Ｄ）は、その説明に供
する図でありこの第二実施例のパターン形成方法の要部
を示した工程図である。いずれの図も、断面図を以って
示してあり、また、第１図に示した構成成分と同様な構
成成分については同一の番号を付して示してある。

先ず、シリコン基板41の表面に膜厚が7000Åの熱酸化
膜43を形成して被加工物とする。次いで、この熱酸化膜
43上に、下層レジスト45としてこの例ではノボラック系
のポジ型ホトレジストONPR−800（東京応化工業（株）
製のレジスト）を1.8μｍの膜厚に塗布する。次いで、
レジスト塗布済みシリコン基板をホットプレートを用い
250℃の温度で10分間熱処理する。

次に、この下層レジスト上にこの発明に係る導電性薄
膜47として、この例では膜厚が50Åのチタン膜を、下層
レジスト45上にこの例ではスパッタ法により形成する。
チタン膜の代わりに第一実施例と同様にタングステン膜
を用いても勿論良い。

次に、この導電性薄膜47上に、中間層61としてこの例
では膜厚が1000Åのアモルファスシリコンをスパッタ法
により形成する。次いで、この中間層61上に、電子線用
レジスト49としてこの例ではEBR−９（（株）東レ製電
子線用レジスト）を0.5μｍの膜厚に形成する。次い
で、EBR−９塗布済み基板をホットプレートを用い200℃
の温度で１分間熱処理する。

ここままでの工程により、試料は、第３図（Ａ）に示
す状態になる。

次に、この試料を全く接地しない状態におき、電子線
用レジスト49に対し、加速電圧を20KVとし露光量を８μ
c/cm²とした条件で電子線露光処理を施す。描画パター
ンは第一実施例と同様に３μｍのラインアンドスペース
パターンとしている。次いで、メチルイソブチルケト
ン：イソプロピルアルコール＝4:1（容積比）の現像液
により３分間の浸漬現像を行ない、さらにイソプロピル
アルコールを用い60秒間スプレーリンスを行なう。この
結果、電子線用レジストのパターン49aが得られる（第
３図（Ｂ））。

次に、この電子線用レジストのパターン49aをマスク
として用い、RIE（Reactive Ion Etching）法により、
中間層61の不要部分を除去して中間層のパターン61aを
形成する（第３図（Ｃ））。

次に、中間層のパターン61aをマスクとして用い導電
性薄膜及び下層レジスト45の不要部分をO₂−RIE法によ
り除去して、熱酸化膜43をパターニングするためのマス
クパターン51を得る（第３図（Ｄ））。このO₂−RIEの
際、チタン膜47が在っても、下層レジスト45のパターニ
ングは支障なく行なうことが出来た。

この第二実施例の方法により形成したマスクパターン
を第一実施例と同様に顕微鏡により観察したところ、第
一実施例と同様な所望のマスクパターンが形成されてい
ることが分った。従って、中間層を用いる場合であって
この発明に係る導電性薄膜を中間層の下層レジスト側に
接して形成した場合でもこの発明の効果は充分に得られ
ると云える。

なお、上述の第二実施例は、電子線用レジストの中間
層エッチング時の負担を軽減するために導電性薄膜を中
間層下側に設けている。しかし、電子線用レジストが導
電性薄膜及び中間層の両者をエッチングする条件に耐え
得るものの場合には、導電性薄膜を第４図に示すように
電子線用レジスト及び中間層間に設けるのが発明本来の
目的から云って好適である。

第三実施例次に、この発明に係る導電性薄膜47の膜厚を変えた場
合の、帯電防止効果の変化即ち電子線偏向精度の変化に
よるパターン精度の変化を調べた実験結果につき説明す
る。なお、この実験において用いた試料は、シリコン基
板上に、膜厚0.7μｍの熱酸化膜、膜厚1.8μｍのHPR−2
04レジスト、膜厚を種々に変えたタングステン膜、膜厚
0.4μｍのEBR−９電子線用レジストをこの順に具えたも
のとした。ここで、タングステン膜の膜厚は、1000Å、
520Å、400Å、50Å、30Åとして試料を作製した。ま
た、各試料に対する電子線露光条件及びEBR−９電子線
用レジストの現像条件等、また下層レジストのエッチン
グ条件等は、第一及び第二実施例中で述べた条件として
いる。また、電子線描画パターンは、各試料共に同じも
のとしているが、第一及び第二実施例のものとは異なる
ものを用いている。

第５図〜第９図は、この第三実施例の実験結果を説明
する図であり、タングステン膜47の膜厚を1000Å、520
Å、400Å、50Å、30Åとした各試料上のマスクパター
ンの同一箇所の顕微鏡写真の概略的な模写図である。な
お各試料の撮影倍率は、一部違えてあることは理解され
たい。

各模写図を比較することで明らかなように、導電性薄
膜47の膜厚が、従来多層レジストプロセスの中間層とし
て一般的に用いられきたような膜厚500〜1000Å程度で
ある場合には、導電性薄膜を電子線用レジストの下方に
設けてあっても帯電防止効果は得られず、パターンズレ
71が顕著に生じてしまうことが分った（第５図、第６
図、第７図）。ところが導電性薄膜47の膜厚が50Åの場
合にはパターンずれは全く生じていなかった（第８
図）。また、導電性薄膜47の膜厚が極端に薄くなると、
この例では30Å以下になると、電場の遮蔽が不十分にな
るもの思われパターンずれ71が再び生じるようになるこ
とが分った（第９図）。

また、別途に行なった発明者の詳細な実験によれば、
導電性薄膜自体が帯電することなく然も電場の遮蔽が出
来る好適な膜厚は、導電性薄膜をタングステン、チタ
ン、クロム、タンタル等で構成した場合、30Åを超え10
0Å未満の範囲内であることが分った。

なお、導電性薄膜の構成材料を、タングステン、チタ
ン、クロム、タンタル等としている理由は、これら金属
が熱安定性に優れ、然も、種々の半導体装置の製造にお
いて良く用いられ信頼性に優れるものとして実績がある
からである。しかし、導電性薄膜の構成材料はこれら金
属に限られるものではないことは明らかであり、これら
金属と同程度の抵抗率を有し熱安定性等の要件を満足す
れば他の材料でも良い。

以上がこの発明の実施例の説明である。なお、上述の
各実施例は、単なる例示であり、この発明は、実施例中
に述べた被加工物、ホトレジスト、電子線用レジスト、
中間層材料以外の場合であっても適用出来ることは明ら
かである。

（発明の効果）上述した説明からも明らかなように、この発明のパタ
ーン形成方法によれば、電子線レジストと下層レジスト
との間に所定の膜厚の導電性薄膜を形成した状態で電子
線描画を行なう。このような膜厚を有する導電性薄膜
は、それ自体が帯電することなく、然も、この導電性薄
膜下方のレジスト及び被加工物が帯電した場合に生じる
電場を積極的に遮蔽することが出来る。従って、例えば
特開昭57−106034に開示の方法のような電荷を導電性薄
膜を介し逃がす場合とは全く異なる作用を示すことか
ら、基板、被加工物、レジスト層等を全く接地させるこ
となく、基板の帯電及びレジストの帯電に起因する電子
線の偏向精度の低下を防止出来る。然も被加工物が低抵
抗なものであろうが絶縁性のものであろうが同様な効果
が得られる。これがため、この発明によれば、導通ピン
と被加工物等との接触状態の良否にかかわらず、所望の
レジストパターンが得られる。

また、この発明に係る導電性薄膜は下層レジストの加
工時に共に加工出来るので、この発明によれば、当該導
電性薄膜を形成する工程が増加する以外は、従来の多層
レジストプロセスをそのまま利用出来るという効果が得
られる。

また、電子線用レジストを改質させる処理等がないこ
とから電子線用レジストの特性変化が起こり得ず、ま
た、電子線用レジスト上に薄膜を設ける必要がないこと
から電子線の散乱増強が起こらず、よって、所望のパタ
ーンが再現性良く得られる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は、第一実施例の説明に供する工
程図、第２図（Ａ）は、第一実施例の方法で得たマスクパター
ンの顕微鏡写真の模写図、第２図（Ｂ）は、比較例の方法で得たマスクパターンの
顕微鏡写真の模写図、第３図（Ａ）〜（Ｄ）は、第二実施例の説明に供する工
程図、第４図は、第二実施例の他の例の説明に供する図、第５図〜第９図は、第三実施例の説明に供する図であ
り、導電性薄膜の膜厚が導電性防止効果に及ぼす影響を
示した顕微鏡写真の模写図、第10図（Ａ）及び（Ｂ）、第11図は、従来技術の説明に
供する図、第12図（Ａ）〜（Ｅ）は、従来のパターン形成方法を示
す工程図である。 41……シリコン基板、43……被加工物 45……下層レジスト、47……導電性薄膜 49……電子線用レジスト 49a……電子線用レジストのパターン 51……被加工物をパターニングするためのマスクパター
ン 43a……被加工物のマスクパターンから露出する部分 53……パターンの断線部 61……中間層、61a……中間層のパターン 71……パターンずれ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/027

Claims

(57)【特許請求の範囲】

【請求項１】被加工物上に第１のレジスト層を形成する
工程と、前記第１のレジスト層上に膜厚が30Åを超え100Å未満
の導電性膜を形成する工程と、前記導電性膜上に電子線用レジスト層を形成する工程
と、前記電子線用レジスト層に電子線を照射し、電子線用レ
ジストのパターンを形成する工程と、前記電子線用レジストのパターンをマスクとして前記導
電性膜および前記第１のレジスト層をエッチング除去す
る工程とを有することを特徴とするパターン形成方法。
【請求項２】被加工物上に第１のレジスト層を形成する
工程と、前記第１のレジスト層上に膜厚が30Åを超え50Å以下の
導電性膜を形成する工程と、前記導電性膜上に電子線用レジスト層を形成する工程
と、前記電子線用レジスト層に電子線を照射し、電子線用レ
ジストのパターンを形成する工程と、前記電子線用レジストのパターンをマスクとして前記導
電性膜および前記第１のレジスト層をエッチング除去す
る工程とを有することを特徴とするパターン形成方法。