JP3149993B2 - 記憶回路制御装置 - Google Patents
記憶回路制御装置Info
- Publication number
- JP3149993B2 JP3149993B2 JP21885892A JP21885892A JP3149993B2 JP 3149993 B2 JP3149993 B2 JP 3149993B2 JP 21885892 A JP21885892 A JP 21885892A JP 21885892 A JP21885892 A JP 21885892A JP 3149993 B2 JP3149993 B2 JP 3149993B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- circuit
- address
- storage circuit
- mask data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に使用す
る記憶回路制御装置に関する。
る記憶回路制御装置に関する。
【０００２】
【従来の技術】情報処理装置に使用する従来の記憶回路
制御手段は、一つの命令が記憶回路をアクセスしたと
き、命令実行部においては、その命令による動作（実
行）が終了するまで、アクセス中のアドレスをアドレス
登録回路に保持している。また、一つの命令が任意のア
ドレスから複数のワードをアクセスした場合において
も、同様に、アクセスされる全てワードのアドレスをア
ドレス登録回路に登録し、その命令の実行が終了するま
でそれを保持している。更に、一つの命令が記憶回路を
アクセスしている間に、他の命令が記憶回路をアクセス
したときは、アドレス登録回路に登録してある全てのア
ドレスと上記の他の命令のアドレスとの比較を行ない、
同一のアドレスに対して複数の命令による同時のアクセ
スの実行（アクセスの競合）が行われているか否かの検
出を行なっている。
制御手段は、一つの命令が記憶回路をアクセスしたと
き、命令実行部においては、その命令による動作（実
行）が終了するまで、アクセス中のアドレスをアドレス
登録回路に保持している。また、一つの命令が任意のア
ドレスから複数のワードをアクセスした場合において
も、同様に、アクセスされる全てワードのアドレスをア
ドレス登録回路に登録し、その命令の実行が終了するま
でそれを保持している。更に、一つの命令が記憶回路を
アクセスしている間に、他の命令が記憶回路をアクセス
したときは、アドレス登録回路に登録してある全てのア
ドレスと上記の他の命令のアドレスとの比較を行ない、
同一のアドレスに対して複数の命令による同時のアクセ
スの実行（アクセスの競合）が行われているか否かの検
出を行なっている。
【０００３】
【発明が解決しようとする課題】上述したような従来の
記憶回路制御手段は、記憶回路に対するアクセスの競合
を、アドレス単位で検出しているため、記憶回路をアク
セスする連続するワード数に相当する数のアドレス登録
回路と競合検出回路とが必要であり、また、記憶回路を
アクセスする連続するワード数が多くなると、それに比
例してアドレス登録回路とアクセスの競合を検出するた
めの比較回路の回路量が増大するという欠点を有してい
る。
記憶回路制御手段は、記憶回路に対するアクセスの競合
を、アドレス単位で検出しているため、記憶回路をアク
セスする連続するワード数に相当する数のアドレス登録
回路と競合検出回路とが必要であり、また、記憶回路を
アクセスする連続するワード数が多くなると、それに比
例してアドレス登録回路とアクセスの競合を検出するた
めの比較回路の回路量が増大するという欠点を有してい
る。
【０００４】
【課題を解決するための手段】本発明の記憶回路制御装
置は、命令を実行する命令実行部と、前記命令実行部に
対して逐次命令を発行する命令発行部とを備え、一つの
アドレスに対して任意のデータエリアが割当てられて前
記命令によって連続したアドレスの任意のアドレスグル
ープ単位に一度にデータの読出しおよび書込みを行うこ
とができかつ複数の命令によってアクセスされるときの
アドレスが異なる場合に同時に読出しまたは書込みを行
うことができる記憶回路を制御する記憶回路制御装置で
あって、前記命令実行部が、前記記憶回路の入出力動作
を制御し前記記憶回路の最後のワードに対するアクセス
を開始するとアクセスが終了する命令であることを示す
マスクデータ登録解除信号を出力する入出力回路と、前
記命令によってアクセスする前記記憶回路のアドレスを
生成するアドレス生成回路と、前記記憶回路をアクセス
する前記命令をデコードするコマンドデコード回路と、
前記命令にアクセスされる前記アドレスグループの先頭
のアドレスのマスクすべき下位のビット数を示すマスク
情報と前記先頭のアドレスとを一組としたマスクデータ
を生成するマスクデータ生成回路と、前記記憶回路をア
クセスする前記命令による動作が終了するまで前記マス
クデータを登録し前記マスクデータ登録解除信号により
前記記憶回路のアクセスを終了する命令のマスクデータ
を削除するマスクデータ登録回路と、一つの命令が前記
記憶回路をアクセスしているときに他の命令が前記記憶
回路をアクセスした場合にアクセス中の命令の前記マス
クデータのアドレスと前記他の命令のアドレスとを比較
してそれらが同一のアドレスであるとき前記アドレスグ
ループ単位に複数の命令による同時のアクセス競合状態
であることを検出して後続の命令の発行および実行を抑
止する命令発行抑止信号を前記命令発行部および前記入
出力回路および前記マスクデータ登録回路に対して出力
し前記マスクデータ登録解除信号により前記命令発行抑
止信号を無効にするアドレス競合検出回路とを有もので
あり、更に、一つのアドレスに対して任意のデータエリ
アが割当てられて前記命令によって連続したアドレスの
任意のアドレスグループ単位に一度にデータの読出しお
よび書込みを行うことができかつ複数の命令によってア
クセスされるときのアドレスが異なる場合に同時に読出
しまたは書込みを行うことができる記憶回路を含むもの
である。
置は、命令を実行する命令実行部と、前記命令実行部に
対して逐次命令を発行する命令発行部とを備え、一つの
アドレスに対して任意のデータエリアが割当てられて前
記命令によって連続したアドレスの任意のアドレスグル
ープ単位に一度にデータの読出しおよび書込みを行うこ
とができかつ複数の命令によってアクセスされるときの
アドレスが異なる場合に同時に読出しまたは書込みを行
うことができる記憶回路を制御する記憶回路制御装置で
あって、前記命令実行部が、前記記憶回路の入出力動作
を制御し前記記憶回路の最後のワードに対するアクセス
を開始するとアクセスが終了する命令であることを示す
マスクデータ登録解除信号を出力する入出力回路と、前
記命令によってアクセスする前記記憶回路のアドレスを
生成するアドレス生成回路と、前記記憶回路をアクセス
する前記命令をデコードするコマンドデコード回路と、
前記命令にアクセスされる前記アドレスグループの先頭
のアドレスのマスクすべき下位のビット数を示すマスク
情報と前記先頭のアドレスとを一組としたマスクデータ
を生成するマスクデータ生成回路と、前記記憶回路をア
クセスする前記命令による動作が終了するまで前記マス
クデータを登録し前記マスクデータ登録解除信号により
前記記憶回路のアクセスを終了する命令のマスクデータ
を削除するマスクデータ登録回路と、一つの命令が前記
記憶回路をアクセスしているときに他の命令が前記記憶
回路をアクセスした場合にアクセス中の命令の前記マス
クデータのアドレスと前記他の命令のアドレスとを比較
してそれらが同一のアドレスであるとき前記アドレスグ
ループ単位に複数の命令による同時のアクセス競合状態
であることを検出して後続の命令の発行および実行を抑
止する命令発行抑止信号を前記命令発行部および前記入
出力回路および前記マスクデータ登録回路に対して出力
し前記マスクデータ登録解除信号により前記命令発行抑
止信号を無効にするアドレス競合検出回路とを有もので
あり、更に、一つのアドレスに対して任意のデータエリ
アが割当てられて前記命令によって連続したアドレスの
任意のアドレスグループ単位に一度にデータの読出しお
よび書込みを行うことができかつ複数の命令によってア
クセスされるときのアドレスが異なる場合に同時に読出
しまたは書込みを行うことができる記憶回路を含むもの
である。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を示すブロック
図、図２は図１の実施例の動作を示すタイミングチャー
トである。
図、図２は図１の実施例の動作を示すタイミングチャー
トである。
【０００７】図１の記憶回路制御装置（プロセッサ）１
は、命令を実行する命令実行部３と、命令実行部３に対
して逐次命令を発行する命令発行部２とを備えている。
は、命令を実行する命令実行部３と、命令実行部３に対
して逐次命令を発行する命令発行部２とを備えている。
【０００８】命令実行部３内の記憶回路８は、一つの命
令によってアクセスされる複数の連続したアドレスの集
合のアドレスグループ単位（以下これをグループと称す
る）に、一度にデータの読出しおよび書込みを行うこと
が可能である。
令によってアクセスされる複数の連続したアドレスの集
合のアドレスグループ単位（以下これをグループと称す
る）に、一度にデータの読出しおよび書込みを行うこと
が可能である。
【０００９】記憶回路８をアクセスするためのアドレス
信号７は、アドレス生成回路６によって生成され、入出
力回路９およびマスクデータ生成回路１２およびアドレ
ス競合検出回路１６に対して出力される。記憶回路８の
内容の読出しまたは書込みのためのデータの入出力は、
入出力回路９によって、命令実行部３内においてデータ
の転送を行うために設けてある内部バス１１を介して制
御される。入出力回路９はまた、記憶回路８の最後のワ
ードに対するアクセスを開始すると、マスクデータ登録
回路１４およびアドレス競合検出回路１６に対して、ア
クセスが終了する命令であることを示すマスクデータ登
録解除信号１０を出力する。
信号７は、アドレス生成回路６によって生成され、入出
力回路９およびマスクデータ生成回路１２およびアドレ
ス競合検出回路１６に対して出力される。記憶回路８の
内容の読出しまたは書込みのためのデータの入出力は、
入出力回路９によって、命令実行部３内においてデータ
の転送を行うために設けてある内部バス１１を介して制
御される。入出力回路９はまた、記憶回路８の最後のワ
ードに対するアクセスを開始すると、マスクデータ登録
回路１４およびアドレス競合検出回路１６に対して、ア
クセスが終了する命令であることを示すマスクデータ登
録解除信号１０を出力する。
【００１０】コマンドデコード回路４は、命令発行部２
が発行した命令の中の記憶回路８をアクセスするための
命令をデコードし、それをコマンド信号５として入出力
回路９およびマスクデータ生成回路１２およびマスクデ
ータ登録回路１４に対して出力する。
が発行した命令の中の記憶回路８をアクセスするための
命令をデコードし、それをコマンド信号５として入出力
回路９およびマスクデータ生成回路１２およびマスクデ
ータ登録回路１４に対して出力する。
【００１１】マスクデータ生成回路１２は、コマンド信
号５によって記憶回路８をアクセスするためのワード数
を判断し、アドレス信号７の下位の何ビットをマスクす
るかというマスク情報（例えば、２ワードのときは１ビ
ット、４ワードのときは２ビットをマスクするという情
報）を生成し、それとアクセスされるグループの先頭の
アドレスとを一組としたマスクデータ１３をマスクデー
タ登録回路１４に対して出力する。
号５によって記憶回路８をアクセスするためのワード数
を判断し、アドレス信号７の下位の何ビットをマスクす
るかというマスク情報（例えば、２ワードのときは１ビ
ット、４ワードのときは２ビットをマスクするという情
報）を生成し、それとアクセスされるグループの先頭の
アドレスとを一組としたマスクデータ１３をマスクデー
タ登録回路１４に対して出力する。
【００１２】マスクデータ登録回路１４は、記憶回路８
をアクセスしている複数の命令のマスクデータ１３を登
録しておき、後続の命令が記憶回路８をアクセスすると
き、アドレス競合検出回路１６に対して、登録している
全てのマスクデータをマスクデータ群１５としてアドレ
ス競合検出回路１６に対して出力する。また、マスクデ
ータ登録解除信号１０によって、記憶回路８のアクセス
を終了する命令のマスクデータを削除する。
をアクセスしている複数の命令のマスクデータ１３を登
録しておき、後続の命令が記憶回路８をアクセスすると
き、アドレス競合検出回路１６に対して、登録している
全てのマスクデータをマスクデータ群１５としてアドレ
ス競合検出回路１６に対して出力する。また、マスクデ
ータ登録解除信号１０によって、記憶回路８のアクセス
を終了する命令のマスクデータを削除する。
【００１３】アドレス競合検出回路１６は、マスクデー
タ登録回路１４が登録できる命令の数と同じ数の比較回
路を有しており、アドレス信号７とマスクデータ群１５
とを入力してアドレスの競合を検出し、入出力回路９お
よび命令発行部２に対して命令発行抑止信号１７を出力
する。このときの競合の検出方法は、まず、マスクデー
タ群１５の各マスク情報により、アドレス信号７の下位
の何ビットをマスクして比較するかを判断し、その判断
に基いてマスクしたアドレスの比較を行い、それらが一
致したとき競合があったとして命令発行抑止信号１７を
有効にするという方法を採用している。
タ登録回路１４が登録できる命令の数と同じ数の比較回
路を有しており、アドレス信号７とマスクデータ群１５
とを入力してアドレスの競合を検出し、入出力回路９お
よび命令発行部２に対して命令発行抑止信号１７を出力
する。このときの競合の検出方法は、まず、マスクデー
タ群１５の各マスク情報により、アドレス信号７の下位
の何ビットをマスクして比較するかを判断し、その判断
に基いてマスクしたアドレスの比較を行い、それらが一
致したとき競合があったとして命令発行抑止信号１７を
有効にするという方法を採用している。
【００１４】命令発行抑止信号１７が有効になると、入
出力回路９は、現在アクセス中の命令による動作が終了
するまで次の命令の発行を抑止する。命令発行抑止信号
１７は、入出力回路９が出力するマスクデータ登録解除
信号１０によって無効となる。
出力回路９は、現在アクセス中の命令による動作が終了
するまで次の命令の発行を抑止する。命令発行抑止信号
１７は、入出力回路９が出力するマスクデータ登録解除
信号１０によって無効となる。
【００１５】次に、上述のように構成した記憶回路制御
装置の動作について、図２のタイミングチャートを参照
して説明する。
装置の動作について、図２のタイミングチャートを参照
して説明する。
【００１６】説明は便宜上、記憶回路８内のアドレスＡ
・アドレスＢ・アドレスＣ・アドレスＤの連続した４ワ
ードのグループに対して、その先頭のアドレスＡからの
書込みを行う命令Ａを実行中に、その４ワードのグルー
プの中の１ワードであるアドレスＢに対して読出しを行
う後続命令Ｂがあり、更に、それに続く後続命令Ｃが発
行された場合の動作を例にとって説明する。
・アドレスＢ・アドレスＣ・アドレスＤの連続した４ワ
ードのグループに対して、その先頭のアドレスＡからの
書込みを行う命令Ａを実行中に、その４ワードのグルー
プの中の１ワードであるアドレスＢに対して読出しを行
う後続命令Ｂがあり、更に、それに続く後続命令Ｃが発
行された場合の動作を例にとって説明する。
【００１７】図２のサイクルＳ２において、命令発行抑
止信号１７が無効になると、命令発行部２は後続命令Ｂ
を発行し、マスクデータ登録回路１４は、命令Ａのマス
クデータ１３を登録する。このとき、後続命令Ｂは、命
令ＡのサイクルＳ１における動作（命令のデコードステ
ージＤ）と同じ動作を行う。
止信号１７が無効になると、命令発行部２は後続命令Ｂ
を発行し、マスクデータ登録回路１４は、命令Ａのマス
クデータ１３を登録する。このとき、後続命令Ｂは、命
令ＡのサイクルＳ１における動作（命令のデコードステ
ージＤ）と同じ動作を行う。
【００１８】入出力回路９は、内部バス１１を介して記
憶回路８に書込むためのデータの取出しを行い、また、
コマンド信号５およびアドレス信号７により、アドレス
Ｂに対する読出し命令であると判断する。しかし、この
とき、アドレス競合検出回路１６は、命令Ａのマスクデ
ータを含むマスクデータ群１５により、後続命令Ｂのア
ドレスが命令Ａのアドレスと競合していることを検出し
ているため、命令発行抑止信号１７が有効になってい
る。
憶回路８に書込むためのデータの取出しを行い、また、
コマンド信号５およびアドレス信号７により、アドレス
Ｂに対する読出し命令であると判断する。しかし、この
とき、アドレス競合検出回路１６は、命令Ａのマスクデ
ータを含むマスクデータ群１５により、後続命令Ｂのア
ドレスが命令Ａのアドレスと競合していることを検出し
ているため、命令発行抑止信号１７が有効になってい
る。
【００１９】続いてサイクルＳ３において、既に命令発
行抑止信号１７が有効になっているため、命令発行部２
は後続命令Ｃの発行を抑止し、マスクデータ登録回路１
４は、命令Ｂのマスクデータ１３の登録を抑止する。こ
のとき、入出力回路９も、同様に後続命令Ｂによる読出
し動作を抑止し、サイクルＳ２において取出した命令Ａ
のデータの書込みをアドレスＡから実行する。しかし、
命令Ａの書込み動作は、４ワードの書込み動作であるた
め、４サイクルの期間が必要であり、このため、命令発
行抑止信号１７は、サイクルＳ６まで有効となる。
行抑止信号１７が有効になっているため、命令発行部２
は後続命令Ｃの発行を抑止し、マスクデータ登録回路１
４は、命令Ｂのマスクデータ１３の登録を抑止する。こ
のとき、入出力回路９も、同様に後続命令Ｂによる読出
し動作を抑止し、サイクルＳ２において取出した命令Ａ
のデータの書込みをアドレスＡから実行する。しかし、
命令Ａの書込み動作は、４ワードの書込み動作であるた
め、４サイクルの期間が必要であり、このため、命令発
行抑止信号１７は、サイクルＳ６まで有効となる。
【００２０】サイクルＳ６において、命令Ａによる第四
ワードに対する書込みが開始されると、入出力回路９
は、マスクデータ登録解除信号１０を出力する。マスク
データ登録解除信号１０が出力されると、マスクデータ
登録回路１４は、命令Ａのマスクデータ１３の登録を削
除する。このときアドレス競合検出回路１６は、命令発
行抑止信号１７を無効にする。
ワードに対する書込みが開始されると、入出力回路９
は、マスクデータ登録解除信号１０を出力する。マスク
データ登録解除信号１０が出力されると、マスクデータ
登録回路１４は、命令Ａのマスクデータ１３の登録を削
除する。このときアドレス競合検出回路１６は、命令発
行抑止信号１７を無効にする。
【００２１】続いてサイクルＳ７において、命令発行抑
止信号１７が無効になったため、命令発行部２は後続命
令Ｃを発行し、マスクデータ登録回路１４は、後続命令
Ｂのマスクデータ１３を登録する。このときまた、入出
力回路９は、後続命令ＢによるアドレスＢからの読出し
動作を開始する。
止信号１７が無効になったため、命令発行部２は後続命
令Ｃを発行し、マスクデータ登録回路１４は、後続命令
Ｂのマスクデータ１３を登録する。このときまた、入出
力回路９は、後続命令ＢによるアドレスＢからの読出し
動作を開始する。
【００２２】このようにして、記憶回路８に対する同一
時点における複数の命令によるアクセスの競合を検出
し、先頭の命令によるアクセスが終了するまで、後続の
命令の実行を抑止する。
時点における複数の命令によるアクセスの競合を検出
し、先頭の命令によるアクセスが終了するまで、後続の
命令の実行を抑止する。
【００２３】
【発明の効果】以上説明したように、本発明の記憶回路
制御装置は、アクセスする記憶回路のアドレスの下位の
ビットをマスクして複数の命令のアクセス対象のアドレ
スを比較し、それらが競合するとき命令の発行および実
行を抑止する命令発行抑止信号を出力して後続の命令の
発行を中断することにより、アドレス登録回路と競合検
出回路との回路量を削減できるという効果があり、ま
た、記憶回路を連続してアクセスするワード数が増大し
ても、アドレス登録回路と競合検出回路との回路量の増
加量を少なくすることが可能になるという効果がある。
制御装置は、アクセスする記憶回路のアドレスの下位の
ビットをマスクして複数の命令のアクセス対象のアドレ
スを比較し、それらが競合するとき命令の発行および実
行を抑止する命令発行抑止信号を出力して後続の命令の
発行を中断することにより、アドレス登録回路と競合検
出回路との回路量を削減できるという効果があり、ま
た、記憶回路を連続してアクセスするワード数が増大し
ても、アドレス登録回路と競合検出回路との回路量の増
加量を少なくすることが可能になるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例の動作を示すタイミングチャート
である。
である。
１ プロセッサ ２ 命令発行部 ３ 命令実行部 ４ コマンドデコード回路 ５ コマンド信号 ６ アドレス生成回路 ７ アドレス信号 ８ 記憶回路 ９ 入出力回路 １０ マスクデータ登録解除信号 １１ 内部バス １２ マスクデータ生成回路 １３ マスクデータ １４ マスクデータ登録回路 １５ マスクデータ群 １６ アドレス競合検出回路 １７ 命令発行抑止信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−300323（ＪＰ，Ａ) 特開 昭59−231652（ＪＰ，Ａ) 特開 平３−74725（ＪＰ，Ａ) 特開 平３−53326（ＪＰ，Ａ) 特開 平３−100843（ＪＰ，Ａ) 特開 平３−100842（ＪＰ，Ａ) 特開 平２−123454（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/38
Claims (2)
- 【請求項１】 命令を実行する命令実行部と、前記命令
実行部に対して逐次命令を発行する命令発行部とを備
え、一つのアドレスに対して任意のデータエリアが割当
てられて前記命令によって連続したアドレスの任意のア
ドレスグループ単位に一度にデータの読出しおよび書込
みを行うことができかつ複数の命令によってアクセスさ
れるときのアドレスが異なる場合に同時に読出しまたは
書込みを行うことができる記憶回路を制御する記憶回路
制御装置であって、前記命令実行部が、前記記憶回路の
入出力動作を制御し前記記憶回路の最後のワードに対す
るアクセスを開始するとアクセスが終了する命令である
ことを示すマスクデータ登録解除信号を出力する入出力
回路と、前記命令によってアクセスする前記記憶回路の
アドレスを生成するアドレス生成回路と、前記記憶回路
をアクセスする前記命令をデコードするコマンドデコー
ド回路と、前記命令にアクセスされる前記アドレスグル
ープの先頭のアドレスのマスクすべき下位のビット数を
示すマスク情報と前記先頭のアドレスとを一組としたマ
スクデータを生成するマスクデータ生成回路と、前記記
憶回路をアクセスする前記命令による動作が終了するま
で前記マスクデータを登録し前記マスクデータ登録解除
信号により前記記憶回路のアクセスを終了する命令のマ
スクデータを削除するマスクデータ登録回路と、一つの
命令が前記記憶回路をアクセスしているときに他の命令
が前記記憶回路をアクセスした場合にアクセス中の命令
の前記マスクデータのアドレスと前記他の命令のアドレ
スとを比較してそれらが同一のアドレスであるとき前記
アドレスグループ単位に複数の命令による同時のアクセ
ス競合状態であることを検出して後続の命令の発行およ
び実行を抑止する命令発行抑止信号を前記命令発行部お
よび前記入出力回路および前記マスクデータ登録回路に
対して出力し前記マスクデータ登録解除信号により前記
命令発行抑止信号を無効にするアドレス競合検出回路と
を有することを特徴とする記憶回路制御装置。 - 【請求項２】 命令を実行する命令実行部と、前記命令
実行部に対して逐次命令を発行する命令発行部とを備え
る記憶回路制御装置であって、前記命令実行部が、一つ
のアドレスに対して任意のデータエリアが割当てられて
前記命令によって連続したアドレスの任意のアドレスグ
ループ単位に一度にデータの読出しおよび書込みを行う
ことができかつ複数の命令によってアクセスされるとき
のアドレスが異なる場合に同時に読出しまたは書込みを
行うことができる記憶回路と、前記記憶回路の入出力動
作を制御し前記記憶回路の最後のワードに対するアクセ
スを開始するとアクセスが終了する命令であることを示
すマスクデータ登録解除信号を出力する入出力回路と、
前記命令によってアクセスする前記記憶回路のアドレス
を生成するアドレス生成回路と、前記記憶回路をアクセ
スする前記命令をデコードするコマンドデコード回路
と、前記命令にアクセスされる前記アドレスグループの
先頭のアドレスのマスクすべき下位のビット数を示すマ
スク情報と前記先頭のアドレスとを一組としたマスクデ
ータを生成するマスクデータ生成回路と、前記記憶回路
をアクセスする前記命令による動作が終了するまで前記
マスクデータを登録し前記マスクデータ登録解除信号に
より前記記憶回路のアクセスを終了する命令のマスクデ
ータを削除するマスクデータ登録回路と、一つの命令が
前記記憶回路をアクセスしているときに他の命令が前記
記憶回路をアクセスした場合にアクセス中の命令の前記
マスクデータのアドレスと前記他の命令のアドレスとを
比較してそれらが同一のアドレスであるとき前記アドレ
スグループ単位に複数の命令による同時のアクセス競合
状態であることを検出して後続の命令の発行および実行
を抑止する命令発行抑止信号を前記命令発行部および前
記入出力回路および前記マスクデータ登録回路とに対し
て出力し前記マスクデータ登録解除信号により前記命令
発行抑止信号を無効にするアドレス競合検出回路とを有
することを特徴とする記憶回路制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21885892A JP3149993B2 (ja) | 1992-08-18 | 1992-08-18 | 記憶回路制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21885892A JP3149993B2 (ja) | 1992-08-18 | 1992-08-18 | 記憶回路制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667884A JPH0667884A (ja) | 1994-03-11 |
| JP3149993B2 true JP3149993B2 (ja) | 2001-03-26 |
Family
ID=16726427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21885892A Expired - Fee Related JP3149993B2 (ja) | 1992-08-18 | 1992-08-18 | 記憶回路制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149993B2 (ja) |
-
1992
- 1992-08-18 JP JP21885892A patent/JP3149993B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667884A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3164732B2 (ja) | データ処理装置 | |
| JPH0667884A (ja) | 記憶回路制御装置 | |
| JP3226557B2 (ja) | マルチプロセッサシステム | |
| JP2001135079A (ja) | メモリ制御装置 | |
| JP3136681B2 (ja) | データ処理装置 | |
| JP2851777B2 (ja) | バス制御方法及び情報処理装置 | |
| JP3437224B2 (ja) | 遅延無効化方式 | |
| JP3799451B2 (ja) | 電子計算機システム | |
| JP3729832B2 (ja) | キャッシュメモリ装置 | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH0554645A (ja) | メモリ制御装置およびメモリ制御コード作成装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP2000194554A (ja) | 演算処理装置 | |
| JP2606824Y2 (ja) | マルチポートメモリ装置 | |
| JPH06332590A (ja) | コンピュータインターフェース装置 | |
| JPS63240651A (ja) | キヤツシユメモリ | |
| JPH077364B2 (ja) | アドレス変換バッファ制御方式 | |
| JPS63286959A (ja) | メモリアクセス方式 | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPH03271859A (ja) | 情報処理装置 | |
| JPH1011356A (ja) | メモリアクセスシステム | |
| JPH07141174A (ja) | レジスタ装置 | |
| JPH03100842A (ja) | 情報処理装置 | |
| JPH02259945A (ja) | ストア処理方式 | |
| JPH02294761A (ja) | マルチプロセッサシステムの逐次化処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| LAPS | Cancellation because of no payment of annual fees |