JP3193302B2 - 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法 - Google Patents

膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法

Info

Publication number
JP3193302B2
JP3193302B2 JP18662596A JP18662596A JP3193302B2 JP 3193302 B2 JP3193302 B2 JP 3193302B2 JP 18662596 A JP18662596 A JP 18662596A JP 18662596 A JP18662596 A JP 18662596A JP 3193302 B2 JP3193302 B2 JP 3193302B2
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
ferroelectric
ferroelectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18662596A
Other languages
English (en)
Other versions
JPH1017394A (ja
Inventor
義彦 矢野
隆男 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP18662596A priority Critical patent/JP3193302B2/ja
Priority to US08/883,456 priority patent/US6121647A/en
Publication of JPH1017394A publication Critical patent/JPH1017394A/ja
Priority to US09/453,505 priority patent/US6387712B1/en
Application granted granted Critical
Publication of JP3193302B2 publication Critical patent/JP3193302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0026—Activation or excitation of reactive gases outside the coating chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6332—Deposition from the gas or vapour phase using thermal evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Insulating Materials (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体薄膜を含
む膜構造体と、この膜構造体を備えた電子デバイスと、
この膜構造体を利用した記録媒体と、強誘電体薄膜を多
元蒸着法により製造する方法とに関する。前記膜構造体
は、強誘電体を半導体素子に組み込んだ不揮発性メモ
リ、赤外線センサ、光変調器、光スイッチ、ＯＥＩＣ
（光・電子集積回路：opto-electronic integrated cir
cuits ）等の各種電子デバイス、あるいは、ＡＦＭ（原
子間力顕微鏡）プローブ等により強誘電体を分極反転さ
せて情報を記録する記録媒体などに適用されるものであ
る。
【０００２】
【従来の技術】半導体結晶基板であるＳｉ基板上に、誘
電体薄膜を形成、集積化した電子デバイスが考案されて
いる。半導体と誘電体とを組み合わせることにより、集
積度のさらに高いＬＳＩ、ＳＯＩ技術による誘電体分離
ＬＳＩが検討されている。また、誘電体の一種である強
誘電体は、分極反転現象を利用することにより不揮発性
メモリに適用でき、また、赤外線センサ、光変調器およ
び光スイッチＯＥＩＣ等が構成可能であるため、特に強
誘電体薄膜材料の検討は、精力的に進められている。ま
た、強誘電体薄膜は、ＡＦＭプローブ等による分極反転
を利用して情報を記録する記録媒体への適用も検討され
ている。強誘電体の分極反転を利用した不揮発性メモリ
や記録媒体では、強誘電体薄膜材料として、残留分極値
が大きく、記録、読み出しの繰り返しに耐えるものが必
要となる。
【０００３】不揮発性メモリの１種として、ＦＥＴのゲ
ートに強誘電体を用いた構造のメモリが考案されている
が、電子情報通信学会発行信学技報，SDM93-136,ICD93-
130,(1993-11),53ページに述べられているように、ゲー
トに強誘電体を用いるメモリは、作製上の問題、強誘電
体薄膜の物性の問題など解決すべき点が多々あり実用化
には至っていない。このタイプのメモリでは、メモリセ
ルを金属−強誘電体−半導体（ＭＦＳ）構造とすること
が理想的であるが実現が難しいため、一般に金属−強誘
電体−絶縁体−半導体（ＭＦＩＳ）構造あるいは金属−
強誘電体−金属−絶縁体−半導体（ＭＦＭＩＳ）構造と
する。これらの構造において、強誘電体を分極反転させ
てメモリ動作をさせるためには、強誘電体に十分な強度
の電界をかけなければならない。ＭＦＩＳ構造およびＭ
ＦＭＩＳ構造では、強誘電体と絶縁体とがコンデンサの
直列接続と等価となるため、強誘電体に十分電界をかけ
るためには、強誘電体の誘電率を下げ絶縁体の誘電率を
上げる工夫が必要となる。
【０００４】現在、強誘電体薄膜の材料として、ＰｂＴ
ｉＯ3 、ＰＺＴ（ＰｂＺｒＯ3 −ＰｂＴｉＯ3 系）、Ｐ
ＬＺＴ（Ｌａ2 Ｏ3 が添加されたＰｂＺｒＯ3 −ＰｂＴ
ｉＯ3 系）などの鉛系酸化物およびＢｉ2 Ｔｉ2 ＮｂＯ
9 などのＢｉ系酸化物が優れた分極特性を示すことで検
討されている。
【０００５】しかし、ＰＺＴやＰＬＺＴは、薄膜化する
と誘電率が１０００程度と高くなるため、上記したＭＦ
ＩＳ構造やＭＦＭＩＳ構造における強誘電体薄膜として
用いた場合、十分な電圧を印加することが難しい。
【０００６】一方、ＰｂＴｉＯ3 は、バルクでの誘電率
が室温で１００程度以下と小さく、また、自発分極がバ
ルク結晶の理論値で８０μC/cm2 と他の組成の材料と較
べ驚異的に大きな値を示し、また、キューリー点が５０
０℃と高い。すなわち、メモリ用途の強誘電体材料とし
て考える場合、最も理想的な値がデータ集に記載されて
いる。また、ＰｂＴｉＯ3 は、薄膜化した場合でも誘電
率が５００程度と低い。しかし、ＰｂＴｉＯ3 を薄膜化
して電子デバイスとする研究開発を進めた結果、様々な
問題点が明らかになってきた。第一に、分極反転をする
電圧Ｅｃが８５KV/cm と高すぎること、第二に、結晶欠
陥や半導体化などにより薄膜にリークが生じること、第
三に、分極反転による疲労特性、すなわち繰り返し特性
が悪く、１０００回程度で劣化してしまうこと、であ
る。
【０００７】上記した鉛系酸化物やＢｉ系酸化物の薄膜
材料では、強誘電体特性を得るため結晶化させる必要が
ある。結晶化させるために、薄膜形成中の温度を６００
℃以上に加熱する方法や成膜後に６００℃以上でアニー
ルする方法がJpn.J.Appl.Phys.31,(1992)3029、Jpn.J.Ap
pl.Phys.33,(1994)5244 、およびMat.Res.Soc.Sympo.Pr
oc.243,(1993)473などに記載されている。しかし、Ｐｂ
およびＢｉは、金属および酸化物のいずれにおいても蒸
気圧が高く、高温の熱処理において蒸発して組成ずれを
起こすため、組成制御に難点がある。
【０００８】一般に、強誘電体材料として最適なデバイ
ス特性およびその再現性を確保するためには、単結晶を
用いることが望ましい。多結晶体では粒界による物理量
の攪乱のため、良好なデバイス特性を得ることが難し
い。このことは薄膜材料についても同様で、できるだけ
完全な単結晶に近い強誘電体エピタキシャル膜が望まれ
ている。上記したＭＦＩＳ構造またはＭＦＭＩＳ構造の
不揮発性メモリにおける強誘電体薄膜についても同様
で、できるだけ完全な単結晶に近い誘電体エピタキシャ
ル膜であることが望まれている。また、ＡＦＭやＳＴＭ
などのプローブを用いて記録を行う媒体（通常、ＭＦＩ
Ｓ構造またはＭＦＭＩＳ構造）においても、できるだけ
完全な単結晶に近い強誘電体エピタキシャル膜を用いる
と高密度なビットの書き込みが可能となるため、その実
現が望まれている。強誘電体エピタキシャル膜をＭＦＩ
Ｓ構造やＭＦＭＩＳ構造で実現するためには、金属薄膜
および強誘電体薄膜を半導体基板であるＳｉ基板上にエ
ピタキシャル成長させる必要があるが、現在のところま
だ実現されていない。
【０００９】これまで鉛系の強誘電体材料では、組成ず
れがなく、より単結晶に近い薄膜は半導体基板上で得ら
れていない。また、鉛系の強誘電体材料は、基板となる
Ｓｉとの反応性も高く、Ｓｉ基板へのＰｂの拡散によ
り、Ｓｉ基板内に作製した集積回路特性に重大な影響を
与えてしまう。
【００１０】
【発明が解決しようとする課題】本発明は、上述した問
題点を克服するためになされたものである。本発明の目
的は、誘電率が比較的低く、残留分極が大きく、分極反
転電圧が低く、分極反転を繰り返しても劣化の少ない強
誘電体薄膜を有する膜構造体を提供することである。ま
た、本発明の他の目的は、これまでは不可能であった、
組成が一定で結晶性の高い鉛系強誘電体薄膜を製造でき
る方法を提供することである。
【００１１】
【課題を解決するための手段】上記目的は、下記（１）
〜（２０）のいずれかの構成により達成される。 （１） 基板と、この基板上に形成された強誘電体薄膜
とを有する膜構造体であって、強誘電体薄膜が、Ｒ1
（Ｒ1 は、Ｐｒ、Ｎｄ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、Ｙ
ｂ、Ｙ、Ｓｍ、ＧｄおよびＥｒから選択された少なくと
も１種の希土類元素）、Ｐｂ、ＴｉならびにＯを含有
し、原子比率が （Ｐｂ＋Ｒ1 ）／Ｔｉ＝０．８〜１．３、 Ｐｂ／（Ｐｂ＋Ｒ1 ）＝０．５〜０．９９ の範囲にあり、ペロブスカイト型結晶構造を有し、（０
０１）単一配向であるか、（００１）配向と（１００）
配向とが混在したものである膜構造体。 （２） Ｓｉ（１００）面を表面に有する基板の前記表
面側に強誘電体薄膜が形成されている上記（１）の膜構
造体。 （３） 基板と、この基板上に形成された強誘電体薄膜
とを有する膜構造体であって、基板の強誘電体薄膜側の
表面がＳｉ（１００）面を有し、強誘電体薄膜が、Ｒ2
（Ｒ2 は、Ｐｒ、Ｎｄ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、Ｙ
ｂ、Ｙ、Ｓｍ、Ｇｄ、ＥｒおよびＬａから選択された少
なくとも１種の希土類元素）、Ｐｂ、ＴｉならびにＯを
含有し、原子比率が （Ｐｂ＋Ｒ2 ）／Ｔｉ＝０．８〜１．３、 Ｐｂ／（Ｐｂ＋Ｒ2 ）＝０．５〜０．９９ の範囲にあり、ペロブスカイト型結晶構造を有し、（０
０１）単一配向であるか、（００１）配向と（１００）
配向とが混在したものであり、基板と強誘電体薄膜との
間に絶縁性下地薄膜を有し、この絶縁性下地薄膜が、ペ
ロブスカイト結晶構造を有し、正方晶であるときは（０
０１）単一配向であり、立方晶であるときは（１００）
単一配向のチタン酸バリウムである膜構造体。 （４） 基板と強誘電体薄膜との間に絶縁性下地薄膜を
有し、この絶縁性下地薄膜が、ペロブスカイト結晶構造
を有し、正方晶であるときは（００１）単一配向であ
り、立方晶であるときは（１００）単一配向である上記
（１）または（２）の膜構造体。 （５） 基板と強誘電体薄膜との間に中間薄膜を有し、
この中間薄膜が酸化ジルコニウム系薄膜を含み、この酸
化ジルコニウム系薄膜が、酸化ジルコニウムまたは希土
類元素（ＳｃおよびＹを含む）により安定化された酸化
ジルコニウムを主成分とし、正方晶または単斜晶である
ときは（００１）単一配向であり、立方晶であるときは
（１００）単一配向である上記（１）または（２）の膜
構造体。 （６） 中間薄膜が希土類酸化物系薄膜を含み、この希
土類酸化物系薄膜が酸化ジルコニウム系薄膜と強誘電体
薄膜との間に存在し、この希土類酸化物系薄膜が、希土
類元素（ＳｃおよびＹを含む）の酸化物を主成分とし、
正方晶または単斜晶であるときは（００１）単一配向で
あり、立方晶であるときは（１００）単一配向である上
記（５）の膜構造体。 （７） 中間薄膜と強誘電体薄膜との間に絶縁性下地薄
膜を有し、この絶縁性下地薄膜が、ペロブスカイト結晶
構造を有し、正方晶であるときは（００１）単一配向で
あり、立方晶であるときは（１００）単一配向である上
記（５）または（６）の膜構造体。 （８） 基板と絶縁体下地薄膜との間に中間薄膜を有
し、この中間薄膜が酸化ジルコニウム系薄膜を含み、こ
の酸化ジルコニウム系薄膜が、酸化ジルコニウムまたは
希土類元素（ＳｃおよびＹを含む）により安定化された
酸化ジルコニウムを主成分とし、正方晶または単斜晶で
あるときは（００１）単一配向であり、立方晶であると
きは（１００）単一配向である上記（３）の膜構造体。 （９） 中間薄膜が希土類酸化物系薄膜を含み、この希
土類酸化物系薄膜が酸化ジルコニウム系薄膜と強誘電体
薄膜との間に存在し、この希土類酸化物系薄膜が、希土
類元素（ＳｃおよびＹを含む）の酸化物を主成分とし、
正方晶または単斜晶であるときは（００１）単一配向で
あり、立方晶であるときは（１００）単一配向である上
記（８）の膜構造体。 （１０） 強誘電体薄膜に接して導電性下地薄膜を有
し、この導電性下地薄膜が、Ｐｔ、Ｉｒ、Ｏｓ、Ｒｅ、
Ｐｄ、ＲｈおよびＲｕの少なくとも１種から構成された
導電性金属薄膜および／またはＩｎを含む酸化物もしく
はペロブスカイト型結晶構造を有する酸化物で構成され
た導電性酸化物薄膜であり、正方晶であるときは（００
１）単一配向であり、立方晶であるときは（１００）単
一配向である上記（１）〜（７）のいずれかの膜構造
体。 （１１） 強誘電体薄膜表面の少なくとも８０％の領域
において、基準長さ５００nmでの十点平均粗さＲｚが１
０nm以下である上記（１）〜（１０）のいずれかの膜構
造体。 （１２） 強誘電体薄膜中のＴｉの６０原子％以下がＺ
ｒ、Ｎｂ、Ｔａ、ＨｆおよびＣｅの少なくとも１種で置
換されている上記（１）〜（１１）のいずれかの膜構造
体。 （１３） 上記（１）〜（１２）のいずれかの膜構造体
を有する電子デバイス。 （１４） 上記（１）〜（１３）のいずれかの膜構造体
を有する記録媒体。 （１５） 少なくともＰｂおよびＴｉを含む酸化物から
なる強誘電体薄膜を多元蒸着法により基板上に形成する
に際し、蒸発源として少なくとも酸化鉛およびＴｉＯx
（１≦ｘ≦１．９）を用い、酸化性ガスを蒸着反応室内
に導入しながら蒸着を行う強誘電体薄膜の製造方法。 （１６） 蒸発源から供給される元素の原子比を Ｐｂ／Ｔｉ＝Ｅ(Pb/Ti) 、 とし、形成された強誘電体薄膜中の原子比を Ｐｂ／Ｔｉ＝Ｆ(Pb/Ti) 、 としたとき、 Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝１．５〜３．５ となる上記（１５）の強誘電体薄膜の製造方法。 （１７） 酸化性ガスとして少なくとも一部がラジカル
化した酸素を用いる上記（１５）または（１６）の強誘
電体薄膜の製造方法。 （１８） 基板の温度を５００〜７００℃として蒸着を
行う上記（１５）〜（１７）のいずれかの強誘電体薄膜
の製造方法。 （１９） Ｚｒ、Ｎｂ、Ｔａ、ＨｆおよびＣｅの少なく
とも１種を含有する強誘電体薄膜が形成される上記（１
５）〜（１８）のいずれかの強誘電体薄膜の製造方法。 （２０） 上記（１）〜（１２）のいずれかの膜構造体
の製造に適用される上記（１５）〜（１９）のいずれか
の強誘電体薄膜の製造方法。
【００１２】
【発明の作用】本発明では、強誘電体薄膜の組成とし
て、ＰｂＴｉＯ3 系組成に所定の希土類元素を添加した
ものを用いる。ＰｂＴｉＯ3 は、自発分極、誘電率、キ
ューリー点がメモリに好適であるが、分極反転をする電
圧Ｅｃが高すぎること、薄膜にリークが生じること、分
極反転による疲労特性が悪いこと、などの問題点があ
る。以上の問題点を本発明では解決した。
【００１３】本発明では、希土類元素を所定比率でＰｂ
ＴｉＯ3 に添加することにより、Ｅｃを低下させ、しか
も、それに伴なう残留分極値Ｐｒの減少を抑えることを
可能にした。また、本発明者らは半導体化を生じさせに
くい希土類元素を詳細に調べ、リークの少ない強誘電体
薄膜を実現した。同時に、添加する希土類元素の種類と
量が、分極反転の疲労特性に影響していることをつきと
め、繰り返し特性の優れた強誘電体薄膜を実現した。
【００１４】具体的には、本発明では強誘電体薄膜とし
て、Ｐｂ、ＴｉおよびＯを含有し、さらに、第一の態様
では上記Ｒ1 、第二の態様では上記Ｒ2 を含有するもの
を用いる。第二の態様では、第一の態様に対し希土類元
素の選択肢としてＬａが増えている。
【００１５】第一の態様における強誘電体薄膜は、（０
０１）単一配向であるか、（００１）配向と（１００）
配向とが混在したものである。このような配向を有する
ため、強誘電体薄膜としての特性が良好となり、特にリ
ークが少なくなる。
【００１６】なお、特開平７−９４６０８号公報には、
ＰｂおよびＴｉを含む酸化物強誘電体材料に、第一の態
様と同様にＳｃ、Ｙ、ランタノインド等を添加すること
が記載されている。同公報の実施例では、Ｓｉ（１１
０）基板上にスパッタにより強誘電体薄膜を形成してい
る。スパッタターゲットには、Ｙ2 Ｏ3 を含むＰｂＴｉ
Ｏ3 を用いている。同公報では、このような方法により
強誘電体薄膜を形成しているため、第一の態様における
上記配向は実現せず、多結晶膜に近い状態になっている
と考えられる。結晶性が悪いと、残留分極値が小さくな
ってしまう。同公報の実施例では、分極反転による疲
労、すなわち、分極反転の繰り返しによる残留分極値の
減少が抑えられることを効果としている。しかし、同公
報において分極反転による疲労が小さくなるのは、残留
分極値が小さいために分極反転により生じる応力が小さ
くなったことに起因すると考えられる。残留分極値が小
さい場合、上記疲労が抑えられたとしても実用的とはい
えない。
【００１７】また、第一の態様で用いるＳｍまたはＧｄ
を添加したチタン酸鉛系の強誘電体材料は、特開平７−
２０２０３９号公報に記載されている。同公報では、窒
化チタン層と白金層とを積層した上に強誘電体層を形成
している。強誘電体層の形成方法としては、スパッタ
法、ＣＶＤ法、ゾル・ゲル法、レーザーアブレージョン
法が挙げられており、具体例としてゾル・ゲル法が説明
されている。同公報記載の多層構造および形成方法を用
いた場合、第一の態様における上記配向の強誘電体薄膜
を形成することはできず、当然、第一の態様における効
果も実現しない。
【００１８】また、第一の態様で用いるＥｒを添加した
チタン酸ジルコン酸鉛系の強誘電体材料は、特開平７−
７３７３２号公報に記載されている。しかし、同公報で
は、強誘電体薄膜の形成方法としてゾル・ゲル法が挙げ
られている。ゾル・ゲル法では、第一の態様における上
記配向の強誘電体薄膜を形成することはできず、当然、
第一の態様における効果も実現しない。
【００１９】第二の態様では、強誘電体薄膜が形成され
る基板として、強誘電体薄膜側の表面がＳｉ（１００）
面を有するものを用いる。本発明者らの実験によれば、
（Ｐｂ，Ｌａ）ＴｉＯ3 薄膜は、Ｓｉ（１００）基板上
に形成した場合にはリークがなく、また、分極反転電圧
Ｅｃが低くなるが、例えばＭｇＯ（１００）基板上に形
成した場合には、リークが多く、Ｅｃが高くなってしま
う。このため、第二の態様ではＳｉ（１００）基板を用
いる。また、Ｓｉ基板には、後述するようなメリットも
ある。
【００２０】第二の態様で用いるＬａを添加したチタン
酸鉛系やチタン酸ジルコン酸鉛系の強誘電体薄膜は、特
開昭５９−１３８００４号公報、同６０−１７２１０３
号公報、同６２−２５２００５号公報、同６２−２５２
００６号公報、同４−１９９７４５号公報、特公平３−
３５２４９号公報などに記載されている。
【００２１】これらの公報に記載された強誘電体薄膜の
なかには、（００１）配向と（１００）配向とが混在し
たものもあるが、第二の態様のようにＳｉ（１００）基
板上にこのような配向膜を形成し得たものはなく、すべ
てＭｇＯ（１００）基板を用いている。ＭｇＯ（１０
０）基板を用いると比較的簡単に上記配向が達成できる
が、ＭｇＯはＳｉよりも熱膨張係数が大きいため、形成
後に室温まで冷却される際に強誘電体薄膜に大きな応力
が生じ、これによりリークが著しく多くなってしまう。
なお、ＭｇＯ（１００）基板を用いた場合に比較的簡単
に上記配向が達成できるのは、基板が大きく収縮するた
めに、強誘電体薄膜の結晶格子が基板面に垂直な方向に
伸びやすく、このため、見掛け上、基板面に垂直にｃ軸
が配向しているように観察されるからだと考えられる。
実際、ＭｇＯ基板上に厚さ３００nm程度の強誘電体薄膜
を形成してその特性を測定すると、Ｘ線回折などから推
定される配向度に比べ、著しく低い特性しか得られず、
特にリークが著しく多い。これは、ＭｇＯ基板の収縮に
より、強誘電体薄膜中に大量の残留応力が蓄積されるこ
とが原因と推定される。
【００２２】上記公報のうち特開平４−１９９７４５号
公報では、第２図のＸ線回折図に示されるように、Ｌａ
添加チタン酸鉛薄膜をＳｉ（１００）基板上に形成して
いる。しかし、第２図から明らかなように、この薄膜で
は（１００）、（１１０）、（１１１）の各面によるピ
ークしか認められず、（００１）配向とはなっていな
い。従来、Ｓｉ（１００）基板上に（００１）配向のＬ
ａ添加チタン酸鉛薄膜を形成できたものはなかったが、
このことは同公報の記載からも明らかである。
【００２３】Ｐｂ系の誘電体材料を薄膜化する場合、Ｐ
ｂの蒸気圧が他の元素と比較して高いので組成ずれを起
こしやすく、Ｐｂ量の制御が難しい。これまでＰｂ系の
強誘電体材料では、組成ずれがなく、より単結晶に近い
薄膜は半導体基板上で得られていない。本発明では、こ
のＰｂの特性を逆に利用し、多元蒸着法の最適条件を見
いだした。この条件では、Ｐｂが過不足なく、自己整合
的にペロブスカイト結晶に取り込まれ、目的とする強誘
電体結晶が得られる。したがって、本発明の製造方法に
よれば、結晶性の高いＰｂ系強誘電体薄膜が得られ、こ
のため、優れた強誘電特性が実現する。さらに、Ｓｉ基
板上においてもエピタキシャル成長が可能となり、電子
デバイス応用上極めて効果的である。またＰｂＴｉＯ3
を組成の基本としているため誘電率が比較的低くなるの
で、ＦＥＴのゲートに強誘電体を用いた構造のメモリ応
用に適する。とくにＭＦＩＳ構造、ＭＦＭＩＳ構造を応
用したメモリ用として最適な薄膜が得られる。
【００２４】
【発明の実施の形態】本発明の膜構造体は、基板と、こ
の基板上に形成された強誘電体薄膜とを少なくとも有す
る。基板と強誘電体薄膜との間には、中間薄膜または絶
縁性下地薄膜が設けられることが好ましく、基板、中間
薄膜、絶縁性下地薄膜、強誘電体薄膜の順で積層されて
いることがより好ましい。また、導電性下地薄膜を設け
る場合、導電性下地薄膜は強誘電体薄膜と接して設けら
れる。この場合、基板と導電性下地薄膜との間には、中
間薄膜または絶縁性下地薄膜が設けられることが好まし
く、基板、中間薄膜、絶縁性下地薄膜、導電性下地薄
膜、強誘電体薄膜の順で積層されていることがより好ま
しい。以下、各薄膜および基板ならびに製造方法につい
て詳細に説明する。
【００２５】＜強誘電体薄膜＞本発明の膜構造体が有す
る強誘電体薄膜の組成は、ＰｂＴｉＯ3 系組成に所定の
希土類元素Ｒ1 またはＲ2 を添加したものである。以
下、Ｒ1 およびＲ2 をＲn と総称する。
【００２６】Ｒn は、ＰｂＴｉＯ3 材で構成される基本
ペロブスカイトのＡサイトに位置するＰｂと置換し、結
晶を変形させる。ＰｂＴｉＯ3 は、ａ軸：３．９０４A
、ｃ軸：４．１５２A の正方晶型のペロブスカイト構
造であり、ｃ軸方向に分極軸を持つ。この結晶変形は、
ａ軸とｃ軸との比を減少させるので、わずかに自発分極
を減少させるが、問題となっている分極反転に必要とさ
れる電圧（Ｅｃ）を低下させることができる。一方、Ｒ
n 以外の希土類元素、例えば、Ｃｅでは、ＰｂＴｉＯ3
のＢサイトに位置する元素と置換するので、結晶の変形
が効果的に行えず、自発分極が極端に低下するためデバ
イス応用に好ましくない。
【００２７】強誘電体薄膜中の元素の比率は、 （Ｐｂ＋Ｒn ）／Ｔｉ＝０．８〜１．３、 Ｐｂ／（Ｐｂ＋Ｒn ）＝０．５〜０．９９ であり、好ましくは （Ｐｂ＋Ｒn ）／Ｔｉ＝０．９〜１．２、 Ｐｂ／（Ｐｂ＋Ｒn ）＝０．７〜０．９７ である。（Ｐｂ＋Ｒn ）／Ｔｉが小さすぎると結晶性の
改善効果が望めなくなり、（Ｐｂ＋Ｒn ）／Ｔｉが大き
すぎると均質な薄膜の形成が困難になってしまう。ま
た、（Ｐｂ＋Ｒn ）／Ｔｉを上記範囲とすることによ
り、良好な誘電特性が得られる。Ｐｂ／（Ｐｂ＋Ｒn ）
が小さすぎると、自発分極が小さくなってしまうと同時
に誘電率も１０００以上と大きくなってしまう。一方、
Ｐｂ／（Ｐｂ＋Ｒn ）が大きすぎると、希土類元素の添
加効果、すなわちＥｃの低下効果が不十分となる。Ｐｂ
／（Ｐｂ＋Ｒn ）を上記範囲とすることは、強誘電体薄
膜の形成条件を後述するように制御することによって容
易に実現できる。Ｐｂ、ＴｉおよびＲn の含有率は、蛍
光Ｘ線分析法により求めることができる。
【００２８】チタン酸鉛は、一般にＰｂ：Ｔｉ：Ｏ＝
１：１：３であるが、本発明では添加するＲn の種類お
よび量によって酸素の比率は異なり、通常、２．７〜
３．３程度である。
【００２９】強誘電体薄膜は、ペロブスカイト結晶構造
を有し、少なくとも（００１）配向を有することが好ま
しい。（００１）配向では、＜００１＞軸が強誘電体薄
膜の面内方向に垂直であり、ペロブスカイト系の結晶構
造を持つＰｂＴｉＯ3 系材料の強誘電性は＜００１＞軸
で得られるので、（００１）面が膜面内に平行である
（００１）単一配向膜であることがより好ましく、本明
細書において定義するエピタキシャル膜であることがさ
らに好ましい。ただし、本発明では、（１００）面が膜
面内に平行である（１００）配向が混在してもよい。
（１００）配向結晶は９０°ドメインを形成することが
あり、この場合、自発分極をわずかに減少させるが、大
きな障害にはならない。また、９０°ドメインを形成し
た場合、薄膜内の応力を減少させるので、強誘電体特性
の向上に効果的であることもある。Ｘ線回折におけるピ
ーク強度比は、通常、（１００）／（００１）が３以下
であることが好ましい。なお、（１００）配向が混在し
ている場合でも、本明細書において定義するエピタキシ
ャル膜であることが好ましい。
【００３０】Ｓｉ（１００）基板を用いる場合の強誘電
体薄膜とＳｉ基板との好ましい結晶軸方位関係は、以下
の通りである。なお、Ｓｉは立方晶である。ペロブスカ
イト構造の強誘電体薄膜が（００１）単一配向である場
合、ペロブスカイト［１００］//Ｓｉ［０１０］であ
る。また、強誘電体薄膜が（００１）配向と（１００）
配向とが混在したものである場合、ペロブスカイト（０
０１）配向結晶についてはペロブスカイト［１００］//
Ｓｉ［０１０］であり、ペロブスカイト（１００）配向
結晶についてはペロブスカイト［００１］//Ｓｉ［０１
０］である。すなわち、強誘電体薄膜とＳｉ基板とは、
面内に存在する軸同士も平行であることが好ましい。
【００３１】なお、本明細書における単一配向膜とは、
基板表面と平行に目的とする結晶面がそろっている結晶
化膜のことを意味する。具体的には、例えば、（００
１）単一配向膜、すなわちｃ面単一配向膜は、膜の２θ
−θＸ線回折（ＸＲＤ）で（００Ｌ）面以外の反射強度
が、（００Ｌ）面反射の最大ピーク強度の１０％以下、
好ましくは５％以下のものである。なお、本明細書にお
いて（００Ｌ）は、（００１）や（００２）などの等価
な面を総称する表示であり、（Ｌ００）などについても
同様である。
【００３２】また、本明細書においてエピタキシャル膜
とは、膜面内をＸ−Ｙ面とし、膜厚方向をＺ軸としたと
き、結晶がＸ軸、Ｙ軸およびＺ軸方向にともにそろって
配向しているものである。具体的には、第一に、Ｘ線回
折による測定を行ったとき、目的とする面以外のものの
反射のピーク強度が目的とする面の最大ピーク強度の１
０％以下、好ましくは５％以下である必要がある。例え
ば、（００１）エピタキシャル膜、すなわちｃ面エピタ
キシャル膜では、膜の２θ−θＸ線回折で（００Ｌ）面
以外のピーク強度が、（００Ｌ）面の最大ピーク強度の
１０％以下、好ましくは５％以下である。第二に、ＲＨ
ＥＥＤ評価でスポットまたはストリークパターンを示す
必要がある。これらの条件を満足すれば、エピタキシャ
ル膜といえる。なお、ＲＨＥＥＤとは、反射高速電子線
回折（Reflction High Energy Electron Diffraction）
であり、ＲＨＥＥＤ評価は、膜面内における結晶軸の配
向の指標である。
【００３３】強誘電体薄膜中のＴｉの一部は、Ｚｒ、Ｎ
ｂ、Ｔａ、ＨｆおよびＣｅの少なくとも１種で置換され
ていてもよいが、これらの元素によるＴｉの置換率は６
０原子％以下であることが好ましい。置換率が高すぎる
と、強誘電体とならずに反強誘電性を示すことがある。
なお、Ｔｉが置換されている場合、上記した（Ｐｂ＋Ｒ
n ）／Ｔｉを算出するときには、これらの置換元素をＴ
ｉに換算して考える。
【００３４】＜基板＞本発明で用いる基板の材料は特に
限定されないが、好ましくは単結晶を用いる。具体的に
は、例えば、マグネシア、チタン酸ストロンチウム、サ
ファイア、ジルコニア、安定化ジルコニア、ニオブ酸リ
チウム、タンタル酸リチウム等の絶縁体や、ガリウム砒
素、シリコン等の半導体などのいずれを用いてもよい
が、好ましくはＳｉ単結晶を用いる。特に、Ｓｉ単結晶
の（１００）面が基板表面となるように用いた場合、特
性の優れた強誘電体薄膜を形成できる。また、Ｓｉは半
導体素子に汎用されているため、本発明の膜構造体を他
の素子と複合化する場合にも好適であり、他の素子と組
み合わせて使用する場合でも熱膨張率係数が一致するの
で好ましい。例えばＭｇＯ基板の熱膨張係数はＳｉと一
桁異なるので、このような用途に不適当である。また、
Ｓｉは比較的安価である。
【００３５】＜絶縁性下地薄膜＞基板と強誘電体薄膜と
の間には、絶縁性下地薄膜を設けることが好ましい。後
述する導電性下地薄膜を設けない場合には、通常、絶縁
性下地薄膜は強誘電体薄膜と接して存在する。
【００３６】絶縁性下地薄膜は、ペロブスカイト結晶構
造を有する。ペロブスカイト型構造は、化学式ＡＢＯ3
で表される。ここで、ＡおよびＢは各々陽イオンを表
す。本発明では、ＡとしてＣａ、Ｂａ、Ｓｒ、Ｐｂ、
Ｋ、Ｎａ、Ｌｉ、ＬａおよびＣｄから選ばれた１種以
上、特にＢａまたはＳｒが好ましく、ＢとしてＴｉ、Ｚ
ｒ、ＴａおよびＮｂから選ばれた１種以上、特にＴｉが
好ましい。すなわち、本発明では、絶縁性下地薄膜はチ
タン酸バリウムまたはチタン酸ストロンチウム、特にチ
タン酸バリウムを主成分として形成されることが好まし
い。
【００３７】こうしたペロブスカイト型化合物における
原子比Ａ／Ｂは、好ましくは０．８〜１．３、より好ま
しくは０．９〜１．２である。Ａ／Ｂが０．８未満では
結晶性の改善効果が望めなくなり、またＡ／Ｂが１．３
を超えると均質な薄膜の形成が困難になってしまう。Ａ
／Ｂの組成比は、蛍光Ｘ線分析法から求めることができ
る。ＡＢＯ3 におけるＯの組成は、３に限定されるもの
ではない。ペロブスカイト材料によっては、酸素欠陥ま
たは酸素過剰で安定したペロブスカイト構造を組むもの
もあるので、ＡＢＯX において、ｘの値は２．７〜３．
３であることが好ましい。
【００３８】絶縁性下地薄膜は、正方晶であるときは
（００１）単一配向、すなわち基板表面と平行にｃ面が
単一に配向したものであることが好ましく、立方晶であ
るときは（１００）単一配向、すなわち基板表面と平行
にａ面が単一に配向したものであることが好ましく、い
ずれの場合でもエピタキシャル膜であることがより好ま
しい。また、絶縁性下地薄膜とＳｉ（１００）基板との
結晶方位関係は、正方晶［１００］//Ｓｉ［０１０］ま
たは立方晶［０１０］//Ｓｉ［０１０］であることが好
ましい。すなわち、薄膜と基板とは、面内において軸同
士が平行であることが好ましい。このような積層構造
は、さらにこの構造上に形成される導電性下地薄膜や強
誘電体薄膜の結晶性を向上させて、これらを単一配向膜
やエピタキシャル膜として形成するのに効果的である。
絶縁性下地薄膜は強誘電体薄膜との格子整合性が良好で
あるため、結晶性の高い強誘電体薄膜が得られる。
【００３９】絶縁性下地薄膜は、ＭＦＩＳ構造やＭＦＭ
ＩＳ構造における絶縁体としても機能する。
【００４０】＜導電性下地薄膜＞基板と強誘電体薄膜と
の間に、強誘電体薄膜に密着して設けられる導電性下地
薄膜は、強誘電体薄膜用の電極および強誘電体薄膜のメ
モリ応用に必要なＭＦＭＩＳ構造を構成するための下部
電極として機能する。
【００４１】導電性下地薄膜は金属から構成されること
が好ましいが、Ｉｎを含む酸化物や導電性ペロブスカイ
ト酸化物であってもよく、金属膜と酸化物膜とを積層し
た構成としてもよい。金属としては、Ｐｔ、Ｉｒ、Ｏ
ｓ、Ｒｅ、Ｐｄ、ＲｈおよびＲｕの少なくとも１種を含
有する金属単体や合金が好ましい。Ｉｎを含む酸化物ま
たは導電性ペロブスカイト酸化物としては、例えば、Ｉ
ｎ2 Ｏ3 、Ｉｎ2 Ｏ3 （Ｓｎドープ）、（Ｒ，Ｓｒ）Ｃ
ｏＯ3 、（Ｒ，Ｓｒ，Ｃａ）ＲｕＯ3 、（Ｒ，Ｓｒ）Ｒ
ｕＯ3 、ＳｒＲｕＯ3 、（Ｒ，Ｓｒ）ＭｎＯ3 、または
これらの関連化合物が好ましい。なお、前記化合物にお
いて、ＲはＳｃおよびＹを含む希土類元素である。
【００４２】導電性下地薄膜は絶縁性下地薄膜と同様
に、正方晶であるときは（００１）単一配向、立方晶で
あるときは（１００）単一配向であることが好ましく、
いずれの場合でもエピタキシャル膜であることがより好
ましい。また、導電性下地薄膜とＳｉ（１００）基板と
の結晶方位関係は、正方晶［１００］//Ｓｉ［０１０］
または立方晶［０１０］//Ｓｉ［０１０］であることが
好ましい。すなわち、薄膜と基板とは、面内において軸
同士が平行であることが好ましい。このような積層構造
は、さらにこの構造上に形成される強誘電体薄膜の結晶
性を向上させて、単一配向膜やエピタキシャル膜として
形成するのに効果的である。導電性下地薄膜は強誘電体
薄膜との格子整合性が良好であるため、結晶性の高い強
誘電体薄膜が得られる。
【００４３】導電性下地薄膜は、バルクでの比抵抗が１
０-5〜１０-2Ωcmであることが好ましい。また、薄膜と
しての比抵抗は１０-5〜１０-2Ωcmであることが好まし
い。また、導電性下地薄膜は、超電導材料から構成され
ていてもよい。
【００４４】＜中間薄膜＞基板と強誘電体薄膜との間に
は、中間薄膜が設けられることが好ましい。絶縁性下地
薄膜を設ける場合には、絶縁性下地薄膜は、中間薄膜と
強誘電体薄膜との間に位置することになる。中間薄膜
は、酸化ジルコニウム系薄膜から構成されるか、これと
希土類酸化物系薄膜とから構成される。なお、希土類酸
化物系薄膜は、酸化ジルコニウム系薄膜と強誘電体薄膜
との間に設けられる。中間薄膜は、ＭＦＭＩＳ構造やＭ
ＦＩＳ構造における絶縁体として機能する。
【００４５】酸化ジルコニウム系薄膜 酸化ジルコニウム系薄膜は、酸化ジルコニウムを主成分
とするか、希土類元素（ＳｃおよびＹを含む）により安
定化された酸化ジルコニウム（安定化ジルコニア）を主
成分とする。この薄膜を設けることにより、その上に設
けられる下地薄膜や強誘電体薄膜の剥離を防止できる。
また、この薄膜は、チタン酸バリウム等からなる下地薄
膜との格子整合性がよいため、結果として結晶性の高い
強誘電体薄膜が得られる。
【００４６】酸化ジルコニウムおよび安定化ジルコニア
は、Ｚｒ1-x Ｒx Ｏ2-δ（ＲはＳｃおよびＹを含む希土
類元素であり、ｘ＝０〜０．７５、δ＝０〜０．５であ
る）で表わされる組成のものが好ましい。ｘおよびδに
ついては、後述する。Ｒとしては、Ｐｒ、Ｃｅ、Ｎｄ、
Ｇｄ、Ｔｂ、Ｄｙ、ＨｏおよびＥｒから選択される少な
くとも１種であることが好ましい。
【００４７】酸化ジルコニウム系薄膜は、単一の結晶配
向を有していることが望ましい。これは、複数の結晶面
を有する薄膜においては粒界が存在するため、その上の
下地薄膜や強誘電体薄膜のエピタキシャル成長が不可能
になるためである。具体的には、正方晶または単斜晶で
あるときは（００１）単一配向、立方晶であるときは
（１００）単一配向であることが好ましく、いずれの場
合でもエピタキシャル膜であることがより好ましい。こ
のような良好な結晶性の酸化ジルコニウム系薄膜が形成
できれば、粒界による物理量の攪乱等がなくなり、酸化
ジルコニウム系薄膜上に良質の絶縁性下地薄膜、導電性
下地薄膜および強誘電体薄膜が得られる。
【００４８】Ｓｉ（１００）基板表面に、中間薄膜（Ｚ
ｒ1-x Ｒx Ｏ2-δ）および絶縁性下地薄膜（ＢａＴｉＯ
3 ）が順次積層されているとき、これらの結晶方位関係
は、ＢａＴｉＯ3 （００１）//Ｚｒ1-x Ｒx Ｏ2-δ（０
０１）//Ｓｉ（１００）、かつＢａＴｉＯ3 ［１００］
//Ｚｒ1-x Ｒx Ｏ2-δ［１００］//Ｓｉ［０１０］であ
ることが好ましい。これは、中間薄膜および絶縁性下地
薄膜がいずれも正方晶である場合であるが、これらの薄
膜が立方晶である場合でも、面内において軸同士が平行
であることが好ましいという点では同様である。
【００４９】YBCOなどの従来例からの類推では、（００
１）配向のＢａＴｉＯ3 エピタキシャル膜を得ようとす
ると、その結晶方位関係は、ＢａＴｉＯ3 （００１）//
Ｚｒ1-x Ｒx Ｏ2-δ（００１）//Ｓｉ（１００）、かつ
ＢａＴｉＯ3 ［１１０］//Ｚｒ1-x Ｒx Ｏ2-δ［１０
０］//Ｓｉ［０１０］となり、ＢａＴｉＯ3 の単位格子
は、Ｚｒ1-x Ｒx Ｏ2-δの格子に対してｃ面内で４５°
回転して格子の整合がとれてエピタキシャル成長すると
推定される。しかし、本発明者らの実験によると、その
ような結晶方位関係は構成困難であり、ＢａＴｉＯ3
（００１）//Ｚｒ1- x Ｒx Ｏ2-δ（００１）//Ｓｉ（１
００）、かつＢａＴｉＯ3 ［１００］//Ｚｒ1-x Ｒx Ｏ
2-δ［１００］//Ｓｉ［０１０］の関係で構成可能であ
ることを見いだした。
【００５０】すなわち、ａ軸の格子定数は、Ｚｒ1-x Ｒ
x Ｏ2-δ膜では０．５２であり、ＢａＴｉＯ3 膜では
０．４０であるが、４５°面内で回転して格子整合する
ＢａＴｉＯ3 ［１１０］//Ｚｒ1-x Ｒx Ｏ2-δ［１０
０］//Ｓｉ［０１０］の関係ではミスフィットが８．４
％になる。ところが、本発明による格子整合関係ＢａＴ
ｉＯ3 ［１００］//Ｚｒ1-x Ｒx Ｏ2-δ［１００］//Ｓ
ｉ［０１０］では、ＢａＴｉＯ3 結晶のａ面とＺｒ1-x
Ｒx Ｏ2-δ結晶のａ面とは、回転せずにそのまま整合
し、この際、Ｚｒ1-x Ｒx Ｏ2-δ３格子（０．５２×３
＝１．５６［nm］）に対し、ＢａＴｉＯ3 ４格子（０．
４×４＝１．６０［nm］）が整合する。このとき、ミス
フィットは２．６％とよくマッチングする。したがっ
て、本発明では、ＢａＴｉＯ3 ［１００］//Ｚｒ1-x Ｒ
x Ｏ2-δ［１００］//Ｓｉ［０１０］の関係を利用する
ことにより、（００１）配向のエピタキシャルＢａＴｉ
Ｏ3 膜を得ることができる。
【００５１】ＺｒＯ2 は高温から室温にかけて立方晶→
正方晶→単斜晶と相転移を生じる。立方晶を安定化する
ために希土類元素を添加したものが、安定化ジルコニア
である。Ｚｒ1-x Ｒx Ｏ2-δ膜の結晶性はｘの範囲に依
存する。Jpn . J. Appl. Phys. 27 (8)L1404-L1405 (1
988)に報告されているように、ｘが０．２未満である組
成域では正方晶または単斜晶の結晶になる。これまで、
ｘが２以上の立方晶領域では単一配向のエピタキシャル
膜が得られている。ただし、ｘが０．７５を超える領域
では、立方晶ではあるが、例えば（１００）単一配向は
得られず、（１１１）配向の結晶が混入する。一方、正
方晶または単斜晶となる領域では、J. Appl. Phys. 58
(6) 2407-2409 (1985)にも述べられているように、得よ
うとするもの以外の配向面が混入し、単一配向のエピタ
キシャル膜は得られていない。
【００５２】したがって、結晶配向の点からは、Ｚｒ
1-x Ｒx Ｏ2-δにおいてｘは０．２〜０．７５であるこ
とが好ましい。ｘのより好ましい範囲は０．２〜０．５
０である。酸化ジルコニウム系薄膜がエピタキシャル膜
であれば、その上に形成される絶縁性下地薄膜や強誘電
体薄膜をエピタキシャル成長させやすい。
【００５３】安定化ジルコニアが含む希土類元素は、Ｓ
ｉ基板の格子定数および酸化ジルコニウム系薄膜上に設
けられる薄膜の格子定数と、酸化ジルコニウム系薄膜の
格子定数とを好ましくマッチングさせるために、その種
類および添加量が選択される。例えば、上記した格子定
数０．５２nmのＺｒ1-x Ｒx Ｏ2-δは、ＲがＹであり、
ｘが０．３のものである。Ｒの種類を固定したままｘを
変更すれば格子定数を変えることができるが、ｘだけの
変更ではマッチングの調整可能領域が狭い。ここで、例
えばＹに替えてＰｒを用いると、格子定数を大きくする
ことが可能であり、絶縁性下地薄膜のＢａＴｉＯ3 結晶
とのマッチングを最適化することができる。
【００５４】なお、酸素欠陥を含まない酸化ジルコニウ
ムは、化学式ＺｒＯ2 で表わされるが、希土類元素を添
加した酸化ジルコニウムは、添加した希土類元素の種
類、量および価数により酸素の量が変化し、Ｚｒ1-x Ｒ
x Ｏ2-δにおけるδは、通常、上記した範囲となる。
【００５５】Ｚｒ1-x Ｒx Ｏ2-δにおいてｘが０．２未
満である領域、特に、酸素を除く構成元素中におけるＺ
ｒの比率が９３mol%を超える高純度の組成域では、上述
したように結晶性が良好とはならず、また、良好な表面
性も得られていなかった。しかし、本発明者らが検討を
重ねた結果、後述する製造方法を適用することにより、
上記した単一配向、さらにはエピタキシャル成長が可能
となり、表面性も良好な値が得られることがわかった。
高純度のＺｒＯ2 膜には、以下に述べるようなメリット
がある。
【００５６】酸素を除く構成元素中におけるＺｒの比率
が高いほど、すなわちＺｒＯ2 の純度が高いほど絶縁抵
抗も高くなり、リーク電流も小さくなることから、絶縁
特性を必要とする場合には好ましい。また、金属−絶縁
体−半導体構造（ＭＩＳ構造）においてＺｒＯ2 を絶縁
体として用いた場合、ＹＳＺ（Ｙ安定化ジルコニア）を
絶縁体として用いた場合にみられるＣ−Ｖ特性のヒステ
リシスがなくなるので、ＭＩＳ素子として界面特性が優
れる。この理由としては、Ｓｉ基板と酸化ジルコニウム
系薄膜との間で熱膨張係数の違いにより発生する応力が
ＺｒＯ2 の相転移により緩和されることと、ＺｒＯ2 の
酸素欠陥が少ないこととが考えられる。ＹＳＺは相転移
がないため応力が緩和されず、また、希土類元素を添加
しているために酸素欠陥が多い。また、ＭＦＭＩＳ構造
やＭＦＩＳ構造においても、絶縁体としてＺｒＯ2 を用
いた場合、ＩＳ部分のＣ−Ｖヒステリシスがなくなるの
で、強誘電体の分極反転によるＣ−Ｖヒステリシスが効
果的に得られ、好ましい。
【００５７】したがって、良好な結晶性および表面性が
得られる場合には、酸化ジルコニウム系薄膜中の酸素を
除く構成元素中におけるＺｒの比率は、好ましくは９３
mol%超、より好ましくは９５mol%以上、さらに好ましく
は９８mol%以上、最も好ましくは９９．５mol%以上であ
る。酸素およびＺｒを除く構成元素は、通常、希土類元
素やＰなどである。なお、Ｚｒの比率の上限は、現在の
ところ９９．９９mol%程度である。また、現在の高純度
化技術ではＺｒＯ2 とＨｆＯ2 との分離は難しいので、
ＺｒＯ2 の純度は、通常、Ｚｒ＋Ｈｆでの純度を指して
いる。したがって、本明細書におけるＺｒＯ2 の純度
は、ＨｆとＺｒとを同元素とみなして算出された値であ
るが、ＨｆＯ2 は本発明における酸化ジルコニウム系薄
膜においてＺｒＯ2 と全く同様に機能するため、問題は
ない。
【００５８】なお、中間薄膜を形成する場合、中間薄膜
中の酸素がＳｉ単結晶基板の基板表面付近に拡散し、基
板表面付近が浅く（例えば５nm程度以下）酸化されてＳ
ｉＯ2 などの酸化層が形成されることがある。また、成
膜の方法によっては、中間薄膜形成時にＳｉ基板表面に
Ｓｉ酸化物層が残留する場合がある。
【００５９】希土類酸化物系薄膜 上記したように、中間薄膜として上記した安定化ジルコ
ニアを用いたとき、Ｃ−Ｖ特性にヒステリシスがみら
れ、この点においてＺｒＯ2 高純度膜に劣る。この場
合、酸化ジルコニウム系薄膜上に希土類酸化物系薄膜を
積層することにより、Ｃ−Ｖ特性のヒステリシスをなく
すことができる。また、希土類酸化物系薄膜を積層する
ことにより、強誘電体薄膜との間での格子整合のマッチ
ングがより良好となる。
【００６０】なお、希土類酸化物系薄膜を酸化ジルコニ
ウム系薄膜の上に形成するのは、希土類酸化物系薄膜だ
けでは（００１）単一配向や（１００）単一配向の膜が
形成できず、立方晶の（１１１）配向の膜となってしま
うからである。
【００６１】希土類酸化物系薄膜は、Ｙ、Ｌａ、Ｃｅ、
Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅ
ｒ、Ｔｍ、ＹｂおよびＬｕの少なくとも１種、特に、Ｃ
ｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｔｂ、Ｄｙ、ＨｏおよびＥｒの
少なくとも１種を含有する希土類酸化物から実質的に構
成されていることが好ましい。なお、２種以上の希土類
元素を用いるとき、その比率は任意である。
【００６２】希土類酸化物系薄膜が積層されている場
合、酸化ジルコニウム系薄膜は、元素分布が均一な膜で
あってもよく、膜厚方向に組成が変化する傾斜構造膜で
あってもよい。傾斜構造膜とする場合、基板側から希土
類酸化物系薄膜側にかけて、酸化ジルコニウム系薄膜中
の希土類元素含有率を徐々または段階的に増大させると
共に、Ｚｒ含有率を徐々または段階的に減少させる。こ
のような傾斜構造膜とすることにより、酸化ジルコニウ
ム系薄膜と希土類酸化物系薄膜との間の格子のミスフィ
ットが小さくなるか、あるいは存在しなくなり、希土類
酸化物系薄膜を高結晶性のエピタキシャル膜とすること
が容易となる。
【００６３】なお、希土類酸化物系薄膜に添加する希土
類元素は、酸化ジルコニウム系薄膜に添加する希土類元
素と同一のものを用いることが好ましい。
【００６４】酸化ジルコニウム系薄膜および希土類酸化
物系薄膜には、特性改善のために添加物を導入してもよ
い。例えば、これらの薄膜にＣａやＭｇなどのアルカリ
土類元素をドーピングすると、膜のピンホールが減少
し、リークを抑制することができる。また、Ａｌおよび
Ｓｉは、膜の抵抗率を向上させる効果がある。さらに、
Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉなどの遷移金属元素は、膜中に
おいて不純物による準位（トラップ準位）を形成するこ
とができ、この準位を利用することにより導電性の制御
が可能になる。
【００６５】＜各薄膜の結晶性、表面性および厚さ＞下
地薄膜や中間薄膜は、その上に形成される薄膜の結晶性
を向上させるために、結晶性が良好でかつ表面が平坦で
あることが好ましい。
【００６６】薄膜の結晶性は、ＸＲＤ（Ｘ線回折）にお
ける反射ピークのロッキングカーブの半値幅や、ＲＨＥ
ＥＤによる像のパターンで調べることができる。また、
表面性は、ＲＨＥＥＤ像のストリーク性、およびＡＦＭ
で測定した表面粗さ（十点平均粗さ）で調べることがで
きる。
【００６７】絶縁性下地薄膜、導電性下地薄膜および中
間薄膜の結晶性は、Ｘ線回折による（００２）面の反射
のロッキングカーブの半値幅が１．５０°以下となるも
のであることが好ましい。また、絶縁性下地薄膜および
中間薄膜について、ＡＦＭにより表面粗さＲｚ（十点平
均粗さ、基準長さ５００nm）を測定したとき、２nm以下
であることが好ましく、０．６０nm以下であることがよ
り好ましい。また、導電性下地薄膜の上記Ｒｚは、１０
nm以下であることが好ましい。なお、このような表面粗
さは、各薄膜の表面の好ましくは８０％以上、より好ま
しくは９０％以上、さらに好ましくは９５％以上の領域
で実現していることが望ましい。上記表面粗さは、面積
１０cm2 の基板全面にわたって各薄膜を形成したとき
に、平均に分布した任意の１０ケ所以上を測定しての値
である。
【００６８】ロッキングカーブの半値幅およびＲｚの下
限値は特になく、小さいほど好ましいが、現在のとこ
ろ、ロッキングカーブの半値幅の下限値は０．４°程
度、基準長さ５００nmでの十点平均粗さＲｚの下限値は
０．１０nm程度である。
【００６９】また、ＲＨＥＥＤ像がストリークであっ
て、しかもシャープである場合、各薄膜の結晶性および
表面平坦性が優れていることになる。
【００７０】絶縁性下地薄膜の厚さは用途により異な
り、一般に好ましくは５〜５００nm、より好ましくは５
０〜１５０nmであるが、結晶性および表面性が損なわれ
ない程度に薄いことが好ましい。また、絶縁性下地薄膜
を絶縁層として用いる場合の厚さは、５０〜５００nm程
度であることが好ましい。
【００７１】導電性下地薄膜の厚さも用途により異な
り、一般に好ましくは５〜５００nm、より好ましくは５
０〜１５０nm程度であるが、結晶性および表面性が損な
われない程度に薄いことが好ましい。導電性下地薄膜を
電極層として機能させる場合には、厚さを５０〜５００
nm程度とすることが好ましい。
【００７２】中間薄膜の厚さも用途により異なり、一般
に好ましくは５〜５００nm、より好ましくは１０〜５０
nmであるが、結晶性、表面性を損なわない程度に薄いこ
とが好ましい。また、中間薄膜を絶縁層として用いる場
合の厚さは、５０〜５００nm程度であることが好まし
い。なお、中間薄膜を上記した２層構成とする場合、各
薄膜の厚さは０．５nm以上であることが好ましく、かつ
中間薄膜全体の厚さは上記範囲とすることが好ましい。
【００７３】強誘電体薄膜表面を上記と同様にＡＦＭに
より測定したとき、基準長さ５００nmでのＲｚは、好ま
しくは１０nm以下、より好ましくは５nm以下である。Ｒ
ｚの下限値は特になく、小さいほど好ましい。強誘電体
薄膜によりメモリを構成したとき、メモリの容量はビッ
トの数に比例するので、大容量メモリとするためには単
位面積当たりのビット数を増やす必要がある。強誘電体
薄膜の表面性が良好であると、ビット面積を小さくして
も記録が可能になるので、表面性向上は単位面積当たり
のビット数を増やす点で効果的である。現在のところ上
記Ｒｚの下限値は、１nm程度である。
【００７４】＜電子デバイス＞本発明の膜構造体は、半
導体プロセスにより加工して、キャパシタおよびＦＥＴ
のゲートとして構成され、不揮発性メモリや赤外線セン
サなどの電子デバイスとすることができる。また、光変
調器、光スイッチ、ＯＥＩＣなどにも適用することがで
きる。
【００７５】＜記録媒体＞本発明の膜構造体は、ＡＦＭ
やＳＴＭ（走査型トンネル顕微鏡）などのプローブによ
り情報を記録する記録媒体にも適用することができる。
ＡＦＭ等のプローブにより強誘電体に記録を行う方法
は、例えば特開昭６３−１９３３４９号公報に記載され
ている。記録に際しては、まず、ＡＦＭ等のプローブに
より強誘電体薄膜に電圧を印加し、プローブされた領域
だけ分極を反転させる。分極反転された領域が記録ビッ
トとなり、情報を担持することになる。情報の読み出し
には、強誘電体の圧電効果、焦電効果、電気光学効果、
分極反転時の電流検出などが利用される。具体的には、
例えば、高周波バイアス電圧を記録媒体とプローブとに
印加し、プローブにより走査する。このとき、強誘電体
薄膜の圧電効果により記録媒体表面が変形する。記録ビ
ット領域と未記録領域とでは分極方向が逆であるため圧
電効果が異なる。このため、記録媒体表面には記録ビッ
トの存在に応じた変形が現われ、この変形をプローブで
検知することにより、記録ビットを識別することができ
る。記録ビットを消去する場合は、記録時とは逆極性の
パルス電圧を印加して分極を反転すればよい。
【００７６】なお、このような記録再生方法が適用され
る本発明の膜構造体は、ＦＭＩＳ構造またはＦＩＳ構造
のものである。記録再生時には強誘電体薄膜に電界を印
加する必要があるため、ＦＩＳ構造のものを用いる場合
には、一般に、導電率の高い基板を用い、これを下部電
極として機能させる。
【００７７】また、強誘電体薄膜がＳｉ基板上に形成さ
れていれば、分極反転による電荷の捕獲、放出現象を利
用し、半導体であるＳｉ基板に捕獲された電荷により空
乏層を形成することができる。このような空乏層が形成
されると、容量が変化するため、記録ビットとすること
ができる。この場合の読み出しは、上記と同様にして高
周波バイアス電圧を記録媒体とプローブとに印加し、プ
ローブにより走査することにより行う。電荷捕獲がなさ
れている領域となされていない領域とでプローブと記録
媒体との間の容量が異なるため、この容量変化を検知す
ることにより記録ビットを識別できる。記録ビットの消
去は、上記と同様にして行うことができる。
【００７８】なお、この記録再生方法では、ＦＩＳ構造
の膜構造体を記録媒体として用い、半導体部を介して電
界を印加する。
【００７９】ＡＦＭやＳＴＭは、原子レベルの分解能を
有する。また、強誘電体は分極反転速度が１００ns以下
と高速であり、かつ記録ビットを１０nmφ以下の寸法で
形成することが可能であるため、例えば１００メガビッ
ト/cm 2 以上の高密度メモリの実現が期待される。本発
明では、表面性の極めて良好な強誘電体薄膜が得られる
ため、このような高密度メモリが実現可能である。
【００８０】＜強誘電体薄膜の製造方法＞次に、本発明
の強誘電体薄膜の製造方法について詳細に説明する。
【００８１】なお、本発明の製造方法を実施するにあた
っては、図１に示したような蒸着装置１を用いることが
望ましい。ここでは鉛系強誘電体薄膜としてＰｂＴｉＯ
3 にＧｄを添加した組成であるＰＧＴ薄膜を例に挙げて
説明するが、他の鉛系強誘電体材料からなる薄膜も同様
にして製造することができる。
【００８２】蒸着装置１は、真空ポンプＰが設けられた
真空槽１ａを有し、この真空槽１ａ内には、下部に基板
２を保持するホルダ３が配置されている。このホルダ３
は、回転軸４を介してモータ５に接続されており、この
モータ５によって回転され、基板２をその面内で回転さ
せることができるようになっている。上記ホルダ３は、
基板２を加熱するヒータ６を内蔵している。
【００８３】蒸着装置１は、酸化性ガス供給装置７を備
えており、この酸化性ガス供給装置７の酸化性ガス供給
口８は、上記ホルダ３の直ぐ下方に配置されている。こ
れによって、酸化性ガスは、基板２近傍でその分圧が高
くされるようになっている。ホルダ３のさらに下方に
は、ＰｂＯ蒸発部９、ＴｉＯx 蒸発部１０および希土類
元素蒸発部１１が配置されている。これら各蒸発部に
は、それぞれの蒸発源の他に、蒸発のためのエネルギー
を供給するためのエネルギー供給装置（電子線発生装
置、抵抗加熱装置等）が配置されている。
【００８４】鉛蒸発源として酸化物（ＰｂＯ）を用いる
理由は、高温の基板上ではＰｂの蒸気圧が高いため、蒸
発源にＰｂを用いると再蒸発して基板表面に付着しにく
いが、ＰｂＯを用いると付着率が高まるからであり、Ｔ
ｉＯx を用いる理由も、同様に付着率が高いからであ
る。ＴｉＯx の替わりにＴｉを用いた場合、ＴｉはＰｂ
Ｏよりも酸化されやすいため、ＰｂＯはＴｉに酸素を奪
われてＰｂとなり、これが再蒸発してしまうので好まし
くない。
【００８５】なお、ＴｉＯx におけるｘは、好ましくは
１≦ｘ＜１．９、より好ましくは１≦ｘ＜１．８、さら
に好ましくは１．５≦ｘ≦１．７５、特に好ましくは
１．６６≦ｘ≦１．７５である。このようなＴｉＯx は
熱エネルギーを加えると真空槽内で溶融し、安定した蒸
発速度が得られる。これに対しＴｉＯ2 は、熱エネルギ
ーを加えると真空槽内で酸素を放出しながらＴｉＯx へ
と変化してゆくため、真空槽内の圧力変動が大きくな
り、また、安定した蒸発速度が得られないため、組成制
御が不可能である。
【００８６】まず、上記ホルダに基板をセットする。基
板材料には、前述した各種のものを用いることができる
が、これらのうちではＳｉ単結晶基板が好ましい。特に
Ｓｉ単結晶の（１００）面を基板表面になるように用い
ることが好ましい。また、前記した中間薄膜、絶縁性下
地薄膜、導電性下地薄膜などを形成した単結晶板を基板
として用いることも好ましい。
【００８７】本発明の製造方法では、均質な強誘電体薄
膜を大面積基板、例えば１０cm2 以上の面積を持つ基板
上に形成することができる。これにより、強誘電体薄膜
を有する電子デバイスや記録媒体を、従来に比べて極め
て安価なものとすることができる。なお、基板の面積の
上限は特にないが、現状では４００cm2 程度である。現
状の半導体プロセスは２〜８インチのＳｉウエハー、特
に６インチタイプのウエハーを用いたものが主流である
が、本発明はこれに対応が可能である。また、ウエハー
全面ではなく、部分的にマスク等で選択して強誘電体薄
膜を形成することも可能である。
【００８８】次に、基板を真空中で加熱し、ＰｂＯ、Ｔ
ｉＯx およびＧｄと酸化性ガスとを基板表面に供給する
ことにより、強誘電体薄膜を形成していく。
【００８９】加熱温度は、５００〜７００℃、特に５５
０〜６５０℃とすることが好ましい。５００℃未満であ
ると、結晶性の高い強誘電体薄膜が得られにくい。７０
０℃を超えると、鉛蒸気と基板のＳｉ等とが反応し、結
晶性の鉛系強誘電体膜が得られにくい。また、Ｐｔ等の
導電性下地薄膜上に強誘電体薄膜を形成する場合にも、
Ｐｔとの反応が生じてしまう。
【００９０】上記酸化性ガスとしては、酸素、オゾン、
原子状酸素、ＮＯ2 、ラジカル酸素等を用いることがで
きるが、酸化性ガスの一部または大部分をラジカル化し
た酸素とすることが好ましい。
【００９１】ここでは、ＥＣＲ酸素源によるラジカル酸
素を用いる場合について説明する。
【００９２】真空ポンプで継続的に真空槽内を排気しな
がら、ＥＣＲ酸素源から大部分がラジカル化した酸素ガ
スを真空蒸着槽内に継続的に供給する。基板近傍におけ
る酸素分圧は、１０-3〜１０-1Torr程度であることが好
ましい。酸素分圧の上限を１０-1Torrとしたのは、真空
槽内にある蒸発源中の金属を劣化させることなく、かつ
その蒸発速度を一定に保つためである。真空蒸着槽に酸
素ガスを導入するに際しては、基板の表面にその近傍か
らガスを噴射し、基板近傍だけに高い酸素分圧の雰囲気
をつくるとよく、これにより少ないガス導入量で基板上
での反応をより促進させることができる。このとき真空
槽内は継続的に排気されているので、真空槽のほとんど
の部分は１０-4〜１０-6Torrの低い圧力になっている。
酸素ガスの供給量は、２〜５０cc／分、好ましくは５〜
２５cc／分である。酸素ガスの最適供給量は、真空槽の
容積、ポンプの排気速度その他の要因により決まるの
で、あらかじめ適当な供給量を求めておく。
【００９３】各蒸発源は、電子ビーム等で加熱して蒸発
させ、基板に供給する。成膜速度は、好ましくは０．０
５〜１．００nm/s、より好ましくは０．１００〜０．５
００nm/sである。成膜速度が遅すぎると成膜速度を一定
に保つことが難しくなり、膜が不均質になりやすい。一
方、成膜速度が速すぎると、形成される薄膜の結晶性が
悪く表面に凹凸が生じてしまう。
【００９４】ＴｉＯx およびＧｄは、供給したほぼ全量
が基板上に成長するＰＧＴ結晶に取り込まれるので、目
的とする組成比に対応した比率の蒸発速度で基板上に供
給すればよい。しかし、ＰｂＯは蒸気圧が高いので組成
ずれを起こしやすく、制御が難しい。これまで鉛系の強
誘電体材料では、組成ずれがなく、より単結晶に近い薄
膜は得られていない。本発明では、このＰｂＯの特性を
逆に利用し、ＰｂＯ蒸発源からの基板への供給量比を、
形成されるＰＧＴ膜結晶における比率に対し過剰とす
る。過剰供給の度合いは、蒸発源から供給されるＰｂと
Ｔｉとの原子比 Ｐｂ／Ｔｉ＝Ｅ(Pb/Ti) 、 と、形成された強誘電体薄膜の組成におけるＰｂとＴｉ
との原子比 Ｐｂ／Ｔｉ＝Ｆ(Pb/Ti) 、 との関係が、 Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝１．５〜３．５、 好ましくは Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝１．７〜２．５、 より好ましくは Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝１．９〜２．３ となるものである。過剰なＰｂＯあるいはペロブスカイ
ト構造に組み込まれないＰｂＯは基板表面で再蒸発し、
基板上にはペロブスカイト構造のＰＧＴ膜だけが成長す
ることになる。Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) が小さすぎる
と、膜中にＰｂを十分に供給することが困難となり、膜
中の（Ｐｂ＋Ｒn ）／Ｔｉの比率が低くなりすぎて結晶
性の高いペロブスカイト構造とならない。一方、Ｅ
(Pb/Ti) ／Ｆ(Pb/ Ti) が大きすぎると、膜中の（Ｐｂ＋
Ｒn ）／Ｔｉの比率が大きくなりすぎて、ペロブスカイ
ト相の他に他のＰｂリッチ相が出現し、ペロブスカイト
単相構造が得られなくなる。
【００９５】以上説明したように、ＰｂＯおよびＴｉＯ
x を蒸発源として用いて付着率を高め、ラジカル酸素に
より強力に酸化し、かつ基板温度を所定範囲に設定する
ことにより、Ｐｂの過不足のないほぼストイキオメトリ
のＰＧＴ結晶が基板上に自己整合的に成長する。この方
法は、ストイキオメトリの鉛系ペロブスカイト結晶薄膜
を製造する画期的な方法であり、結晶性の極めて高い強
誘電体薄膜が得られる。
【００９６】成膜面積が１０cm2 程度以上である場合、
例えば直径２インチの基板の表面に成膜するときには、
図１に示すように基板を回転させ、酸化性ガスを基板表
面の全域に万遍なく供給することにより、成膜領域全域
で酸化反応を促進させることができる。これにより、大
面積でしかも均質な膜の形成が可能となる。このとき、
基板の回転数は１０rpm 以上であることが望ましい。回
転数が低いと、基板面内で膜厚の分布が生じやすい。基
板の回転数の上限は特にないが、通常は真空装置の機構
上１２０rpm 程度となる。
【００９７】強誘電体薄膜形成後、必要に応じてアニー
ルを施すことが好ましい。アニールは、好ましくは５０
０〜８５０℃、より好ましくは６５０〜８００℃で、好
ましくは１秒間〜３０分間、より好ましくは５〜１５分
間行う。強誘電体薄膜をアニールすると、（１００）配
向が現われたり（１００）配向の割合が増大したりする
ことがあるが、強誘電体としての特性はアニールにより
一般に向上する。なお、ＭＦＭＩＳ構造やＭＦＩＳ構造
とする場合には、強誘電体薄膜上に電極層を設けるが、
このような場合、アニールは電極層の形成前に行っても
よく、形成後に行ってもよい。アニールは結晶化後に行
うので、アニールによる組成ずれの心配はない。
【００９８】以上、強誘電体薄膜の製造方法の詳細を説
明したが、この製造方法は、従来の真空蒸着法、スパッ
タリング法、レーザーアブレージョン法などとの比較に
おいて特に明確なように、不純物の介在の余地のない、
しかも制御しやすい操作条件下で実施しうるため、再現
性よく完全性が高い目的物を大面積で得るのに好適であ
る。
【００９９】さらに本方法においてＭＢＥ装置を用いて
も、全く同様にして目的とする薄膜を得ることができ
る。
【０１００】以上では、本発明の膜構造体が有する強誘
電体薄膜である希土類元素添加チタン酸鉛系の薄膜を製
造する方法について述べたが、この方法は、希土類元素
を添加しないＰＴ系材料や、ＰＺＴ系材料などにも適用
でき、これらの場合でも同様な効果が得られる。また、
Ｂｉ系酸化物薄膜にも適用できる。Ｂｉ系酸化物薄膜に
おいても、真空中でＢｉの蒸気圧が高いために、これま
で組成制御が不十分であったが、本発明法においてＰｂ
Ｏ蒸発源をＢｉ2 Ｏ3 蒸発源に替えることで同様に製造
できることを確認している。Ｂｉ系の場合も、Ｂｉが過
不足無く自己整合的に結晶に取り込まれ、ストイキオメ
トリの強誘電体薄膜結晶が得られる。
【０１０１】＜膜構造体の製造方法＞次に、本発明の膜
構造体の製造方法について説明する。
【０１０２】基板表面処理 Ｓｉ単結晶基板を用いる場合、中間薄膜の形成前に基板
に表面処理を施すことが好ましい。以下に、表面処理の
必要性について説明する。
【０１０３】結晶表面の数原子層における表面構造は、
バルク（３次元的な大きな結晶）の結晶構造を切断した
ときに考えられる仮想的な表面の原子配列構造とは一般
に異なる。これは、片側の結晶がなくなくなることによ
り表面に現れた原子の周囲の状況が変化し、これに対応
してエネルギーのより低い安定な状態になろうとするか
らである。その構造変化は、主として、原子位置の緩和
に留まる場合と、原子の組み換えが生じ、再配列構造を
形成する場合とがある。前者はほとんどの結晶表面で存
在する。後者は一般に表面に超格子構造を形成する。バ
ルクの表面構造の単位ベクトルの大きさをａ、ｂとする
とき、ｍａ、ｎｂの大きさの超格子構造が生じた場合、
これをｍ×ｎ構造とよぶ。
【０１０４】Ｓｉ基板上に酸化物薄膜をエピタキシャル
成長させるためには、Ｓｉ基板表面の構造が安定で、か
つＳｉ基板表面が、その結晶構造情報を、成長させる酸
化物薄膜へ伝える役割を果たさなければならない。バル
ク結晶構造を切断したときに考えられる原子配列構造は
１×１構造なので、酸化物薄膜をエピタキシャル成長さ
せるための基板の表面構造は、安定な１×１構造である
ことが必要である。
【０１０５】しかし、清浄化されたＳｉ（１００）の表
面は、後述するように、１×２または２×１構造とな
り、Ｓｉ（１１１）の表面は、７×７または２×８構造
の大きな単位メッシュをもつ複雑な超構造となってしま
うため、好ましくない。
【０１０６】また、これらの清浄化されたＳｉ表面は、
反応性に富み、特に、酸化物薄膜をエピタキシャル形成
する温度（７００℃以上）では、真空中の残留ガス、と
くに炭化水素と反応をおこし、表面にＳｉＣが形成され
ることにより基板表面が汚染され、表面結晶が乱れる。
したがって、酸化物薄膜の形成に際しては、反応性に富
んだＳｉ表面を保護する必要がある。
【０１０７】このようなことから、Ｓｉ単結晶基板に、
以下の方法で表面処理を施すことが好ましい。
【０１０８】この方法では、まず、表面が清浄化された
Ｓｉ単結晶基板を、図１に示すホルダにセットして真空
槽中に配置し、酸化性ガスを導入しつつ加熱して、基板
表面にＳｉ酸化物層を形成する。酸化性ガスとしては、
上記した強誘電体薄膜の場合と同様なものを用いること
ができるが、空気を用いてもよい。Ｓｉ酸化物層は、基
板表面を再配列、汚染などから保護するためのものであ
る。Ｓｉ酸化物層の厚さは、０．２〜１０nm程度とする
ことが好ましい。厚さが０．２nm未満であると、Ｓｉ表
面の保護が不完全となるからである。上限を１０nmとし
た理由は、後述する。
【０１０９】上記の加熱は、３００〜７００℃の温度
に、０〜１０分間程度保持して行う。このとき、昇温速
度は、３０〜７０℃／分程度とする。温度が高すぎた
り、昇温速度が速すぎたりすると、Ｓｉ酸化物層の形成
が不十分になり、逆に、温度が低すぎたり、保持時間が
長すぎると、Ｓｉ酸化物層が厚くなりすぎてしまう。
【０１１０】酸化性ガスの導入は、例えば酸化性ガスと
して酸素を用いる場合、真空槽内を当初１×１０-7〜１
×１０-4Torr程度の真空にし、酸化性ガスの導入によ
り、少なくとも基板近傍の雰囲気中の酸素分圧が１×１
０-4〜１×１０-1Torrとなるようにして行うことが好ま
しい。
【０１１１】上記工程後、真空中で加熱する。基板表面
のＳｉ結晶は、Ｓｉ酸化物層により保護されているの
で、残留ガスである炭化水素と反応してＳｉＣが形成さ
れるなどの汚染が発生しない。加熱温度は、６００〜１
２００℃、特に７００〜１１００℃とすることが好まし
い。６００℃未満であると、Ｓｉ単結晶基板表面に１×
１構造が得られない。１２００℃を超えると、Ｓｉ酸化
物層によるＳｉ結晶の保護が十分ではなくなり、Ｓｉ単
結晶基板の結晶性が乱れてしまう。
【０１１２】次いで、Ｚｒおよび酸化性ガスか、Ｚｒ、
希土類元素（ＳｃおよびＹを含む）および酸化性ガス
を、基板表面に供給する。この過程で、Ｚｒ等の金属は
前工程で形成したＳｉ酸化物層を還元し、除去すること
になる。同時に露出したＳｉ結晶表面にＺｒおよび酸
素、またはＺｒ、希土類元素および酸素により、１×１
の表面構造が形成される。
【０１１３】表面構造は、ＲＨＥＥＤによる像のパター
ンで調べることができる。例えば、好ましい構造である
１×１の表面構造の場合、電子線入射方向が［１１０］
で図１７（ａ）に示すような１倍周期Ｃ１の完全なスト
リークパターンとなり、入射方向を［１−１０］にして
も全く同じパターンとなる。一方、Ｓｉ単結晶清浄表面
は、たとえば（１００）面の場合１×２または２×１で
あるか、１×２と２×１とが混在している表面構造とな
る。このような場合には、ＲＨＥＥＤのパターンは、電
子線の入射方向［１１０］または［１−１０］のいずれ
か、または両方で、図１７（ｂ）に示すような１倍周期
Ｃ１と２倍周期Ｃ２とを持つパターンになる。１×１の
表面構造においては、上記ＲＨＥＥＤのパターンでみ
て、入射方向が［１１０］および［１−１０］の両方
で、２倍周期Ｃ２が見られない。
【０１１４】なお、Ｓｉ（１００）清浄表面も１×１構
造を示す場合があり、われわれの実験でも何度か観察さ
れた。しかし、１×１を示す条件は不明確であり、安定
に再現性よく１×１をＳｉ清浄面で得ることは、現状で
は不可能である。１×２、２×１、１×１いずれの構造
の場合であっても、Ｓｉ清浄面は真空中、高温で汚染さ
れやすく、特に残留ガス中に含まれる炭化水素と反応し
てＳｉＣが形成されて、基板表面の結晶が乱れやすい。
【０１１５】Ｚｒ、またはＺｒおよび希土類元素は、こ
れらを酸化性雰囲気中で蒸着して酸化物膜を形成したと
きの膜厚が０．３〜１０nm、特に３〜７nm程度となるよ
うに供給することが好ましい。このような供給量の表示
を、以下、酸化物換算での供給量という。酸化物換算で
の供給量が０．３nm未満では、Ｓｉ酸化物の還元の効果
が十分に発揮できず、１０nmを超えると表面に原子レベ
ルの凹凸が発生しやすくなり、表面の結晶の配列が凹凸
により１×１構造でなくなることがある。上記Ｓｉ酸化
物層の厚さの上限の好ましい値を１０nmとした理由は、
１０nmを超えると、上記のように金属を供給してもＳｉ
酸化物層を十分に還元できなくなる可能性がでてくるか
らである。
【０１１６】酸化性ガスとして酸素を用いる場合は、２
〜５０cc／分程度供給することが好ましい。酸化性ガス
の最適供給量は、真空槽の容積、ポンプの排気速度その
他の要因で決まるので、あらかじめ最適な供給量を求め
ておく。
【０１１７】中間薄膜の形成 中間薄膜のうち酸化ジルコニウム系薄膜は、本出願人が
すでに特願平７−９３０２４号において提案した方法で
形成することが好ましい。
【０１１８】薄膜の形成にあたっては、まず、基板を加
熱する。成膜時における加熱温度は酸化ジルコニウムの
結晶化のために４００℃以上であることが望ましく、７
５０℃以上であれば結晶性に優れた膜が得られ、特に分
子レベルの表面平坦性を得るためには８５０℃以上であ
ることが好ましい。なお、単結晶基板の加熱温度の上限
は、１３００℃程度である。
【０１１９】次いで、Ｚｒを電子ビーム等で加熱し蒸発
させ、基板表面に供給すると共に、酸化性ガスおよび必
要に応じ希土類元素を基板表面に供給して、酸化ジルコ
ニウム系薄膜を形成する。成膜速度は、好ましくは０．
０５〜１．００nm/s、より好ましくは０．１００〜０．
５００nm/sとする。成膜速度が遅すぎると成膜速度を一
定に保つことが難しくなり、一方、成膜速度が速すぎる
と、形成される薄膜の結晶性が悪くなり、表面に凹凸が
生じてしまう。
【０１２０】なお、酸化性ガスの種類、その供給量、基
板近傍の酸素分圧、基板の回転等の各種条件について
は、上記した強誘電体薄膜形成の場合と同様である。
【０１２１】酸化ジルコニウム系薄膜の上に希土類酸化
物系薄膜を積層する場合、蒸発源として希土類元素だけ
を用いればよい。このときの酸化性ガスの導入条件や基
板の温度条件等は、酸化ジルコニウム系薄膜の場合と同
様とすればよい。両薄膜において同一の希土類元素を使
用する場合には、酸化ジルコニウム系薄膜が所定の厚さ
に形成されたときにＺｒの供給を停止し、希土類金属だ
けを引き続いて供給することにより、連続して希土類酸
化物系薄膜を形成することができる。また、酸化ジルコ
ニウム系薄膜を傾斜構造とする場合には、Ｚｒの供給量
を徐々に減らし、最後にはゼロとして、希土類酸化物系
薄膜の形成に移行すればよい。
【０１２２】絶縁性下地薄膜 中間薄膜上に絶縁性下地薄膜としてＢａＴｉＯ3 膜を形
成する場合について説明する。
【０１２３】中間薄膜成膜後、加熱および酸化性ガスの
導入を続けながら、ＢａおよびＴｉを基板表面に供給す
る。供給量は、Ｂａ：Ｔｉ＝１：１となるようにするこ
とが好ましい。成膜時の蒸着基板の温度および成膜初期
のＢａ／Ｔｉ供給量比は、ＢａＴｉＯ3 膜の配向性に影
響を及ぼす。ＢａＴｉＯ3 膜、中間薄膜（Ｚｒ1-x Ｒx
Ｏ2-δ）およびＳｉ（１００）基板の結晶方位関係が、
前述した好ましい関係、すなわち、ＢａＴｉＯ3 （００
１）//Ｚｒ1-x Ｒx Ｏ2-δ（００１）//Ｓｉ（１０
０）、かつＢａＴｉＯ3 ［１００］//Ｚｒ1-x Ｒx Ｏ2-
δ［１００］//Ｓｉ［０１０］となるようにするために
は、ＢａＴｉＯ3 成膜時における加熱温度は８００〜１
３００℃、好ましくは９００〜１２００℃が望ましい。
また、成長初期のＢａ／Ｔｉ供給量比は、１〜０、好ま
しくは１〜０．８とすることが望ましい。すなわち、成
長初期にはＴｉ過剰にすることが好ましい。なお、Ｂａ
／Ｔｉ供給量比が０であるとは、成長初期にはＴｉのみ
の供給であってもよいことを示す。加熱温度が高すぎる
と、薄膜積層体に相互拡散が生じ、結晶性が低下してし
まう。一方、加熱温度が低すぎたり、成長初期のＢａ／
Ｔｉ比が適切でなかったりすると、形成されるＢａＴｉ
Ｏ3 膜が目的とする（００１）配向ではなく（１１０）
配向になるか、または（００１）配向ＢａＴｉＯ3 膜に
（１１０）配向結晶が混在してしまう。成長初期には、
供給されたＢａが下地の酸化ジルコニウム系薄膜と反応
して、目的の配向を有するＢａＴｉＯ3 が得られにく
い。成長初期にＴｉ過剰とするのは、Ｂａと酸化ジルコ
ニウムとの反応を避けるためである。なお、ここでいう
成長初期とは、膜厚が１nm程度以下である範囲内であ
る。
【０１２４】絶縁性下地薄膜形成時の成膜速度、酸化性
ガスの種類、その供給量、基板近傍の酸素分圧、基板の
回転等の各種条件については、上記した酸化ジルコニウ
ム系薄膜形成の場合と同様である。
【０１２５】中間薄膜や絶縁性下地薄膜の上記形成方法
は、上記した強誘電体薄膜の場合と同様に、従来の真空
蒸着法、スパッタリング法、レーザーアブレージョン法
などとの比較において特に明確なように、不純物の介在
の余地のない、しかも制御しやすい操作条件下で実施し
うるため、再現性よく完全性が高い目的物を大面積で得
るのに好適である。上記方法においてＭＢＥ装置を用い
ても、全く同様にして目的とする薄膜を得ることができ
る。
【０１２６】導電性下地薄膜 金属から構成する場合、蒸着により形成することが好ま
しい。蒸着時の基板温度は、５００〜７５０℃とするこ
とが好ましい。基板温度が低すぎると、結晶性の高い膜
が得られず、基板温度が高すぎると膜の表面の凹凸が大
きくなってしまう。なお、蒸着時に真空槽内に微量の酸
素を流しながらＲｆプラズマを導入することにより、さ
らに結晶性を向上させることができる。具体的には、例
えばＰｔ薄膜において、（００１）配向中に（１１１）
配向が混入することを防ぐ効果がある。
【０１２７】Ｉｎを含む酸化物または導電性ペロブスカ
イト酸化物から構成する場合、上記した強誘電体薄膜や
絶縁性下地薄膜の形成方法を利用することが好ましく、
この他、反応性多元蒸着法やスパッタ法を利用すること
もできる。
【０１２８】強誘電体薄膜 膜構造体中の強誘電体薄膜については、上記した強誘電
体薄膜の製造方法により形成することが好ましい。
【０１２９】
【実施例】以下、本発明の具体的実施例を示し、本発明
をさらに詳細に説明する。
【０１３０】＜実施例１＞表面が（１００）面となるよ
うに切断、鏡面研磨した単結晶ＭｇＯ円板（直径２イン
チ）の表面に、蒸着法によりＰｔ（００１）配向膜を形
成して基板とし、この基板上に以下の手順で強誘電体薄
膜を形成した。
【０１３１】まず、真空槽内に設置された回転および加
熱機構を備えた基板ホルダーに上記基板を固定し、油拡
散ポンプにより真空槽を１０-6Torrまで排気した。
【０１３２】次いで、基板を６００℃に加熱し、２０rp
m で回転させた。そして、ＥＣＲ酸素源からラジカル酸
素ガスを１０cc／分の割合で導入し、基板上にＰｂＯ、
ＴｉＯx （ｘ＝１．６７）およびＧｄをそれぞれの蒸発
源から蒸発させることにより、膜厚３００nmのＰｂ−Ｇ
ｄ−Ｔｉ複合酸化物膜（ＰＧＴ薄膜）を形成した。蒸発
源からの供給は、ＰｂＯ：Ｇｄ：ＴｉＯx のモル比が
２：０．１：１となるように制御しながら行った。すな
わち、 Ｅ(Pb/Ti) ＝２．０、 とした。
【０１３３】形成されたＰＧＴ薄膜の組成を蛍光Ｘ線分
析により調べたところ、 （Ｐｂ＋Ｇｄ）／Ｔｉ＝１．０２、 Ｐｂ／（Ｐｂ＋Ｇｄ）＝０．９０ であった。この組成では Ｆ(Pb/Ti) ＝０．９２、 となるので、 Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝２．２ となる。
【０１３４】このＰＧＴ薄膜について、ＲＨＥＥＤによ
る評価を行った。図２に、このＰＧＴ薄膜のＲＨＥＥＤ
パターンを示す。このときの電子線の入射方向は、Ｍｇ
Ｏ基板の［１１０］方向とした。この結果からわかるよ
うに、このＰＧＴ薄膜表面の回折パターンは、完全にス
トリークであるパターンである。このパターンとＸ線回
折評価とから、形成されたＰＧＴ薄膜はペロブスカイト
構造であって、ｃ面配向のエピタキシャル膜であること
が確認できた。また、この膜について、表面のほぼ全域
にわたって１０か所、ＪＩＳ Ｂ０６１０による十点平
均粗さＲｚ（基準長さＬ：５００nm）を測定したとこ
ろ、平均で６．３nm、最大で９．０nm、最小で１．３nm
と平坦であった。
【０１３５】＜実施例２＞表面が（１００）面となるよ
うに切断、鏡面研磨した単結晶Ｓｉ（ｐ型、比抵抗５Ω
cm）円板（直径２インチ）を基板に用いた。鏡面研磨し
た表面は、４０％フッ化アンモニウム水溶液によりエッ
チング洗浄を行った。この基板の表面に、以下に示す手
順でＺｒＯ2 薄膜（中間薄膜）、ＢａＴｉＯ3 薄膜（絶
縁性下地薄膜）および強誘電体薄膜をこの順で形成し
た。なお、各薄膜はＸ線回折およびＲＨＥＥＤにより評
価したが、評価に供した試料は、真空槽中における一連
の薄膜形成工程の途中でそれぞれ取り出したものであ
る。以下の実施例においても同様である。
【０１３６】まず、真空槽内に設置された回転および加
熱機構を備えた基板ホルダーに上記基板を固定し、真空
槽を１０-6Torrまで油拡散ポンプにより排気した後、基
板を２０rpm で回転させ、酸素をノズルから２５cc／分
の割合で基板表面付近に導入しつつ、６００℃に加熱し
た。これにより、厚さ約１nmのＳｉ酸化物層を形成し
た。
【０１３７】次いで、基板を９００℃に加熱し回転させ
た。回転数は２０rpm とした。このとき、ノズルから酸
素ガスを２５cc／分の割合で導入しながら、Ｚｒを蒸発
源から供給することにより、１×１の表面構造を備える
Ｓｉ表面処理基板を得た。Ｚｒの供給量は、Ｚｒ酸化物
の膜厚換算で５nmとした。
【０１３８】次に、基板温度９００℃、基板回転数２０
rpm 、ノズルから酸素ガスを２５cc／分の割合で導入し
た状態でＺｒを蒸発源から供給することにより、膜厚１
０nmのＺｒＯ2 薄膜を前記処理基板上に形成し、中間薄
膜とした。
【０１３９】Ｘ線回折の結果、このＺｒＯ2 薄膜では
（００Ｌ）反射のピークだけが認められ、また、（００
２）反射のロッキングカーブの半値幅は０．７°であ
り、従来にない単一配向かつ高結晶性の膜であることが
わかった。なお、（００２）ピークは基板に由来するＳ
ｉ（２００）ピークと重なっていたが、上記半値幅はＳ
ｉ（２００）ピークを含む値である。
【０１４０】さらに、この薄膜についてＲＨＥＥＤ測定
を行ったところ、薄膜表面の回折パターンは、完全にス
トリークであるパターンであり、この完全にストリーク
であるパターンから、この薄膜がエピタキシャル膜であ
ることが確認できた。この薄膜について上記と同様にＲ
ｚを測定したところ、平均で０．８０nm、最大で１．０
０nm、最小で０．０８nmであり、分子レベルで平坦であ
ることがわかった。
【０１４１】なお、ＺｒＯ2 薄膜の替わりに安定化ジル
コニア薄膜を形成したところ、ＺｒＯ2 薄膜と同様な結
晶性と表面性とが得られた。また、ＺｒＯ2 薄膜および
Ｙにより安定化した酸化ジルコニウム（ＹＳＺ）薄膜の
抵抗率を測定した結果、ＺｒＯ2 薄膜はＹＳＺ薄膜の５
倍の高抵抗を示し、絶縁性に優れることが確認された。
【０１４２】次に、基板温度９００℃、基板回転数２０
rpm 、ノズルから酸素ガスを２５cc／分の割合で導入し
た状態でＢａとＴｉとを１：１の割合で蒸発源から供給
することにより、膜厚５０nmのＢａＴｉＯ3 薄膜をＺｒ
Ｏ2 薄膜上に形成し、絶縁性下地薄膜とした。
【０１４３】このＢａＴｉＯ3 薄膜についてＸ線回折を
行ったところ、（００Ｌ）ピークだけが認められ、ま
た、（００２）反射のロッキングカーブの半値幅は１．
４°であり、（００１）単一配向で高結晶性の膜である
ことが確認できた。
【０１４４】この薄膜をＲＨＥＥＤ測定したところ、回
折パターンは、完全にストリークであるパターンであ
り、エピタキシャル膜であることが確認された。
【０１４５】Ｓｉ基板、ＺｒＯ2 薄膜およびＢａＴｉＯ
3 薄膜のそれぞれの結晶方位関係は、上記した各薄膜の
Ｘ線回折の結果から、ＢａＴｉＯ3 （００１）//ＺｒＯ
2 （００１）//Ｓｉ（１００）であることがわかった。
また、各薄膜についてのＲＨＥＥＤ測定を、電子線の入
射方向を一定として行った結果、これらのＲＨＥＥＤ測
定から、ＢａＴｉＯ3 ［１００］//ＺｒＯ2 ［１００］
//Ｓｉ［０１０］であることが確認できた。
【０１４６】次に、実施例１と同様にして、膜厚３００
nmのＰＧＴ薄膜を形成した。
【０１４７】形成されたＰＧＴ薄膜の組成を蛍光Ｘ線分
析により調べたところ、 （Ｐｂ＋Ｇｄ）／Ｔｉ＝１．０１、 Ｐｂ／（Ｐｂ＋Ｇｄ）＝０．８９ であった。この組成では Ｆ(Pb/Ti) ＝０．９０、 となるので、 Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝２．２ となる。
【０１４８】このＰＧＴ薄膜について、ＲＨＥＥＤによ
る評価を行った。
【０１４９】図３にこの薄膜のＲＨＥＥＤパターンを示
す。このときの電子線の入射方向は、Ｓｉ基板の［１１
０］方向とした。この結果からわかるように、ＲＨＥＥ
Ｄパターンは、完全にストリークであるパターンであ
る。このパターンとＸ線回折とから、形成されたＰＧＴ
薄膜はペロブスカイト構造であって、ｃ面配向のエピタ
キシャル膜であることが確認できた。また、上記と同様
にしてＲｚを測定したところ、平均で３．０nm、最大で
７．５nm、最小で０．９nmと平坦であった。
【０１５０】このＰＧＴ薄膜表面に、Ｐｔ電極を形成し
てＭＦＩＳ構造とした。これを大気中において７５０℃
で１０分間アニールした後、基板裏面にオーミックのＡ
ｌ電極を形成し、Ｃ−Ｖ特性の評価を行った。結果を図
４に示す。図４に示されるように、ヒステリシス特性が
得られている。ヒステリシス幅は約０．８V であった。
次に、この特性を利用し、強誘電体薄膜をＦＥＴのゲー
ト酸化膜に用いた素子を作製した。ＦＥＴのゲート電圧
を変化させ、ソース、ドレイン間の電流を測定したとこ
ろ、０．７V のメモリウインドウが得られ、不揮発性メ
モリ動作が確認された。ＰＧＴ薄膜の誘電率は２００程
度であり、従来のＰＺＴなどの強誘電体薄膜が１０００
程度であるのに対し小さいので、ＭＦＩＳ構造を有する
ゲート型の不揮発性メモリ用に最適であった。
【０１５１】＜実施例３＞実施例２と同じ単結晶Ｓｉ基
板上に、ＺｒＯ2 薄膜（中間薄膜）、ＢａＴｉＯ3 薄膜
（絶縁性下地薄膜）、Ｐｔ薄膜（導電性下地薄膜）およ
び強誘電体薄膜を、この順で形成した。
【０１５２】ＺｒＯ2 薄膜およびＢａＴｉＯ3 薄膜は、
実施例２と同様にして形成した。
【０１５３】次いで、ＢａＴｉＯ3 薄膜を表面に有する
基板を７００℃に加熱し、真空蒸着法により膜厚１００
nmのＰｔ薄膜を形成した。Ｐｔ薄膜の形成に際しては、
Ｐｔ（１１１）の混入を防ぐために、酸素ガスを３cc／
分の割合で導入しながら、１００W のＲｆプラズマを導
入した。
【０１５４】この薄膜について、Ｘ線回折およびＲＨＥ
ＥＤにより評価を行った結果、（００１）単一配向のエ
ピタキシャル膜であることが確認された。
【０１５５】次に、実施例１と同様にして、厚さ３００
nmのＰＧＴ薄膜を形成した。
【０１５６】形成されたＰＧＴ薄膜の組成を蛍光Ｘ線分
析により調べたところ、 （Ｐｂ＋Ｇｄ）／Ｔｉ＝１．０７、 Ｐｂ／（Ｐｂ＋Ｇｄ）＝０．９０ であった。この組成では Ｆ(Pb/Ti) ＝０．９６、 となるので、 Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝２．１ となる。
【０１５７】このＰＧＴ薄膜について、実施例２と同様
にしてＲＨＥＥＤ評価を行った。得られたＲＨＥＥＤパ
ターンを図５に示す。また、このＰＧＴ薄膜のＸ線回折
図を、図６に示す。図６では、ＰＧＴのペロブスカイト
構造のｃ面反射ピークだけが検出され、また、図５では
ストリークパターンが認められることから、この薄膜は
（００１）単一配向のエピタキシャル膜であることが確
認された。
【０１５８】次に、上記と同様にしてＳｉ基板上にＺｒ
Ｏ2 薄膜、ＢａＴｉＯ3 薄膜およびＰｔ薄膜を積層した
後、表１に示す希土類元素を含む強誘電体薄膜を形成し
て、膜構造体サンプルを得た。これらの強誘電体薄膜の
形成に際して、 Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝１．９〜２．２ であった。表１には、各サンプルの強誘電体薄膜の種類
の略称表示（ＰＧＴ等）を示した。なお、表１には、上
記したＰＧＴ薄膜を有するサンプルも記載してある。ま
た、比較のために、同様な構造であって、強誘電体薄膜
としてチタン酸鉛（ＰＴ）薄膜を有するサンプルも作製
した。また、基板による比較を行うために、実施例１で
用いた基板｛ＭｇＯ上にＰｔ（００１）配向膜を有する
基板｝上にＰＴ薄膜またはＬａ添加ＰＴ（ＰＬＴ）薄膜
を有するサンプルも作製した。各サンプルの強誘電体薄
膜の組成を、表１に示す。
【０１５９】Ｘ線回折により、本発明サンプルの強誘電
体薄膜はペロブスカイト結晶であり、サンプルNo. １４
（ＰＰＴ薄膜）では（００１）配向と（１００）配向と
が混在しており、他の本発明サンプルでは（００１）単
一配向であることが確認できた。また、本発明サンプル
の強誘電体薄膜のＲＨＥＥＤパターンは、ストリーク状
であった。したがって、サンプルNo. １４の強誘電体薄
膜は、（００１）配向と（１００）配向とが混在しては
いるが、膜面内で結晶軸が極めてよく揃っていることが
わかり、その他の本発明サンプルの強誘電体薄膜は、エ
ピタキシャル膜であることがわかった。
【０１６０】サンプルNo. ２（ＰＰＴ薄膜）の強誘電体
薄膜のＲＨＥＥＤパターンおよびＸ線回折図をそれぞれ
図７および図１０に、サンプルNo. ７（ＰＴＴ薄膜）の
強誘電体薄膜のＲＨＥＥＤパターンおよびＸ線回折図を
それぞれ図８および図１１に、サンプルNo. ８（ＰＤＴ
薄膜）の強誘電体薄膜のＲＨＥＥＤパターンおよびＸ線
回折図をそれぞれ図９および図１２に示す。
【０１６１】また、サンプルNo. ２（ＰＰＴ薄膜）を大
気中において７５０℃で１０分間アニールした後のＸ線
回折図を、図１３に示す。図１０と図１３との比較か
ら、アニールにより（１００）配向結晶が出現したこと
がわかる。
【０１６２】各サンプルの強誘電体薄膜表面に０．１１
mmφのＰｔ電極を形成し、大気中において７５０℃で１
０分間アニールした後、導電性下地薄膜であるＰｔ薄膜
からリードを取り出して、Ｄ−ＥヒステリシスをＲＴ６
６Ａ（ラジアントテキノロジー社製）により測定した。
この結果、本発明サンプルのすべてでヒステリシスが得
られ、強誘電体分極特性を示した。代表してサンプルN
o. ２（ＰＰＴ薄膜）、サンプルNo. ６（ＰＧＴ薄
膜）、サンプルNo. ７（ＰＴＴ薄膜）のヒステリシスカ
ーブを、それぞれ図１４、１５、１６に示す。また、各
サンプルの残留分極値Ｐｒ、抗電界（分極反転電圧）Ｅ
ｃ、リーク特性を示す強誘電体薄膜の抵抗率、分極反転
疲労特性を測定した。結果を表１に示す。なお、分極反
転疲労特性は、１０6 回分極反転をくり返した後のバイ
アス０V での分極値Ｐｒ1 と、初期の分極値Ｐｒ0 との
比（Ｐｒ1 ／Ｐｒ0 ）で示した。分極反転による劣化が
激しいほど、疲労特性の値は小さくなる。
【０１６３】
【表１】
【０１６４】表１から明らかなように、所定の希土類元
素を添加した強誘電体薄膜を有する本発明サンプルは、
希土類元素を添加していないチタン酸鉛薄膜を有する比
較サンプルに比べ、Ｅｃを効果的に下げることに成功し
ている。また、本発明サンプルは、リーク特性、疲労特
性が比較サンプルよりも優れていることがわかる。ま
た、ＭｇＯ基板上にＬａを添加した強誘電体薄膜を形成
した場合、リークが激しく強誘電体特性が得られないこ
とがわかる。
【０１６５】表１に示す比較例のＰＴ薄膜（サンプルN
o. １６）の誘電率は５１０であったが、表１に示す本
発明サンプルの強誘電体薄膜の誘電率は１９６〜６２６
であり、ＰＴ薄膜と同等以下の十分に低い誘電率が得ら
れた。
【０１６６】なお、導電下地薄膜としてＩｒ薄膜などの
他の金属薄膜を用いた場合でも、上記と同様な結果が得
られた。
【０１６７】また、中間薄膜としてＺｒＯ2 薄膜と希土
類酸化物薄膜とを積層したものを用いた場合でも、上記
と同様な結果が得られた。
【０１６８】また、上記実施例で作製した膜構造体を、
前述した記録媒体に適用したところ、ＡＦＭプローブに
よる記録再生が可能であった。
【０１６９】
【発明の効果】本発明における強誘電体薄膜は、所定の
希土類元素を添加した鉛系強誘電体材料からなり、その
優れた強誘電体特性を利用することにより、不揮発性メ
モリ、赤外線センサ、光変調器、光スイッチＯＥＩＣ、
記録媒体などに応用することができる。特に、ＭＦＩＳ
構造やＭＦＭＩＳ構造を有するゲート型不揮発性メモリ
や、ＡＦＭ等のプローブにより記録を行う記録媒体用途
に最適なものである。
【０１７０】本発明の製造方法は、優れた強誘電体特性
を有する薄膜の実現を可能としたものであり、不純物の
介在の余地のない、制御しやすい操作条件で、直径２イ
ンチ以上の大面積にわたって高品質な鉛系強誘電体薄膜
を再現性よく形成することができる。しかも、このよう
な薄膜を半導体応用上重要であるＳｉ基板上に作製可能
としたもので、工業的に利用価値の高いものである。
【図面の簡単な説明】
【図１】本発明の強誘電体薄膜の製造方法に用いられる
蒸着装置の一例を示す図である。
【図２】結晶構造を示す図面代用写真であって、ＭｇＯ
（１００）基板上に形成したＰｔ（００１）薄膜の上に
形成したＰＧＴ薄膜のＲＨＥＥＤパターンである。電子
線の入射方向は、ＭｇＯ［１００］方向である。
【図３】結晶構造を示す図面代用写真であって、ＢａＴ
ｉＯ3 （００１）／ＺｒＯ2 （００１）／Ｓｉ（１０
０）構造上に形成したＰＧＴ薄膜のＲＨＥＥＤパターン
である。電子線の入射方向は、Ｓｉ［１１０］方向であ
る。
【図４】ＰＧＴ強誘電体薄膜を用いたＭＦＩＳ構造のＣ
−Ｖ特性である。
【図５】結晶構造を示す図面代用写真であって、Ｐｔ
（００１）／ ＢａＴｉＯ3 （００１）／ＺｒＯ2 （０
０１）／Ｓｉ（１００）構造の上に形成したＰＧＴ薄膜
のＲＨＥＥＤパターンである。電子線の入射方向は、Ｓ
ｉ［１１０］方向である。
【図６】Ｐｔ（００１）／ ＢａＴｉＯ3 （００１）／
ＺｒＯ2 （００１）／Ｓｉ（１００）構造の上に形成し
たＰＧＴ薄膜のＸ線回折図である。
【図７】結晶構造を示す図面代用写真であって、Ｐｔ
（００１）／ ＢａＴｉＯ3 （００１）／ＺｒＯ2 （０
０１）／Ｓｉ（１００）構造の上に形成したＰＰＴ薄膜
のＲＨＥＥＤパターンである。電子線の入射方向は、Ｓ
ｉ［１１０］方向である。
【図８】結晶構造を示す図面代用写真であって、Ｐｔ
（００１）／ ＢａＴｉＯ3 （００１）／ＺｒＯ2 （０
０１）／Ｓｉ（１００）構造の上に形成したＰＴＴ薄膜
のＲＨＥＥＤパターンである。電子線の入射方向は、Ｓ
ｉ［１１０］方向である。
【図９】結晶構造を示す図面代用写真であって、Ｐｔ
（００１）／ ＢａＴｉＯ3 （００１）／ＺｒＯ2 （０
０１）／Ｓｉ（１００）構造の上に形成したＰＤＴ薄膜
のＲＨＥＥＤパターンである。電子線の入射方向は、Ｓ
ｉ［１１０］方向である。
【図１０】Ｐｔ（００１）／ ＢａＴｉＯ3 （００１）
／ＺｒＯ2 （００１）／Ｓｉ（１００）構造の上に形成
したＰＰＴ薄膜のＸ線回折図である。
【図１１】Ｐｔ（００１）／ ＢａＴｉＯ3 （００１）
／ＺｒＯ2 （００１）／Ｓｉ（１００）構造の上に形成
したＰＴＴ薄膜のＸ線回折図である。
【図１２】Ｐｔ（００１）／ ＢａＴｉＯ3 （００１）
／ＺｒＯ2 （００１）／Ｓｉ（１００）構造の上に形成
したＰＤＴ薄膜のＸ線回折図である。
【図１３】図１０のＰＰＴ薄膜のアニール後のＸ線回折
図である。
【図１４】Ｐｔ（００１）／ ＢａＴｉＯ3 （００１）
／ＺｒＯ2 （００１）／Ｓｉ（１００）構造の上に形成
したＰＰＴ薄膜のＤ−Ｅヒステリシス特性である。
【図１５】Ｐｔ（００１）／ ＢａＴｉＯ3 （００１）
／ＺｒＯ2 （００１）／Ｓｉ（１００）構造の上に形成
したＰＧＴ薄膜のＤ−Ｅヒステリシス特性である。
【図１６】Ｐｔ（００１）／ ＢａＴｉＯ3 （００１）
／ＺｒＯ2 （００１）／Ｓｉ（１００）構造の上に形成
したＰＴＴ薄膜のＤ−Ｅヒステリシス特性である。
【図１７】（ａ）は１×１の表面構造のＲＨＥＥＤパタ
ーンを示す模式図であり、（ｂ）は２×１、１×２ある
いはこれらが混在している場合のＲＨＥＥＤパターンを
示す模式図である。
【符号の説明】
１ 蒸着装置 １ａ 真空槽 ２ 基板 ３ ホルダ ４ 回転軸 ５ モータ ６ ヒータ ７ 酸化性ガス供給装置 ８ 酸化性ガス供給口 ９ ＰｂＯ蒸発部 １０ ＴｉＯx 蒸発部 １１ 希土類元素蒸発部
フロントページの続き (56)参考文献 Ｒ．Ｒａｍｅｓｈ ｅｔ ａｌ．，" Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌａ−Ｓ ｒ−Ｃｏ−Ｏ／Ｐｂ−Ｚｒ−Ｔｉ−Ｏ ／Ｌａ−Ｓｒ−Ｃｏ−Ｏ ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅｓ ｏｎ ｓｉｌｉ ｃｏｎ ｖｉａ ｔｅｍｐｌａｔｅ ｇ ｒｏｗｔｈ”，Ａｐｐｌｉｅｄ Ｐｈｙ ｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ. 63，Ｎｏ．26，27 Ｄｅｃ．1993，ｐ ｐ．3592−3594 Ｓ．Ｇ．Ｇｈｏｎｇｅ ｅｔ ａ ｌ．，”Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｏｆ ｅｐｉｔａｘｉａｌ ｏｘｉｄ ｅ ｔｈｉｎ ｆｉｌｍ ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅｓ ｏｎ ｓｉｌｉ ｃｏｎ ｂｙ ｐｕｌｓｅｄ ｌａｓｅ ｒ ｄｅｐｏｓｉｔｉｏｎ”，Ａｐｐｌ ｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ ｓ，Ｖｏｌ．64，Ｎｏ．25，20 Ｊｕｎ ｅ 1994，ｐｐ．3407−3409 (58)調査した分野(Int.Cl.7，ＤＢ名) C30B 1/00 - 35/00 ＣＡ（ＳＴＮ) ＪＩＣＳＴファイル（ＪＯＩＳ) ＲＥＧＩＳＴＲＹ（ＳＴＮ)

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板と、この基板上に形成された強誘電
    体薄膜とを有する膜構造体であって、 強誘電体薄膜が、Ｒ1 （Ｒ1 は、Ｐｒ、Ｎｄ、Ｅｕ、Ｔ
    ｂ、Ｄｙ、Ｈｏ、Ｙｂ、Ｙ、Ｓｍ、ＧｄおよびＥｒから
    選択された少なくとも１種の希土類元素）、Ｐｂ、Ｔｉ
    ならびにＯを含有し、原子比率が （Ｐｂ＋Ｒ1 ）／Ｔｉ＝０．８〜１．３、 Ｐｂ／（Ｐｂ＋Ｒ1 ）＝０．５〜０．９９ の範囲にあり、ペロブスカイト型結晶構造を有し、（０
    ０１）単一配向であるか、（００１）配向と（１００）
    配向とが混在したものである膜構造体。
  2. 【請求項２】 Ｓｉ（１００）面を表面に有する基板の
    前記表面側に強誘電体薄膜が形成されている請求項１の
    膜構造体。
  3. 【請求項３】 基板と、この基板上に形成された強誘電
    体薄膜とを有する膜構造体であって、 基板の強誘電体薄膜側の表面がＳｉ（１００）面を有
    し、 強誘電体薄膜が、Ｒ2 （Ｒ2 は、Ｐｒ、Ｎｄ、Ｅｕ、Ｔ
    ｂ、Ｄｙ、Ｈｏ、Ｙｂ、Ｙ、Ｓｍ、Ｇｄ、ＥｒおよびＬ
    ａから選択された少なくとも１種の希土類元素）、Ｐ
    ｂ、ＴｉならびにＯを含有し、原子比率が （Ｐｂ＋Ｒ2 ）／Ｔｉ＝０．８〜１．３、 Ｐｂ／（Ｐｂ＋Ｒ2 ）＝０．５〜０．９９ の範囲にあり、ペロブスカイト型結晶構造を有し、（０
    ０１）単一配向であるか、（００１）配向と（１００）
    配向とが混在したものであり、 基板と強誘電体薄膜との間に絶縁性下地薄膜を有し、こ
    の絶縁性下地薄膜が、ペロブスカイト結晶構造を有し、
    正方晶であるときは（００１）単一配向であり、立方晶
    であるときは（１００）単一配向のチタン酸バリウムで
    ある膜構造体。
  4. 【請求項４】 基板と強誘電体薄膜との間に絶縁性下地
    薄膜を有し、この絶縁性下地薄膜が、ペロブスカイト結
    晶構造を有し、正方晶であるときは（００１）単一配向
    であり、立方晶であるときは（１００）単一配向である
    請求項１または２の膜構造体。
  5. 【請求項５】 基板と強誘電体薄膜との間に中間薄膜を
    有し、この中間薄膜が酸化ジルコニウム系薄膜を含み、
    この酸化ジルコニウム系薄膜が、酸化ジルコニウムまた
    は希土類元素（ＳｃおよびＹを含む）により安定化され
    た酸化ジルコニウムを主成分とし、正方晶または単斜晶
    であるときは（００１）単一配向であり、立方晶である
    ときは（１００）単一配向である請求項１または２の膜
    構造体。
  6. 【請求項６】 中間薄膜が希土類酸化物系薄膜を含み、
    この希土類酸化物系薄膜が酸化ジルコニウム系薄膜と強
    誘電体薄膜との間に存在し、この希土類酸化物系薄膜
    が、希土類元素（ＳｃおよびＹを含む）の酸化物を主成
    分とし、正方晶または単斜晶であるときは（００１）単
    一配向であり、立方晶であるときは（１００）単一配向
    である請求項５の膜構造体。
  7. 【請求項７】 中間薄膜と強誘電体薄膜との間に絶縁性
    下地薄膜を有し、この絶縁性下地薄膜が、ペロブスカイ
    ト結晶構造を有し、正方晶であるときは（００１）単一
    配向であり、立方晶であるときは（１００）単一配向で
    ある請求項５または６の膜構造体。
  8. 【請求項８】 基板と絶縁体下地薄膜との間に中間薄膜
    を有し、この中間薄膜が酸化ジルコニウム系薄膜を含
    み、この酸化ジルコニウム系薄膜が、酸化ジルコニウム
    または希土類元素（ＳｃおよびＹを含む）により安定化
    された酸化ジルコニウムを主成分とし、正方晶または単
    斜晶であるときは（００１）単一配向であり、立方晶で
    あるときは（１００）単一配向である請求項３の膜構造
    体。
  9. 【請求項９】 中間薄膜が希土類酸化物系薄膜を含み、
    この希土類酸化物系薄膜が酸化ジルコニウム系薄膜と強
    誘電体薄膜との間に存在し、この希土類酸化物系薄膜
    が、希土類元素（ＳｃおよびＹを含む）の酸化物を主成
    分とし、正方晶または単斜晶であるときは（００１）単
    一配向であり、立方晶であるときは（１００）単一配向
    である請求項８の膜構造体。
  10. 【請求項１０】 強誘電体薄膜に接して導電性下地薄膜
    を有し、この導電性下地薄膜が、Ｐｔ、Ｉｒ、Ｏｓ、Ｒ
    ｅ、Ｐｄ、ＲｈおよびＲｕの少なくとも１種から構成さ
    れた導電性金属薄膜および／またはＩｎを含む酸化物も
    しくはペロブスカイト型結晶構造を有する酸化物で構成
    された導電性酸化物薄膜であり、正方晶であるときは
    （００１）単一配向であり、立方晶であるときは（１０
    ０）単一配向である請求項１〜７のいずれかの膜構造
    体。
  11. 【請求項１１】 強誘電体薄膜表面の少なくとも８０％
    の領域において、基準長さ５００nmでの十点平均粗さＲ
    ｚが１０nm以下である請求項１〜１０のいずれかの膜構
    造体。
  12. 【請求項１２】 強誘電体薄膜中のＴｉの６０原子％以
    下がＺｒ、Ｎｂ、Ｔａ、ＨｆおよびＣｅの少なくとも１
    種で置換されている請求項１〜１１のいずれかの膜構造
    体。
  13. 【請求項１３】 請求項１〜１２のいずれかの膜構造体
    を有する電子デバイス。
  14. 【請求項１４】 請求項１〜１３のいずれかの膜構造体
    を有する記録媒体。
  15. 【請求項１５】 少なくともＰｂおよびＴｉを含む酸化
    物からなる強誘電体薄膜を多元蒸着法により基板上に形
    成するに際し、蒸発源として少なくとも酸化鉛およびＴ
    ｉＯx （１≦ｘ≦１．９）を用い、酸化性ガスを蒸着反
    応室内に導入しながら蒸着を行う強誘電体薄膜の製造方
    法。
  16. 【請求項１６】 蒸発源から供給される元素の原子比を Ｐｂ／Ｔｉ＝Ｅ(Pb/Ti) 、 とし、 形成された強誘電体薄膜中の原子比を Ｐｂ／Ｔｉ＝Ｆ(Pb/Ti) 、 としたとき、 Ｅ(Pb/Ti) ／Ｆ(Pb/Ti) ＝１．５〜３．５ となる請求項１５の強誘電体薄膜の製造方法。
  17. 【請求項１７】 酸化性ガスとして少なくとも一部がラ
    ジカル化した酸素を用いる請求項１５または１６の強誘
    電体薄膜の製造方法。
  18. 【請求項１８】 基板の温度を５００〜７００℃として
    蒸着を行う請求項１５〜１７のいずれかの強誘電体薄膜
    の製造方法。
  19. 【請求項１９】 Ｚｒ、Ｎｂ、Ｔａ、ＨｆおよびＣｅの
    少なくとも１種を含有する強誘電体薄膜が形成される請
    求項１５〜１８のいずれかの強誘電体薄膜の製造方法。
  20. 【請求項２０】 請求項１〜１２のいずれかの膜構造体
    の製造に適用される請求項１５〜１９のいずれかの強誘
    電体薄膜の製造方法。
JP18662596A 1996-06-26 1996-06-26 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法 Expired - Fee Related JP3193302B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18662596A JP3193302B2 (ja) 1996-06-26 1996-06-26 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
US08/883,456 US6121647A (en) 1996-06-26 1997-06-26 Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films
US09/453,505 US6387712B1 (en) 1996-06-26 1999-12-03 Process for preparing ferroelectric thin films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18662596A JP3193302B2 (ja) 1996-06-26 1996-06-26 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPH1017394A JPH1017394A (ja) 1998-01-20
JP3193302B2 true JP3193302B2 (ja) 2001-07-30

Family

ID=16191862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18662596A Expired - Fee Related JP3193302B2 (ja) 1996-06-26 1996-06-26 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法

Country Status (2)

Country Link
US (2) US6121647A (ja)
JP (1) JP3193302B2 (ja)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
US6440750B1 (en) * 1997-06-10 2002-08-27 Agere Systems Guardian Corporation Method of making integrated circuit having a micromagnetic device
JP3594787B2 (ja) * 1998-02-03 2004-12-02 富士通株式会社 半導体装置及びその製造方法
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
JP2000281494A (ja) * 1999-03-26 2000-10-10 Sony Corp 酸化物の結晶成長方法および酸化物積層構造
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6306668B1 (en) * 1999-09-23 2001-10-23 Ut-Battelle, Llc Control method and system for use when growing thin-films on semiconductor-based materials
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6518690B2 (en) * 2000-04-19 2003-02-11 Ngk Insulators, Ltd. Piezoelectric/electrostrictive film type elements and process for producing the same
JP2001313429A (ja) * 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
US6709776B2 (en) 2000-04-27 2004-03-23 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
KR20030011083A (ko) 2000-05-31 2003-02-06 모토로라 인코포레이티드 반도체 디바이스 및 이를 제조하기 위한 방법
US6761835B2 (en) * 2000-07-07 2004-07-13 Tdk Corporation Phosphor multilayer and EL panel
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6617626B2 (en) * 2001-02-28 2003-09-09 Fujitsu Limited Ferroelectric semiconductor memory device and a fabrication process thereof
US6852167B2 (en) 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US7084080B2 (en) * 2001-03-30 2006-08-01 Advanced Technology Materials, Inc. Silicon source reagent compositions, and method of making and using same for microelectronic device structure
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US7005198B2 (en) * 2001-04-19 2006-02-28 The Westaim Corporation Phosphor thin film, preparation method, and EL panel
US6821647B2 (en) * 2001-04-19 2004-11-23 Tdk Corporation Phosphor thin film preparation method, and EL panel
US6507060B2 (en) * 2001-05-23 2003-01-14 Winbond Electronics Corp. Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
JP2003055651A (ja) * 2001-08-10 2003-02-26 Tdk Corp 蛍光体薄膜およびｅｌパネル
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
CN100431066C (zh) * 2001-08-28 2008-11-05 Tdk株式会社 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
CN1295710C (zh) * 2001-08-28 2007-01-17 Tdk株式会社 薄膜电容元件用组合物、绝缘膜、薄膜电容元件和电容器
US6844203B2 (en) 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6781304B2 (en) * 2002-01-21 2004-08-24 Tdk Corporation EL panel
US6933244B2 (en) * 2002-01-22 2005-08-23 Massachusetts Institute Of Technology Method of fabrication for III-V semiconductor surface passivation
JP2003301171A (ja) * 2002-02-06 2003-10-21 Tdk Corp 蛍光体薄膜、その製造方法およびｅｌパネル
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6812100B2 (en) * 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7154140B2 (en) * 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US6970370B2 (en) * 2002-06-21 2005-11-29 Micron Technology, Inc. Ferroelectric write once read only memory for archival storage
US7193893B2 (en) * 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6617178B1 (en) * 2002-07-02 2003-09-09 Agilent Technologies, Inc Test system for ferroelectric materials and noble metal electrodes in semiconductor capacitors
US7221017B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6790791B2 (en) * 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US6884739B2 (en) 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US6967154B2 (en) * 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US7084078B2 (en) * 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
JP4457587B2 (ja) 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP5008869B2 (ja) * 2002-11-13 2012-08-22 日本曹達株式会社 金属−酸素結合を有する分散質、金属酸化物膜、及び単分子膜
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6958302B2 (en) 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US6891714B2 (en) 2003-02-26 2005-05-10 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20040164416A1 (en) * 2003-02-26 2004-08-26 Tdk Corporation Multi-layered unit
US6885540B2 (en) 2003-02-26 2005-04-26 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7067458B2 (en) * 2003-02-26 2006-06-27 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6977806B1 (en) 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20060237760A1 (en) * 2003-02-27 2006-10-26 Tdk Corporation Thin-film capacitative element and electronic circuit and electronic equipment including the same
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
US7192824B2 (en) 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
EP1560279B1 (en) * 2004-01-27 2007-08-22 Matsushita Electric Industrial Co., Ltd. Piezoelectric element and method for manufacturing the same, and ink jet head and ink jet recording apparatus using the piezoelectric element
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
JP2005294452A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いたアクチュエータ素子、フィルター素子、強誘電体メモリ、および光偏向素子
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7619272B2 (en) * 2004-12-07 2009-11-17 Lsi Corporation Bi-axial texturing of high-K dielectric films to reduce leakage currents
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
KR100695139B1 (ko) * 2005-02-07 2007-03-14 삼성전자주식회사 강유전체 기록 매체 및 그의 기록 방법
WO2006085230A1 (en) * 2005-02-08 2006-08-17 Koninklijke Philips Electronics N.V. Lead oxide based photosensitive device and its manufacturing method
JP4415924B2 (ja) * 2005-03-25 2010-02-17 セイコーエプソン株式会社 半導体素子の製造方法、半導体素子の製造装置
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP2007081378A (ja) * 2005-08-17 2007-03-29 Fujitsu Ltd 半導体装置とその製造方法、および薄膜装置
US7572741B2 (en) 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7576948B2 (en) * 2006-02-23 2009-08-18 Seagate Technology Llc Magnetic field read sensor based on the extraordinary hall effect
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US7598096B2 (en) * 2006-12-22 2009-10-06 Intel Corporation Methods of forming ferroelectric crystals as storage media and structures formed thereby
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
WO2017083150A1 (en) 2015-11-13 2017-05-18 IQE, plc Layer structures for rf filters fabricated using rare earth oxides and epitaxial aluminum nitride
JP6720665B2 (ja) * 2016-04-19 2020-07-08 株式会社リコー 強誘電体素子及びその製造方法
CN105914243B (zh) * 2016-07-14 2017-08-08 河南科技大学 一种具有铁电性能的薄膜光电器件及其制备方法
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
KR102400476B1 (ko) * 2016-09-22 2022-05-20 아이큐이, 피엘씨 집적된 에피택셜 금속 전극
US11495670B2 (en) * 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
FR3074337B1 (fr) * 2017-11-30 2021-04-09 Thales Sa Reseau neuromimetique et procede de fabrication associe

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59138004A (ja) * 1983-01-27 1984-08-08 松下電器産業株式会社 強誘電体薄膜
JPS60172103A (ja) * 1984-02-17 1985-09-05 松下電器産業株式会社 強誘電体薄膜
JPS61285609A (ja) * 1985-06-13 1986-12-16 日本曹達株式会社 チタン酸鉛強誘電体薄膜およびその製造方法
JP2532381B2 (ja) * 1986-03-04 1996-09-11 松下電器産業株式会社 強誘電体薄膜素子及びその製造方法
JPS62252005A (ja) * 1986-04-25 1987-11-02 松下電器産業株式会社 強誘電体薄膜素子
JP2568505B2 (ja) * 1986-04-25 1997-01-08 松下電器産業株式会社 強誘電体薄膜素子
DE68908168T2 (de) 1989-06-19 1993-12-16 Roventa Henex Sa Uhr mit einer drehbaren Lünette.
JPH0335249A (ja) * 1989-06-30 1991-02-15 Fuji Kagakushi Kogyo Co Ltd 電子写真用乾式２成分系磁性トナーならびにその製法、およびそれからなる電子写真用乾式２成分系現像剤
JP2542100B2 (ja) * 1990-02-20 1996-10-09 タテホ化学工業株式会社 強誘電体薄膜
JPH03271360A (ja) * 1990-03-20 1991-12-03 Seiko Instr Inc 強誘電体薄膜の製造方法
JPH04199745A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd メモリ素子
DE4115949A1 (de) * 1991-05-16 1992-11-19 Philips Patentverwaltung Pyroelektrisches keramikmaterial und dessen verwendung
JPH0570242A (ja) * 1991-06-26 1993-03-23 Sumitomo Electric Ind Ltd 耐衝撃材用窒化ケイ素系焼結体
JPH05190798A (ja) * 1992-01-08 1993-07-30 Seiko Epson Corp 強誘電体素子
US5850089A (en) * 1992-03-13 1998-12-15 American Research Corporation Of Virginia Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories
JP2924574B2 (ja) * 1993-05-31 1999-07-26 富士ゼロックス株式会社 配向性強誘電体薄膜素子
JPH06349811A (ja) * 1993-06-08 1994-12-22 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法及びその製造装置
JPH0773732A (ja) * 1993-06-23 1995-03-17 Sharp Corp 誘電体薄膜素子及びその製造方法
JPH0794608A (ja) * 1993-09-24 1995-04-07 Ricoh Co Ltd 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ
JPH07202039A (ja) * 1993-12-28 1995-08-04 Nec Corp 不揮発性半導体記憶装置
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5828080A (en) 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JPH08253323A (ja) * 1995-03-10 1996-10-01 Sumitomo Metal Mining Co Ltd 強誘電体薄膜及びその形成用ターゲット並びにそれを用いた強誘電体薄膜の製造方法
JPH08319158A (ja) * 1995-05-19 1996-12-03 Sony Corp 強誘電体材料およびこれを用いた強誘電体メモリ
US5753934A (en) 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JP3137880B2 (ja) 1995-08-25 2001-02-26 ティーディーケイ株式会社 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
US5985404A (en) 1996-08-28 1999-11-16 Tdk Corporation Recording medium, method of making, and information processing apparatus
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ｒ．Ｒａｍｅｓｈ ｅｔ ａｌ．，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌａ−Ｓｒ−Ｃｏ−Ｏ／Ｐｂ−Ｚｒ−Ｔｉ−Ｏ／Ｌａ−Ｓｒ−Ｃｏ−Ｏ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｏｎ ｓｉｌｉｃｏｎ ｖｉａ ｔｅｍｐｌａｔｅ ｇｒｏｗｔｈ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．６３，Ｎｏ．２６，２７ Ｄｅｃ．１９９３，ｐｐ．３５９２−３５９４
Ｓ．Ｇ．Ｇｈｏｎｇｅ ｅｔ ａｌ．，"Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｏｆ ｅｐｉｔａｘｉａｌ ｏｘｉｄｅ ｔｈｉｎ ｆｉｌｍ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｏｎ ｓｉｌｉｃｏｎ ｂｙ ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．６４，Ｎｏ．２５，２０ Ｊｕｎｅ １９９４，ｐｐ．３４０７−３４０９

Also Published As

Publication number Publication date
US6121647A (en) 2000-09-19
US6387712B1 (en) 2002-05-14
JPH1017394A (ja) 1998-01-20

Similar Documents

Publication Publication Date Title
JP3193302B2 (ja) 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
JP3472087B2 (ja) 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
US5753934A (en) Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
US5919515A (en) Ferroelectric thin film, electric device and method for preparing ferroelectric thin film
JP3310881B2 (ja) 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US5985404A (en) Recording medium, method of making, and information processing apparatus
JP3999300B2 (ja) 強誘電体薄膜およびその製造方法
US5828080A (en) Oxide thin film, electronic device substrate and electronic device
EP0732422B1 (en) Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
JP3286181B2 (ja) 記録媒体およびその製造方法ならびに情報処理装置
JP2001313429A (ja) 積層薄膜その製造方法および電子デバイス
JP4401300B2 (ja) （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
JP3669860B2 (ja) 積層薄膜
JP4483849B2 (ja) 強誘電体薄膜
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP4427925B2 (ja) 積層薄膜その製造方法および電子デバイス
JP4142128B2 (ja) 積層薄膜およびその製造方法
JP4142127B2 (ja) 積層薄膜およびその製造方法
JPH11261028A (ja) 薄膜キャパシタ
KR100795664B1 (ko) (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치
JPH11231153A (ja) 強誘電体薄膜素子の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080525

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees