JP3442084B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3442084B2 JP3442084B2 JP14391591A JP14391591A JP3442084B2 JP 3442084 B2 JP3442084 B2 JP 3442084B2 JP 14391591 A JP14391591 A JP 14391591A JP 14391591 A JP14391591 A JP 14391591A JP 3442084 B2 JP3442084 B2 JP 3442084B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- germanium
- metal
- compound
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01314—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of Ge, C or of compounds of Si, Ge or C contacting the insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は微細化が可能で、かつ低
温で形成可能な電極あるいは配線を備えた半導体装置に
関する。
温で形成可能な電極あるいは配線を備えた半導体装置に
関する。
【０００２】
【従来の技術】従来、半導体装置の電極あるいは配線
（以下、電極等と記載する）の材料として不純物が高濃
度に添加された多結晶シリコンが用いられていた。 多
結晶シリコンは安価で安定性が優れているが、電気的抵
抗が比較的大きいために、微細化された電子回路には不
向きであった。またこのものは、ソースおよびドレイン
領域形成の目的で、イオン打ち込み法等によりに基板に
導入される不純物原子によって、その抵抗値が大きく変
動するという問題があった。そこで多結晶シリコンに変
わるより低抵抗な電極等の材料として、ＷＳix、ＴiＳix
等の金属−シリコン化合物（以下、これらをシリサイド
と総称する）が開発され、多結晶シリコン上にシリサイ
ドの層を形成して用いられるようになった。シリサイド
は熱的に安定であるため、多結晶シリコンを用いた半導
体装置製造プロセスへの整合性を有し、また多結晶シリ
コン上にシリサイド層を形成することで電極等の抵抗を
低下させることができ、電子回路の微細化に適したもの
であった。
（以下、電極等と記載する）の材料として不純物が高濃
度に添加された多結晶シリコンが用いられていた。 多
結晶シリコンは安価で安定性が優れているが、電気的抵
抗が比較的大きいために、微細化された電子回路には不
向きであった。またこのものは、ソースおよびドレイン
領域形成の目的で、イオン打ち込み法等によりに基板に
導入される不純物原子によって、その抵抗値が大きく変
動するという問題があった。そこで多結晶シリコンに変
わるより低抵抗な電極等の材料として、ＷＳix、ＴiＳix
等の金属−シリコン化合物（以下、これらをシリサイド
と総称する）が開発され、多結晶シリコン上にシリサイ
ドの層を形成して用いられるようになった。シリサイド
は熱的に安定であるため、多結晶シリコンを用いた半導
体装置製造プロセスへの整合性を有し、また多結晶シリ
コン上にシリサイド層を形成することで電極等の抵抗を
低下させることができ、電子回路の微細化に適したもの
であった。
【０００３】
【発明が解決しようとする課題】しかしながらシリサイ
ド層を形成する際に、９００℃以上の高温で熱処理を行
うため、シリコン基板自体へも影響して損傷や応力が大
きくなり、ソースおよびドレイン領域形成の目的で基板
に注入される不純物の分布領域の制御が困難になる等の
問題があった。
ド層を形成する際に、９００℃以上の高温で熱処理を行
うため、シリコン基板自体へも影響して損傷や応力が大
きくなり、ソースおよびドレイン領域形成の目的で基板
に注入される不純物の分布領域の制御が困難になる等の
問題があった。
【０００４】この発明は前記事情に鑑みてなされたもの
で、微細化が可能であり、かつ低温で形成可能である電
極等を備えた半導体装置の提供を目的とする。
で、微細化が可能であり、かつ低温で形成可能である電
極等を備えた半導体装置の提供を目的とする。
【０００５】
【課題を解決するための手段】かかる課題を解決するた
め、請求項１の発明は、電極あるいは配線のうち、基板
に接しない一部に、金属とゲルマニウムとの化合物ある
いは混合物からなる層および相互拡散により形成された
中間的組成層であって、前記金属と同一の金属とゲルマ
ニウム−シリコン化合物との化合物あるいは混合物から
なる層を有しており、前記金属とゲルマニウムとの反応
開始温度、あるいは前記金属とゲルマニウム−シリコン
化合物との反応開始温度が４５０〜５００℃であること
を特徴とする半導体装置である。また、請求項２の発明
は、電極あるいは配線の少なくとも一部に、金属とゲル
マニウムとの化合物あるいは混合物からなる層と、この
層と基板との間の多結晶シリコン層を有しており、前記
金属とゲルマニウムとの反応開始温度が４５０〜５００
℃であることを特徴とする半導体装置である。請求項３
の発明は、電極あるいは配線の少なくとも一部に、相互
拡散により形成された中間的組成層であって、金属とゲ
ルマニウム−シリコン化合物との化合物あるいは混合物
からなる層と、この層と基板との間の多結晶シリコン層
を有しており、前記金属とゲルマニウム−シリコン化合
物との反応開始温度が４５０〜５００℃であることを特
徴とする半導体装置である。請求項４の発明は、前記電
極あるいは配線が、前記金属とゲルマニウム−シリコン
化合物との化合物あるいは混合物からなる層と多結晶シ
リコン層との相互拡散により形成された中間的組成層を
有していることを特徴とする請求項３記載の半導体装置
である。請求項５の発明は、前記金属とゲルマニウム−
シリコン化合物との化合物あるいは混合物からなる層と
前記多結晶シリコン層との相互拡散が９００℃以下で生
じることを特徴とする請求項３または４に記載の半導体
装置である。請求項６の発明は、前記電極あるいは配線
が、酸化膜上に設けられたことを特 徴とする請求項１な
いし５のいずれかに記載の半導体装置である。
め、請求項１の発明は、電極あるいは配線のうち、基板
に接しない一部に、金属とゲルマニウムとの化合物ある
いは混合物からなる層および相互拡散により形成された
中間的組成層であって、前記金属と同一の金属とゲルマ
ニウム−シリコン化合物との化合物あるいは混合物から
なる層を有しており、前記金属とゲルマニウムとの反応
開始温度、あるいは前記金属とゲルマニウム−シリコン
化合物との反応開始温度が４５０〜５００℃であること
を特徴とする半導体装置である。また、請求項２の発明
は、電極あるいは配線の少なくとも一部に、金属とゲル
マニウムとの化合物あるいは混合物からなる層と、この
層と基板との間の多結晶シリコン層を有しており、前記
金属とゲルマニウムとの反応開始温度が４５０〜５００
℃であることを特徴とする半導体装置である。請求項３
の発明は、電極あるいは配線の少なくとも一部に、相互
拡散により形成された中間的組成層であって、金属とゲ
ルマニウム−シリコン化合物との化合物あるいは混合物
からなる層と、この層と基板との間の多結晶シリコン層
を有しており、前記金属とゲルマニウム−シリコン化合
物との反応開始温度が４５０〜５００℃であることを特
徴とする半導体装置である。請求項４の発明は、前記電
極あるいは配線が、前記金属とゲルマニウム−シリコン
化合物との化合物あるいは混合物からなる層と多結晶シ
リコン層との相互拡散により形成された中間的組成層を
有していることを特徴とする請求項３記載の半導体装置
である。請求項５の発明は、前記金属とゲルマニウム−
シリコン化合物との化合物あるいは混合物からなる層と
前記多結晶シリコン層との相互拡散が９００℃以下で生
じることを特徴とする請求項３または４に記載の半導体
装置である。請求項６の発明は、前記電極あるいは配線
が、酸化膜上に設けられたことを特 徴とする請求項１な
いし５のいずれかに記載の半導体装置である。
【０００６】以下、この発明を詳しく説明する。図１は
本発明の半導体装置の一例であり、電極および配線部分
の構造を示したものである。この例の半導体装置は、シ
リコン基板３の表面に酸化膜４が形成され、その上面
に、下層が多結晶シリコン層５からなり、上層が金属と
ゲルマニウムとの化合物あるいは混合物の層６からなる
積層物である電極１および配線２が設けられ、さらに電
極１の両側には、シリコン基板に不純物が導入された不
純物分布領域７が形成されている。この２つの不純物領
域７は、それぞれトランジスタのソースおよびドレイン
として作用するものである。
本発明の半導体装置の一例であり、電極および配線部分
の構造を示したものである。この例の半導体装置は、シ
リコン基板３の表面に酸化膜４が形成され、その上面
に、下層が多結晶シリコン層５からなり、上層が金属と
ゲルマニウムとの化合物あるいは混合物の層６からなる
積層物である電極１および配線２が設けられ、さらに電
極１の両側には、シリコン基板に不純物が導入された不
純物分布領域７が形成されている。この２つの不純物領
域７は、それぞれトランジスタのソースおよびドレイン
として作用するものである。
【０００７】または、電極１および配線２の上層とし
て、金属とゲルマニウム−シリコン化合物との化合物あ
るいは混合物の層６を用いることもできる。さらに、層
６は金属とゲルマニウムとの化合物あるいは混合物、お
よび金属とゲルマニウム−シリコン化合物との化合物あ
るいは混合物からなる層であってもよい。また、層６と
多結晶シリコン層５との間に、層６と多結晶シリコン層
５との相互拡散により形成された中間的組成層（図示
略）を有していてもよい。この相互拡散は９００℃以下
の温度での熱処理によって行われる。 さらに、上記金属
とゲルマニウムとの、あるいは上記金属とゲルマニウム
−シリコン化合物との反応開始温度は、４５０〜５００
℃となっている。
て、金属とゲルマニウム−シリコン化合物との化合物あ
るいは混合物の層６を用いることもできる。さらに、層
６は金属とゲルマニウムとの化合物あるいは混合物、お
よび金属とゲルマニウム−シリコン化合物との化合物あ
るいは混合物からなる層であってもよい。また、層６と
多結晶シリコン層５との間に、層６と多結晶シリコン層
５との相互拡散により形成された中間的組成層（図示
略）を有していてもよい。この相互拡散は９００℃以下
の温度での熱処理によって行われる。 さらに、上記金属
とゲルマニウムとの、あるいは上記金属とゲルマニウム
−シリコン化合物との反応開始温度は、４５０〜５００
℃となっている。
【０００８】上記金属としては、Ｗ、Ｔｉ、Ｚｒ、Ｔ
ａ、Ｍｏ、Ｎｂ、ＨｆおよびＶなどからなる高融点を有
する遷移金属群、あるいはＣｕ、Ｃｏ、Ｃｒ、Ｎｉおよ
びＭｎなどからなる遷移金属群、あるいはＰｔ、Ｒｈ、
ＩｒおよびＰｄからなる貴金属群より選ばれる１種また
は２種以上のものが用いられる。但し、これらの金属群
のうち、タングステン（化学記号Ｗ）はゲルマニウムと
化合物を作らないので、混合物として用いられる。さら
に、金属とゲルマニウムあるいは金属とゲルマニウム−
シリコン化合物との組成比は１：１〜１：３の範囲が好
ましい。
ａ、Ｍｏ、Ｎｂ、ＨｆおよびＶなどからなる高融点を有
する遷移金属群、あるいはＣｕ、Ｃｏ、Ｃｒ、Ｎｉおよ
びＭｎなどからなる遷移金属群、あるいはＰｔ、Ｒｈ、
ＩｒおよびＰｄからなる貴金属群より選ばれる１種また
は２種以上のものが用いられる。但し、これらの金属群
のうち、タングステン（化学記号Ｗ）はゲルマニウムと
化合物を作らないので、混合物として用いられる。さら
に、金属とゲルマニウムあるいは金属とゲルマニウム−
シリコン化合物との組成比は１：１〜１：３の範囲が好
ましい。
【０００９】本発明において、金属とゲルマニウム、あ
るいは金属とゲルマニウム−シリコン化合物との組成比
がモル比で１:１〜１:３の範囲とした理由は以下の通り
である。一般に金属（記号Ｍ）と周期率表ＩＶ族である
シリコンおよびゲルマニウム（記号Ｘ）とは化学量論的
には組成比が１：１あるいは１：２の化合物を形成する
が、実際の薄膜形成過程や、シリコン、ゲルマニウムあ
るいはゲルマニウム−シリコン化合物と金属との反応過
程においては非化学量論的な組成のものが形成され、実
使用上においては、組成比Ｍ：Ｘが１：１あるいは１：
２のものよりも、Ｘ成分がやや多い１：１＋αあるいは
１：２＋αのものが形成される。そして、これらは成膜
上安定であり、また膜の密着性に優れ、膜の応力上の適
正化が図り易いため、本発明において好適に用いること
ができる。そして、さらにＸ成分が多く、その組成比
Ｍ：Ｘが１：３よりも大きくなると、電気的抵抗値が上
昇する、あるいは膜安定化のための熱処理温度が高くな
るという問題がある。したがって、本発明における金属
とゲルマニウム、あるいは金属とゲルマニウム−シリコ
ン化合物との組成比は１：１〜１：３と設定することが
できる。
るいは金属とゲルマニウム−シリコン化合物との組成比
がモル比で１:１〜１:３の範囲とした理由は以下の通り
である。一般に金属（記号Ｍ）と周期率表ＩＶ族である
シリコンおよびゲルマニウム（記号Ｘ）とは化学量論的
には組成比が１：１あるいは１：２の化合物を形成する
が、実際の薄膜形成過程や、シリコン、ゲルマニウムあ
るいはゲルマニウム−シリコン化合物と金属との反応過
程においては非化学量論的な組成のものが形成され、実
使用上においては、組成比Ｍ：Ｘが１：１あるいは１：
２のものよりも、Ｘ成分がやや多い１：１＋αあるいは
１：２＋αのものが形成される。そして、これらは成膜
上安定であり、また膜の密着性に優れ、膜の応力上の適
正化が図り易いため、本発明において好適に用いること
ができる。そして、さらにＸ成分が多く、その組成比
Ｍ：Ｘが１：３よりも大きくなると、電気的抵抗値が上
昇する、あるいは膜安定化のための熱処理温度が高くな
るという問題がある。したがって、本発明における金属
とゲルマニウム、あるいは金属とゲルマニウム−シリコ
ン化合物との組成比は１：１〜１：３と設定することが
できる。
【００１０】また、ゲルマニウムとシリコンとは任意の
組成で固溶することが知られており、ゲルマニウム−シ
リコン化合物を使用する場合のゲルマニウムおよびシリ
コンの組成比は任意に設定することができる。
組成で固溶することが知られており、ゲルマニウム−シ
リコン化合物を使用する場合のゲルマニウムおよびシリ
コンの組成比は任意に設定することができる。
【００１１】本発明の半導体装置を構成する金属とゲル
マニウムとの化合物あるいは混合物、あるいは金属とゲ
ルマニウム−シリコン化合物との化合物あるいは混合物
からなる層を製造する方法は、例えば多結晶シリコン層
上にこれらの層を、スパッタリング法、反応性スパッタ
リング法、蒸着法、ＣＶＤ法等の任意の手段によって、
直接、成長させることにより形成することもでき（後述
の製造例１）、あるいはゲルマニウムあるいはゲルマニ
ウム−シリコン化合物の層をスパッタリング法、反応性
スパッタリング法、蒸着法、ＣＶＤ法等の任意の手段に
よって成長させ、次いでその上面に金属層を任意の方法
で成長させた後、６００〜９００℃の温度で熱処理を行
い、金属とゲルマニウム、あるいは金属とゲルマニウム
−シリコン化合物とを反応させることにより形成するこ
ともできる（後述の製造例２）。あるいは、多結晶シリ
コン層の上面に金属層を形成し、ゲルマニウムをイオン
注入法により導入することによっても形成することがで
きる。
マニウムとの化合物あるいは混合物、あるいは金属とゲ
ルマニウム−シリコン化合物との化合物あるいは混合物
からなる層を製造する方法は、例えば多結晶シリコン層
上にこれらの層を、スパッタリング法、反応性スパッタ
リング法、蒸着法、ＣＶＤ法等の任意の手段によって、
直接、成長させることにより形成することもでき（後述
の製造例１）、あるいはゲルマニウムあるいはゲルマニ
ウム−シリコン化合物の層をスパッタリング法、反応性
スパッタリング法、蒸着法、ＣＶＤ法等の任意の手段に
よって成長させ、次いでその上面に金属層を任意の方法
で成長させた後、６００〜９００℃の温度で熱処理を行
い、金属とゲルマニウム、あるいは金属とゲルマニウム
−シリコン化合物とを反応させることにより形成するこ
ともできる（後述の製造例２）。あるいは、多結晶シリ
コン層の上面に金属層を形成し、ゲルマニウムをイオン
注入法により導入することによっても形成することがで
きる。
【００１２】以下、本発明の半導体装置の製造例につい
て説明する。図２および図５は、電極１および配線２の
製造工程を示したもので、図３、図４、図６、図７はそ
れぞれの製造例において形成された層を加熱処理した際
の膜組成の変化を示した模式断面図である。図中、Meta
lは金属、Geはゲルマニウム、Poly Geは多結晶ゲルマ
ニウム、Siはシリコン、Poly Siは多結晶シリコンを示
す。
て説明する。図２および図５は、電極１および配線２の
製造工程を示したもので、図３、図４、図６、図７はそ
れぞれの製造例において形成された層を加熱処理した際
の膜組成の変化を示した模式断面図である。図中、Meta
lは金属、Geはゲルマニウム、Poly Geは多結晶ゲルマ
ニウム、Siはシリコン、Poly Siは多結晶シリコンを示
す。
【００１３】（製造例１−Ａ）まず、図２（ａ）に示す
ように、シリコン基板３の表面に酸化膜４を形成した
後、この酸化膜４の上面に不純物が添加された多結晶シ
リコン層５を形成する。次いで、多結晶シリコン層５の
上面全面に金属とゲルマニウムとの化合物あるいは混合
物の層６をスパッタリング法、反応性スパッタリング
法、蒸着法、ＣＶＤ法等の任意の手段により成長させ
る。次に６００〜９００℃の温度で加熱処理を行い、上
記の化合物あるいは混合物の層６と多結晶シリコン層５
とを相互拡散させることによりこれらの密着性を高め、
安定化させる。
ように、シリコン基板３の表面に酸化膜４を形成した
後、この酸化膜４の上面に不純物が添加された多結晶シ
リコン層５を形成する。次いで、多結晶シリコン層５の
上面全面に金属とゲルマニウムとの化合物あるいは混合
物の層６をスパッタリング法、反応性スパッタリング
法、蒸着法、ＣＶＤ法等の任意の手段により成長させ
る。次に６００〜９００℃の温度で加熱処理を行い、上
記の化合物あるいは混合物の層６と多結晶シリコン層５
とを相互拡散させることによりこれらの密着性を高め、
安定化させる。
【００１４】このとき、図３に示すように、多結晶シリ
コン層とその上面全面に形成された金属とゲルマニウム
との化合物あるいは混合物の層との間には、熱処理によ
って相互拡散が起こり、その中間部分で、金属とゲルマ
ニウムとの化合物あるいは混合物の層にシリコンが拡散
された、あるいは多結晶シリコンの層にゲルマニウムが
拡散された中間的組成層が形成される。ここで中間的組
成層とは、必ずしも一様な組成を有する層ではなく、組
成が徐々に変化して、上層あるいは下層の組成に近づく
組成を有する層をいう。
コン層とその上面全面に形成された金属とゲルマニウム
との化合物あるいは混合物の層との間には、熱処理によ
って相互拡散が起こり、その中間部分で、金属とゲルマ
ニウムとの化合物あるいは混合物の層にシリコンが拡散
された、あるいは多結晶シリコンの層にゲルマニウムが
拡散された中間的組成層が形成される。ここで中間的組
成層とは、必ずしも一様な組成を有する層ではなく、組
成が徐々に変化して、上層あるいは下層の組成に近づく
組成を有する層をいう。
【００１５】さらに図２（ｂ）に示すようにエッチング
により不要部分を取り除いて電極１および配線２を形成
する。この後、シリコン基板３のトランジスタ領域へ不
純物を導入して、図１に示すようなトランジスタのソー
スおよびドレインとして作用する不純物分布領域７を形
成する。
により不要部分を取り除いて電極１および配線２を形成
する。この後、シリコン基板３のトランジスタ領域へ不
純物を導入して、図１に示すようなトランジスタのソー
スおよびドレインとして作用する不純物分布領域７を形
成する。
【００１６】（製造例１−Ｂ）製造例１−Ａと同様にし
て多結晶シリコン層５を形成し、この上面全面に金属と
ゲルマニウムと−シリコン化合物との化合物あるいは混
合物の層６をスパッタリング法、反応性スパッタリング
法、蒸着法、ＣＶＤ法等の任意の手段により成長させ
る。次に６００〜９００℃の温度で加熱処理を行い、上
記の化合物あるいは混合物の層６と多結晶シリコン層５
とを相互拡散させることによりこれらの密着性を高め、
安定化させる。
て多結晶シリコン層５を形成し、この上面全面に金属と
ゲルマニウムと−シリコン化合物との化合物あるいは混
合物の層６をスパッタリング法、反応性スパッタリング
法、蒸着法、ＣＶＤ法等の任意の手段により成長させ
る。次に６００〜９００℃の温度で加熱処理を行い、上
記の化合物あるいは混合物の層６と多結晶シリコン層５
とを相互拡散させることによりこれらの密着性を高め、
安定化させる。
【００１７】このとき、図４に示すように、多結晶シリ
コン層とその上面全面に形成された金属とゲルマニウム
−シリコン化合物との化合物あるいは混合物の層との間
には、熱処理によって相互拡散が起こり、その中間部分
で、多結晶シリコンの層にゲルマニウムが拡散された中
間的組成層が形成される。
コン層とその上面全面に形成された金属とゲルマニウム
−シリコン化合物との化合物あるいは混合物の層との間
には、熱処理によって相互拡散が起こり、その中間部分
で、多結晶シリコンの層にゲルマニウムが拡散された中
間的組成層が形成される。
【００１８】さらに図２（ｂ）に示すようにエッチング
により不要部分を取り除いて電極１および配線２を形成
する。この後、シリコン基板３のトランジスタ領域へ不
純物を導入して、図１に示すようなトランジスタのソー
スおよびドレインとして作用する不純物分布領域７を形
成する。
により不要部分を取り除いて電極１および配線２を形成
する。この後、シリコン基板３のトランジスタ領域へ不
純物を導入して、図１に示すようなトランジスタのソー
スおよびドレインとして作用する不純物分布領域７を形
成する。
【００１９】以上、製造例１として示した製造工程は、
現在広く知られかつ使用されている多結晶シリコンとシ
リサイドの積層体からなる電極等の製造工程をそのまま
適用できるものであり、容易に実用することができる。
現在広く知られかつ使用されている多結晶シリコンとシ
リサイドの積層体からなる電極等の製造工程をそのまま
適用できるものであり、容易に実用することができる。
【００２０】また、電極１および配線２の材料として用
いられる、金属とゲルマニウム、あるいは金属とゲルマ
ニウム−シリコン化合物とが、４５０〜５００℃の低温
で反応を開始するため、従来の電極等の材料であるシリ
サイドの形成に必要な９００℃以上の熱処理よりも、低
温による熱処理が可能である。したがって、熱によるシ
リコン基板３の損傷や応力への影響が少なくて済み、不
純物分布領域７の制御が容易になる。
いられる、金属とゲルマニウム、あるいは金属とゲルマ
ニウム−シリコン化合物とが、４５０〜５００℃の低温
で反応を開始するため、従来の電極等の材料であるシリ
サイドの形成に必要な９００℃以上の熱処理よりも、低
温による熱処理が可能である。したがって、熱によるシ
リコン基板３の損傷や応力への影響が少なくて済み、不
純物分布領域７の制御が容易になる。
【００２１】（製造例２−Ａ）製造例１−Ａと同様にし
て形成した多結晶シリコン層５の上面に、図５（ａ）に
示すように、多結晶ゲルマニウムの層８をスパッタリン
グ法、反応性スパッタリング法、蒸着法、ＣＶＤ法等の
任意の手段により成長させる。
て形成した多結晶シリコン層５の上面に、図５（ａ）に
示すように、多結晶ゲルマニウムの層８をスパッタリン
グ法、反応性スパッタリング法、蒸着法、ＣＶＤ法等の
任意の手段により成長させる。
【００２２】次にこの上面に金属層９を任意の方法で成
長させた後、６００〜９００℃の温度で熱処理を行い、
金属とゲルマニウムとを反応させることにより、金属と
ゲルマニウムとの化合物の層６を形成する。
長させた後、６００〜９００℃の温度で熱処理を行い、
金属とゲルマニウムとを反応させることにより、金属と
ゲルマニウムとの化合物の層６を形成する。
【００２３】このとき、図６に示すように、多結晶シリ
コン層とその上面全面に形成された多結晶ゲルマニウム
の層および金属層との間には、熱処理によって相互拡散
が起こり、その中間部分で、金属層にゲルマニウムが拡
散された、あるいは多結晶シリコンの層にゲルマニウム
が拡散された中間的組成層が形成される。さらに加熱処
理を施すことによって、ゲルマニウムの上層および下層
への拡散がさらに進む。ここで、多結晶シリコンの層５
の厚さ、加熱温度、加熱時間等を適宜設定することによ
って、多結晶シリコン層５の下部はほとんど未反応の状
態を保つこができる。
コン層とその上面全面に形成された多結晶ゲルマニウム
の層および金属層との間には、熱処理によって相互拡散
が起こり、その中間部分で、金属層にゲルマニウムが拡
散された、あるいは多結晶シリコンの層にゲルマニウム
が拡散された中間的組成層が形成される。さらに加熱処
理を施すことによって、ゲルマニウムの上層および下層
への拡散がさらに進む。ここで、多結晶シリコンの層５
の厚さ、加熱温度、加熱時間等を適宜設定することによ
って、多結晶シリコン層５の下部はほとんど未反応の状
態を保つこができる。
【００２４】この後、製造例１−Ａと同様にして、図５
（ｂ）に示すようにエッチングにより電極１および配線
２を形成した後、シリコン基板３へ不純物を導入して、
トランジスタのソースおよびドレインとして作用する不
純物分布領域７を形成する。
（ｂ）に示すようにエッチングにより電極１および配線
２を形成した後、シリコン基板３へ不純物を導入して、
トランジスタのソースおよびドレインとして作用する不
純物分布領域７を形成する。
【００２５】（製造例２−Ｂ）シリコン基板３の表面に
酸化膜４を形成した後、この酸化膜４の上面に多結晶シ
リコン−ゲルマニウム化合物の層をスパッタリング法、
反応性スパッタリング法、蒸着法、ＣＶＤ法等の任意の
手段により成長させる。
酸化膜４を形成した後、この酸化膜４の上面に多結晶シ
リコン−ゲルマニウム化合物の層をスパッタリング法、
反応性スパッタリング法、蒸着法、ＣＶＤ法等の任意の
手段により成長させる。
【００２６】次にこの上面に金属層を任意の方法で成長
させた後、６００〜９００℃の温度で熱処理を行い、こ
れらの層を反応させることにより、金属とゲルマニウム
−シリコン化合物との化合物の層を形成する。
させた後、６００〜９００℃の温度で熱処理を行い、こ
れらの層を反応させることにより、金属とゲルマニウム
−シリコン化合物との化合物の層を形成する。
【００２７】このとき、図７に示すように、多結晶シリ
コン−ゲルマニウム化合物の層とその上面全面に形成さ
れた金属の層との間には、熱処理によって相互拡散が起
こり、その中間部分で、金属、ゲルマニウム、シリコン
が相互に拡散された中間的組成層が形成される。
コン−ゲルマニウム化合物の層とその上面全面に形成さ
れた金属の層との間には、熱処理によって相互拡散が起
こり、その中間部分で、金属、ゲルマニウム、シリコン
が相互に拡散された中間的組成層が形成される。
【００２８】この後、製造例１−Ａと同様にして、図５
（ｂ）に示すようにエッチングにより電極１および配線
２を形成した後、シリコン基板３へ不純物を導入して、
トランジスタのソースおよびドレインとして作用する不
純物分布領域７を形成する。
（ｂ）に示すようにエッチングにより電極１および配線
２を形成した後、シリコン基板３へ不純物を導入して、
トランジスタのソースおよびドレインとして作用する不
純物分布領域７を形成する。
【００２９】以上、本発明の半導体装置について製造例
を示したが、いずれの方法においても、加熱処理をする
工程と、エッチングにより電極１および配線２を形成す
る工程の順序は前後しても構わない。
を示したが、いずれの方法においても、加熱処理をする
工程と、エッチングにより電極１および配線２を形成す
る工程の順序は前後しても構わない。
【００３０】あるいは、エッチングにより電極１および
配線２を形成した後に、シリコン基板３へ不純物を導入
してトランジスタのソースおよびドレインとして作用す
る不純物分布領域７を形成し、その後に加熱処理をする
ことも可能である。
配線２を形成した後に、シリコン基板３へ不純物を導入
してトランジスタのソースおよびドレインとして作用す
る不純物分布領域７を形成し、その後に加熱処理をする
ことも可能である。
【００３１】このようにして得られた本発明の半導体装
置はその電極１および配線２のシート抵抗値がいずれも
１〜３Ω／□と、多結晶シリコン層上にシリサイドの層
を形成してなる従来の電極等のシート抵抗値３〜５Ω／
□に比べて低いものとなる。
置はその電極１および配線２のシート抵抗値がいずれも
１〜３Ω／□と、多結晶シリコン層上にシリサイドの層
を形成してなる従来の電極等のシート抵抗値３〜５Ω／
□に比べて低いものとなる。
【００３２】
【発明の効果】以上説明したように、この発明の半導体
装置によれば、電極、配線におけるシート抵抗が、従来
の多結晶シリコン層上にシリサイドの層を形成して得ら
れたものに比べて低いものとなり、電極等の薄膜化およ
び微細化が可能であるため、半導体装置の集積度を向上
させることができる。また、電極、配線は、低温での熱
処理によって形成可能なため、熱による基板への影響が
少なく、品質の向上を図ることができる。
装置によれば、電極、配線におけるシート抵抗が、従来
の多結晶シリコン層上にシリサイドの層を形成して得ら
れたものに比べて低いものとなり、電極等の薄膜化およ
び微細化が可能であるため、半導体装置の集積度を向上
させることができる。また、電極、配線は、低温での熱
処理によって形成可能なため、熱による基板への影響が
少なく、品質の向上を図ることができる。
【図１】 本発明の半導体装置の一例を示す構造図であ
る。
る。
【図２】 本発明の半導体装置の製造工程を示す構造図
である。
である。
【図３】 製造例１−Ａにおいて形成された層を加熱処
理した際の膜組成の変化を示した模式断面図である。
理した際の膜組成の変化を示した模式断面図である。
【図４】 製造例１−Ｂにおいて形成された層を加熱処
理した際の膜組成の変化を示した模式断面図である。
理した際の膜組成の変化を示した模式断面図である。
【図５】 本発明の半導体装置の製造工程を示す構造図
である。
である。
【図６】 製造例２−Ａにおいて形成された層を加熱処
理した際の膜組成の変化を示した模式断面図である。
理した際の膜組成の変化を示した模式断面図である。
【図７】 製造例２−Ｂにおいて形成された層を加熱処
理した際の膜組成の変化を示した模式断面図である。
理した際の膜組成の変化を示した模式断面図である。
１…電極、２…配線、６…金属とゲルマニウムとの化合
物あるいは混合物、あるいは金属とゲルマニウム−シリ
コン化合物との化合物あるいは混合物からなる層
物あるいは混合物、あるいは金属とゲルマニウム−シリ
コン化合物との化合物あるいは混合物からなる層
Claims (6)
- 【請求項１】電極あるいは配線のうち、基板に接しない
一部に、 金属とゲルマニウムとの化合物あるいは混合物からなる
層および相互拡散により形成された中間的組成層であっ
て、前記金属と同一の金属とゲルマニウム−シリコン化
合物との化合物あるいは混合物からなる層を有してお
り、 前記金属とゲルマニウムとの反応開始温度、あるいは前
記金属とゲルマニウム−シリコン化合物との反応開始温
度が４５０〜５００℃であることを特徴とする半導体装
置。 - 【請求項２】電極あるいは配線の少なくとも一部に、 金属とゲルマニウムとの化合物あるいは混合物からなる
層と、この層と基板との間の多結晶シリコン層を有して
おり、 前記金属とゲルマニウムとの反応開始温度が４５０〜５
００℃である ことを特徴とする半導体装置。 - 【請求項３】電極あるいは配線の少なくとも一部に、 相互拡散により形成された中間的組成層であって、金属
とゲルマニウム−シリコン化合物との化合物あるいは混
合物からなる層と、この層と基板との間の多結晶シリコ
ン層を有しており、 前記金属とゲルマニウム−シリコン化合物との反応開始
温度が４５０〜５００℃であることを特徴とする 半導体
装置。 - 【請求項４】前記電極あるいは配線が、前記金属とゲル
マニウム−シリコン化合物との化合物あるいは混合物か
らなる層と多結晶シリコン層との相互拡散により形成さ
れた中間的組成層を有していることを特徴とする請求項
３記載の半導体装置。 - 【請求項５】前記金属とゲルマニウム−シリコン化合物
との化合物あるいは混合物からなる層と前記多結晶シリ
コン層との相互拡散が９００℃以下で生じることを特徴
とする請求項３または４に記載の半導体装置。 - 【請求項６】前記電極あるいは配線が、酸化膜上に設け
られたことを特徴とする請求項１ないし５のいずれかに
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14391591A JP3442084B2 (ja) | 1991-05-20 | 1991-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14391591A JP3442084B2 (ja) | 1991-05-20 | 1991-05-20 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001147999A Division JP3409793B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体装置およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04343230A JPH04343230A (ja) | 1992-11-30 |
| JP3442084B2 true JP3442084B2 (ja) | 2003-09-02 |
Family
ID=15350057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14391591A Expired - Lifetime JP3442084B2 (ja) | 1991-05-20 | 1991-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3442084B2 (ja) |
-
1991
- 1991-05-20 JP JP14391591A patent/JP3442084B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04343230A (ja) | 1992-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132750B2 (ja) | 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法 | |
| EP0689237B1 (en) | Method of forming metal silicide films on source and drain regions | |
| JP2002343742A (ja) | （１００）面のＳｉ上のエピタキシャルニッケルシリサイドまたはアモルファスＳｉ上の安定したニッケルシリサイドを含むデバイスおよびその製造方法 | |
| JPS6072272A (ja) | 半導体装置の製造方法 | |
| US5880505A (en) | C49-structured tungsten-containing titanium salicide structure | |
| JP3442084B2 (ja) | 半導体装置 | |
| JP3409793B2 (ja) | 半導体装置およびその製法 | |
| JP3791500B2 (ja) | 半導体装置の製法 | |
| JPH0147012B2 (ja) | ||
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JPS6063962A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH09320985A (ja) | 半導体装置および該半導体装置の製造方法 | |
| JPH0277149A (ja) | 半導体装置およびその製造方法 | |
| JPS58134427A (ja) | 半導体装置の製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3537273B2 (ja) | 半導体装置の製造方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JPS61251170A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH04113677A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH088252A (ja) | 半導体素子の製造方法 | |
| JPH0377658B2 (ja) | ||
| JPS5846651A (ja) | 電極配線の製造方法 | |
| JP2003282592A (ja) | 半導体装置の製造方法 | |
| JPH10256191A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010327 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |