JPS63301563A - ゲ−ト・タ−ン・オフ・サイリスタ - Google Patents
ゲ−ト・タ−ン・オフ・サイリスタInfo
- Publication number
- JPS63301563A JPS63301563A JP62196911A JP19691187A JPS63301563A JP S63301563 A JPS63301563 A JP S63301563A JP 62196911 A JP62196911 A JP 62196911A JP 19691187 A JP19691187 A JP 19691187A JP S63301563 A JPS63301563 A JP S63301563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- layers
- electrode
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/131—Thyristors having built-in components
- H10D84/133—Thyristors having built-in components the built-in components being capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、pnpn4層よりなり、一方のベース層に設
けられたゲート電極からの電流引き抜き作用により自己
消弧可能なゲート・ターン・オフ・(以下GTOと記す
)サイリスクに関する。
けられたゲート電極からの電流引き抜き作用により自己
消弧可能なゲート・ターン・オフ・(以下GTOと記す
)サイリスクに関する。
第3図は、従来のGTOサイリスクの要部断面図であり
、pエミッタl、nベース2. pベース3及びnエ
ミッタ4の4層構造からなり、pエミッタ層にアノード
電極5. pベース層にゲート電極6.nエミッタ層
にカソードを極7がそれぞれ被着しており、nエミッタ
4は短冊状になっている単位GTOサイリスク (以下
セグメントと略す)を示す、第4図に、セグメントが4
個配置されたGTOサイリスタ素体のカソード電極側か
ら見た平面図を示す、GTOサイリスタの主要な特性の
一つである可制御電流は、ゲート電極6からゲート電流
を引き抜く作用により実現される。
、pエミッタl、nベース2. pベース3及びnエ
ミッタ4の4層構造からなり、pエミッタ層にアノード
電極5. pベース層にゲート電極6.nエミッタ層
にカソードを極7がそれぞれ被着しており、nエミッタ
4は短冊状になっている単位GTOサイリスク (以下
セグメントと略す)を示す、第4図に、セグメントが4
個配置されたGTOサイリスタ素体のカソード電極側か
ら見た平面図を示す、GTOサイリスタの主要な特性の
一つである可制御電流は、ゲート電極6からゲート電流
を引き抜く作用により実現される。
多数セグメントが配置された実際のGTOサイリスタに
おいては、セグメントの電気的特性、例えば、オン電圧
やゲートインピーダンスにばらつきが存在するため、タ
ーン・オフ時のゲート電流引き抜き作用が各セグメント
において均等にならず、ターン・オフ時の最終段階にお
いである特定のセグメント、例えば、オン電圧が低いも
しくはゲートインピーダンスが高いセグメントへの電流
集中が起こり、ターン・オフ破壊にいたる、この特定の
セグメントへの電流集中の効果は、GTOサイリスタの
可制御電流の向上をさまたげている。
おいては、セグメントの電気的特性、例えば、オン電圧
やゲートインピーダンスにばらつきが存在するため、タ
ーン・オフ時のゲート電流引き抜き作用が各セグメント
において均等にならず、ターン・オフ時の最終段階にお
いである特定のセグメント、例えば、オン電圧が低いも
しくはゲートインピーダンスが高いセグメントへの電流
集中が起こり、ターン・オフ破壊にいたる、この特定の
セグメントへの電流集中の効果は、GTOサイリスタの
可制御電流の向上をさまたげている。
従来の拡散方法やライフタイムキラー注入方法による各
層の形成では、セグメントの電気的特性の均等化をはか
るのに限度があり、飛躍的な可制御電流の向上はあまり
期待できない。
層の形成では、セグメントの電気的特性の均等化をはか
るのに限度があり、飛躍的な可制御電流の向上はあまり
期待できない。
本発明の目的は、ターン・オフ時にある特定のセグメン
トへの電流の集中を低減させ、大きな回訓m電流能力を
持つGTOサイリスクを提供することにある。
トへの電流の集中を低減させ、大きな回訓m電流能力を
持つGTOサイリスクを提供することにある。
上記の目的を達成するために、本発明はゲート電極の被
着するベース層に隣接して設けられる短冊状のエミッタ
層とそれに接続される主電極の間に抵抗層が介在するも
のとする。
着するベース層に隣接して設けられる短冊状のエミッタ
層とそれに接続される主電極の間に抵抗層が介在するも
のとする。
本発明によってエミッタ層と主電極の間に設けられる抵
抗層とは、ターン・オフ時の電流集中を分散させると同
時に、そのエミッタ層とゲート電極の被着するベース層
との間の接合の回復を速める作用をもたらし、可制御電
流の向上を図ることができる。
抗層とは、ターン・オフ時の電流集中を分散させると同
時に、そのエミッタ層とゲート電極の被着するベース層
との間の接合の回復を速める作用をもたらし、可制御電
流の向上を図ることができる。
第1.第2図に、本発明の実施例を示し、第3゜第4図
と共通の部分には同一の符号が付されている。第1図の
実施例では、多数配置されたセグメントのnエミッタ層
4の表面に、例えば多結晶シリコン等からなる抵抗層8
を被着し、この抵抗層8の地表面にカソード電極7が取
付けられている。
と共通の部分には同一の符号が付されている。第1図の
実施例では、多数配置されたセグメントのnエミッタ層
4の表面に、例えば多結晶シリコン等からなる抵抗層8
を被着し、この抵抗層8の地表面にカソード電極7が取
付けられている。
第2図に他の実施例を示す、この場合、抵抗層8は、n
エミッタ層4とは接しておらず、nエミッタ層4に被着
した金属N9とカソード電極7の間にはさまれている。
エミッタ層4とは接しておらず、nエミッタ層4に被着
した金属N9とカソード電極7の間にはさまれている。
この構造により抵抗層8の材料の選択範囲を広げること
ができる。
ができる。
このように、セグメントのnエミッタN4とカソード電
極7の間に抵抗118を設けることにより、大幅な可制
御電流の向上が見られる。第5図は、抵抗層8の抵抗値
と可制御電流およびオン電圧の関係を示し、nエミッタ
層上の抵抗層8の抵抗を1mm”当たり15−Ω以上に
することで、可制御電流の有意な増加が観測される。一
方、オン電圧も抵抗層8の抵抗値を増すに従って上昇し
、抵抗値が1 mll”当たり500+aΩを超えると
1.5 V以上の増加となり、通電による素子の電力発
生損失が増えて実用上素子の冷却に関してコストアップ
になる。
極7の間に抵抗118を設けることにより、大幅な可制
御電流の向上が見られる。第5図は、抵抗層8の抵抗値
と可制御電流およびオン電圧の関係を示し、nエミッタ
層上の抵抗層8の抵抗を1mm”当たり15−Ω以上に
することで、可制御電流の有意な増加が観測される。一
方、オン電圧も抵抗層8の抵抗値を増すに従って上昇し
、抵抗値が1 mll”当たり500+aΩを超えると
1.5 V以上の増加となり、通電による素子の電力発
生損失が増えて実用上素子の冷却に関してコストアップ
になる。
従って、本発明に基づく抵抗層8によってオン電圧の大
幅な上昇をもたらさないで効果的に可制御電流を向上さ
せるには、その抵抗値が1mm”当たり15 raΩか
ら500−Ωの範囲にあることが望ましい。
幅な上昇をもたらさないで効果的に可制御電流を向上さ
せるには、その抵抗値が1mm”当たり15 raΩか
ら500−Ωの範囲にあることが望ましい。
本発明によれば、短冊状のnエミッタと主電極の間に抵
抗層を設けることにより、この抵抗層での電圧降下が、
とりわけターン・オフの最終段階におけるある特定のセ
グメントへの電流集中を緩和し、各セグメント間の電流
バランスを良好にするとともに、この電圧降下はちょう
どアノード電流をゲートに分流させる作用を行うので、
各セグメントの電流分担のみならずターン・オフ時間を
均等化しようとする結果、再割Witの大幅な向上をも
たらしたものと考えられる。特に、抵抗層の抵抗値が1
mm”当たり15 mΩ以上でその効果が顕著となり
、500−Ωを超えないようにすることで素子のオン電
圧の上昇を適当な範囲に抑えることができる。
抗層を設けることにより、この抵抗層での電圧降下が、
とりわけターン・オフの最終段階におけるある特定のセ
グメントへの電流集中を緩和し、各セグメント間の電流
バランスを良好にするとともに、この電圧降下はちょう
どアノード電流をゲートに分流させる作用を行うので、
各セグメントの電流分担のみならずターン・オフ時間を
均等化しようとする結果、再割Witの大幅な向上をも
たらしたものと考えられる。特に、抵抗層の抵抗値が1
mm”当たり15 mΩ以上でその効果が顕著となり
、500−Ωを超えないようにすることで素子のオン電
圧の上昇を適当な範囲に抑えることができる。
第1図は本発明の一実施例の要部断面図、第2図は別の
実施例の要部断面図、第3図は従来のGToサイリスク
の要部断面図、第4図はGTOすイリスタ素体全体の平
面図、第5図は本発明による抵抗層の抵抗値と可制御電
流およびオン電圧との関係線図である。 lapミルエミッタ:nベース、3:pベース、4:n
エミッタ、6:ゲート?f極、7:カソード電極、8:
抵抗層、9:金属電極。 、メー゛− 第1図 第2図 第3図 第4図 第5図
実施例の要部断面図、第3図は従来のGToサイリスク
の要部断面図、第4図はGTOすイリスタ素体全体の平
面図、第5図は本発明による抵抗層の抵抗値と可制御電
流およびオン電圧との関係線図である。 lapミルエミッタ:nベース、3:pベース、4:n
エミッタ、6:ゲート?f極、7:カソード電極、8:
抵抗層、9:金属電極。 、メー゛− 第1図 第2図 第3図 第4図 第5図
Claims (1)
- 【特許請求の範囲】 1)交互に異なる導電形を有する隣接した4層よりなり
、内側のベース層の一つにゲート電極が被着され、該ベ
ース層に隣接する外側に複数の短冊状のエミッタ層が設
けられるものにおいて、該短冊状のエミッタ層と該エミ
ッタ層に接続される主電極の間に抵抗層が介在すること
をことを特徴とするゲート・ターン・オフ・サイリスタ
。 2)特許請求の範囲第1項記載のサイリスタにおいて、
抵抗層がエミッタ層に接触することを特徴とするゲート
・ターン・オフ・サイリスタ。 3)特許請求の範囲第1項記載のサイリスタにおいて、
抵抗層がエミッタ層に被着された金属電極に接触するこ
とを特徴とするゲート・ターン・オフ・サイリスタ。 4)特許請求の範囲第1項から第3項までのいずれかに
記載のサイリスタにおいて、抵抗層の抵抗値が面積1m
m^2当たり15mΩないし500mΩの範囲にあるこ
とを特徴とするゲート・ターン・オフ・サイリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196911A JPH0658959B2 (ja) | 1987-01-29 | 1987-08-06 | ゲ−ト・タ−ン・オフ・サイリスタ |
| DE3802050A DE3802050C2 (de) | 1987-01-29 | 1988-01-25 | Abschaltthyristor |
| FR888800844A FR2610452B1 (fr) | 1987-01-29 | 1988-01-26 | Thyristor a gain de commande a l'ouverture |
| US07/383,263 US5010384A (en) | 1987-01-29 | 1989-07-20 | Gate turn-off thyristor with resistance layers |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-18963 | 1987-01-29 | ||
| JP1896387 | 1987-01-29 | ||
| JP62196911A JPH0658959B2 (ja) | 1987-01-29 | 1987-08-06 | ゲ−ト・タ−ン・オフ・サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63301563A true JPS63301563A (ja) | 1988-12-08 |
| JPH0658959B2 JPH0658959B2 (ja) | 1994-08-03 |
Family
ID=26355736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62196911A Expired - Lifetime JPH0658959B2 (ja) | 1987-01-29 | 1987-08-06 | ゲ−ト・タ−ン・オフ・サイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5010384A (ja) |
| JP (1) | JPH0658959B2 (ja) |
| DE (1) | DE3802050C2 (ja) |
| FR (1) | FR2610452B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2960506B2 (ja) * | 1990-09-19 | 1999-10-06 | 株式会社日立製作所 | ターンオフ形半導体素子 |
| DE4402884C1 (de) * | 1994-02-01 | 1995-05-18 | Daimler Benz Ag | Abschaltbares Leistungshalbleiterbauelement |
| DE19640242C2 (de) * | 1996-09-30 | 2002-01-10 | Infineon Technologies Ag | Kathodenanordnung für GTO-Thyristor |
| DE59712922D1 (de) * | 1996-09-30 | 2008-04-17 | Infineon Technologies Ag | GTO-Thyristor |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526624A (en) * | 1978-08-14 | 1980-02-26 | Sony Corp | Semiconductor device |
| JPS55165672A (en) * | 1979-06-11 | 1980-12-24 | Fujitsu Ltd | Semiconductor device |
| JPS5610967A (en) * | 1979-07-06 | 1981-02-03 | Hitachi Ltd | Semiconductor device |
| JPS5626985A (en) * | 1979-08-10 | 1981-03-16 | British Gas Corp | Slag tap for coal gasification plant and improvement of coal gasification plant with said slag tap |
| JPS5632793A (en) * | 1979-08-24 | 1981-04-02 | Fujitsu Ltd | Wiring route determining system |
| JPS56125872A (en) * | 1980-03-10 | 1981-10-02 | Hitachi Ltd | Semiconductor switchgear and its manufacture |
| JPS584826A (ja) * | 1981-06-13 | 1983-01-12 | カークロ・エンジニアリング・グループ・パブリック・リミテド・カンパニー | カード・クロージング・アセンブリ |
| JPS5952551A (ja) * | 1982-09-20 | 1984-03-27 | Sumitomo Metal Ind Ltd | 電気集塵装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE755356A (fr) * | 1969-08-27 | 1971-03-01 | Westinghouse Electric Corp | Interrupteur a semi conducteur a grille de commande pour courant eleve |
| US4127863A (en) * | 1975-10-01 | 1978-11-28 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast |
| DE2825794C2 (de) * | 1978-06-13 | 1986-03-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abschaltbarer Thyristor |
| CA1136773A (en) * | 1978-08-14 | 1982-11-30 | Norikazu Ohuchi | Semiconductor device |
| US4411708A (en) * | 1980-08-25 | 1983-10-25 | Trw Inc. | Method of making precision doped polysilicon vertical ballast resistors by multiple implantations |
| JPS5778173A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| DE3274035D1 (en) * | 1981-04-30 | 1986-12-04 | Toshiba Kk | Semiconductor device having a plurality of element units operable in parallel |
| JPS5952551B2 (ja) * | 1981-06-29 | 1984-12-20 | 株式会社東芝 | ゲ−トタ−ンオフサイリスタ |
| JPS59121871A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置 |
| DE3667362D1 (de) * | 1985-10-15 | 1990-01-11 | Siemens Ag | Leistungsthyristor. |
-
1987
- 1987-08-06 JP JP62196911A patent/JPH0658959B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-25 DE DE3802050A patent/DE3802050C2/de not_active Expired - Fee Related
- 1988-01-26 FR FR888800844A patent/FR2610452B1/fr not_active Expired - Lifetime
-
1989
- 1989-07-20 US US07/383,263 patent/US5010384A/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526624A (en) * | 1978-08-14 | 1980-02-26 | Sony Corp | Semiconductor device |
| JPS55165672A (en) * | 1979-06-11 | 1980-12-24 | Fujitsu Ltd | Semiconductor device |
| JPS5610967A (en) * | 1979-07-06 | 1981-02-03 | Hitachi Ltd | Semiconductor device |
| JPS5626985A (en) * | 1979-08-10 | 1981-03-16 | British Gas Corp | Slag tap for coal gasification plant and improvement of coal gasification plant with said slag tap |
| JPS5632793A (en) * | 1979-08-24 | 1981-04-02 | Fujitsu Ltd | Wiring route determining system |
| JPS56125872A (en) * | 1980-03-10 | 1981-10-02 | Hitachi Ltd | Semiconductor switchgear and its manufacture |
| JPS584826A (ja) * | 1981-06-13 | 1983-01-12 | カークロ・エンジニアリング・グループ・パブリック・リミテド・カンパニー | カード・クロージング・アセンブリ |
| JPS5952551A (ja) * | 1982-09-20 | 1984-03-27 | Sumitomo Metal Ind Ltd | 電気集塵装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5010384A (en) | 1991-04-23 |
| DE3802050C2 (de) | 1995-02-02 |
| FR2610452B1 (fr) | 1991-10-31 |
| DE3802050A1 (de) | 1988-08-11 |
| FR2610452A1 (fr) | 1988-08-05 |
| JPH0658959B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1163728A (en) | Thyristor having controllable emitter short circuits and a method for its operation | |
| JPS6358376B2 (ja) | ||
| US4626888A (en) | Gate turn-off thyristor | |
| JP4230681B2 (ja) | 高耐圧半導体装置 | |
| EP0143259B1 (en) | Composite type thyristor | |
| JPS6141145B2 (ja) | ||
| JPS609670B2 (ja) | サイリスタ | |
| JPS63301563A (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| JPS62109361A (ja) | サイリスタ | |
| JPH0126549B2 (ja) | ||
| JPH0138383B2 (ja) | ||
| EP0645053B1 (en) | Field effect transistor controlled thyristor having improved turn-on characteristics | |
| EP0081642A2 (en) | Multicellular thyristor | |
| US5111268A (en) | Semiconductor device with improved turn-off capability | |
| JP2024541594A (ja) | 半導体デバイスおよび半導体デバイスを動作させるための方法 | |
| JPH0142510B2 (ja) | ||
| JPH0138384B2 (ja) | ||
| JPS6248392B2 (ja) | ||
| JPH0682832B2 (ja) | 半導体スイツチング装置 | |
| US4758871A (en) | Thyristor with multiple groups of insulated control electrodes | |
| JP4078895B2 (ja) | 半導体装置 | |
| JP2688510B2 (ja) | ゲートターンオフサイリスタの駆動方法 | |
| JPH0691246B2 (ja) | 半導体装置 | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| JP2797890B2 (ja) | 複合半導体装置 |