JP4244096B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4244096B2 JP4244096B2 JP2000113772A JP2000113772A JP4244096B2 JP 4244096 B2 JP4244096 B2 JP 4244096B2 JP 2000113772 A JP2000113772 A JP 2000113772A JP 2000113772 A JP2000113772 A JP 2000113772A JP 4244096 B2 JP4244096 B2 JP 4244096B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- electrode
- semiconductor device
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、情報通信機器、事務用電子機器等に利用される半導体画像センサーを内蔵し、さらに外部端子との接続配線などを有し、高密度実装が可能な実装を可能とした半導体装置に関するものである。本発明の半導体装置により、情報通信機器、事務用電子機器等の小型化を容易にするものである。
【０００２】
【従来の技術】
近年、半導体装置およびその製造方法は電子機器の小型化、高機能化に伴い、小型化、高密度化を要求されるようになり、たとえばＣＣＤやＣＭＯＳセンサーといった画像センサーが開発されている。
【０００３】
以下、従来の画像センサーと呼ばれる半導体装置およびその製造方法について断面図を参照にしながら説明する。
【０００４】
図６は、従来の画像センサーと呼ばれる半導体装置を示す断面図である。図６において１０１は半導体チップまたは半導体ウエハー、１０２は半導体ウエハー１０１上に形成された画素部、１０３は電極パッド、１０４は封止樹脂、１０５はリードフレーム、１０６はダイスボンド材、１０７はＡｕ線、１０８は封止用のガラスプレートである。
【０００５】
同図に示すように、従来の画像センサーと呼ばれる半導体装置は、半導体ウエハー１０１上の電極パッド１０３がＡｕ線１０７を介してリードフレーム１０５に接続されており、また半導体ウエハー１０１の主面側がガラスプレート１０８により覆われた構造を有している。
【０００６】
次に、従来の半導体装置の製造方法について、同図を参照にしながら説明する。
【０００７】
まず、半導体ウエハー１０１をあらかじめ封止樹脂１０４を形成したリードフレーム１０５上にダイボンド材１０６により接合する。
【０００８】
次に、Ａｕ線１０７を用いて周知のワイヤーボンド法により、前記半導体ウエハー１０１上の電極パッド１０３とリードフレーム１０５とを電気的に接続する。
【０００９】
次に、ガラスプレート１０８を接着剤（図示せず）を用いて封止樹脂に接着する。以上により、半導体装置を製造していた。
【００１０】
すなわち、このような半導体装置の構造を採用することにより、半導体ウエハー１０１上の画素部１０２が封止樹脂で覆われることなく、なおかつＡｕ線を保護することが可能になるので、情報通信機器、事務用電子機器等の小型化を図れるものである。
【００１１】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置においては、以下のような諸問題があった。
【００１２】
前記従来の半導体装置では、半導体ウエハ−とガラスプレートの間は中空であるため組立工程中にダストが半導体ウエハーの画素部に付着したり、組立後、吸湿することにより、ガラスプレートの半導体ウエハ側に結露を生じ、信頼性に乏しいという問題があった。
【００１３】
本発明は前記従来の諸問題を解決するものであり、その目的は、信頼性や実装密度の高い低コストの半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために本発明では、請求項１および２に記載されている半導体装置に関する手段と、請求項３に記載されている半導体装置の製造方法に関する手段とを講じている。
【００１５】
本発明の基本的な半導体装置は、請求項１に記載されているように、半導体素子の第１の面に画像素子部および電極が形成され、前記第１の面の前記電極を除く領域で前記画像素子部を覆うように透明な絶縁樹脂層が形成され、開口部を有する樹脂基板に形成された配線金属と前記電極とがバンプを介して接合され、前記配線金属と前記バンプとの接合部が封止樹脂で封止され、前記画像素子部が前記樹脂基板の開口部に対向し、前記樹脂基板上に外部端子が設けられ、前記封止樹脂は、前記透明な絶縁樹脂層と接しており、前記封止樹脂と前記透明な絶縁樹脂層とにより前記半導体素子の画像素子側全面が被覆されている。
【００１６】
これにより、透明な絶縁樹脂層が半導体基板の主面を保護するので、画像素子部へのダスト付着がなくなる。すなわち、信頼性の高い半導体装置を実現することができる。
【００１７】
そして、従来のように、ガラスプレートと封止樹脂からなる中空構造をしていないため、ガラスプレートの画像素子部側に結露が生じることがなくなる。
【００１８】
また封止樹脂を注入する際、絶縁樹脂がダムとなり、画像素子部への封止樹脂の流出を防ぐことができる。
【００２０】
請求項２に記載されているように、前記半導体装置において、前記半導体素子の第１の面の前記素子電極を除く領域にパッシベーション膜をさらに備え、前記絶縁樹脂層は、前記パッシベーション膜の上に形成されている。
【００２１】
これにより、より信頼性の高い半導体装置を得ることができる。
【００２２】
本発明の半導体装置の製造方法は、請求項３に記載されているように、半導体基板上の第１の面上に透明な絶縁樹脂層を形成する第１の工程と、前記透明な絶縁樹脂層のうち素子電極の上方に位置する領域を選択的に除去して、前記素子電極を露出させる開口部を形成する第２の工程と、前記素子電極にバンプを形成する第３の工程と、前記半導体基板を半導体チップ単位の半導体素子に分割する第４の工程と、前記半導体素子の画像素子部が樹脂基板の開口部に対向するように、前記半導体素子を前記樹脂基板に搭載するとともに、前記バンプと前記樹脂基板の配線金属とを接合する第５の工程と、前記バンプと前記半導体基板の接合部および前記配線金属と前記バンプとの接合部を封止樹脂により前記透明な絶縁樹脂層と接するように封止し、前記封止樹脂と前記透明な絶縁樹脂層で半導体素子の画像素子側全面を覆う第６の工程とを備える。
【００２３】
この方法により、チップに分離される前のウエハのままで、多数のチップ領域における画像素子上に塗布した透明な絶縁樹脂層をパターニングすることにより形成することができるので、製造コストを大幅に低減することができる。よって、請求項１の半導体を容易に実現することができる。
【００２５】
【発明の実施の形態】
以下、本発明の一実施形態について、図面を参照しながら説明する。
【００２６】
まず、本発明の第１の実施形態について、図１〜図４を参照しながら説明する。
【００２７】
図１は、本実施形態における半導体装置の平面図であり、図２は本実施形態に係る半導体装置の断面図、図３（ａ）〜（ｆ），図４（ａ）〜（ｃ）は本実施形態における半導体装置の製造工程を示す断面図である。
【００２８】
図１および図２において、１０はトランジスタ等の半導体素子および画像素子部１１によって構成される半導体集積回路を内部に有する半導体基板である。この半導体基板１０は、ウエハ状態であってもよいし、ウエハから切り出されたチップ状態であってもよい。この半導体基板１０の主面の一部（電極配置領域）には、半導体基板１０の素子電極１２が配置されている。
【００２９】
ただし、本実施形態では、電極配置領域は、半導体基板がチップに分割されている場合には、その周辺部である。また、半導体基板１０の主面上において、素子電極１２を除く領域に絶縁樹脂層１３が設けられている。
【００３０】
なお、半導体基板１０の主面のうち素子電極１２以外の領域は、パッシベーション膜（図示せず）によって覆われている。素子電極１２の上にはバンプ１４が形成されており、貫通穴１５が設けられた樹脂基板１６の配線金属１７と電気的に接続されている。
【００３１】
また、バンプ１４と配線金属１７の接続部は、封止樹脂１８により保護されている。また、配線金属の一部には外部電極としてはんだボール１９が搭載されている。なお、樹脂基板１６は、配線金属１７のバンプ１４との接続部およびはんだボール搭載部以外の領域はソルダーレジスト２０で覆われている。
【００３２】
本実施形態の半導体装置によると、半導体基板１０の画像素子部１１が絶縁樹脂層１３により保護されているので、外部からの機械的ダメージに強い構造となっている。
【００３３】
また、信頼性の観点から半導体基板の素子電極と樹脂基板の配線金属との接合部を封止する必要があるがその際、絶縁樹脂は、封止樹脂の画素部への進入を防止するダムの役割を果たすため、信頼性の高い実装構造を実現することができる。
【００３４】
以上、本実施形態の半導体装置は、開口部１５を有した樹脂基板１６上に画像素子部１１を含む半導体素子が配置されている半導体基板１０がバンプ１４を介して前記樹脂基板上の配線金属１７と接合され、前記樹脂基板１６とバンプ１４との領域が封止樹脂１８で封止され、前記半導体基板１０の画像素子部１１が絶縁樹脂１３で部分的に被覆されて、その画像素子部１１が前記樹脂基板１６の開口部１５に位置し、前記樹脂基板１６上にはんだボール１９が外部端子として設けられている半導体装置である。
【００３５】
次に、本実施形態の半導体装置の製造方法について、図３（ａ）〜（ｆ）および図４（ａ）〜（ｃ）を参照しながら説明する。図３（ａ）〜（ｆ）および図４（ａ）〜（ｃ）は、図１および図２に示す半導体装置の構造を実現するための製造工程を示す断面図である。
【００３６】
まず、図３（ａ）に示すように表面に画像素子部１１、素子電極１２を有した半導体基板１０を用意し、そして図３（ｂ）に示すように、半導体基板１０の主面にそれぞれ形成された半導体基板１０の画像素子部１１と素子電極１２とパッシベーション膜（図示せず）との上に、感光性を有する絶縁材料を３０［μｍ］程度の厚みで塗布して乾燥することにより絶縁樹脂層１３を形成する。
【００３７】
次に図３（ｃ）に示すように、乾燥された絶縁樹脂層１３に対して露光と現像とを順次行って、半導体基板１０の素子電極１１の部分が開口した絶縁樹脂層１３を形成する。
【００３８】
なお、感光性を有する絶縁樹脂層１３の絶縁材料としては、例えばカルド樹脂やアクリレート系エポキシ等のポリマーでよく、絶縁性で透明であればよく、無色透明が望ましい。
【００３９】
また、感光性を有する絶縁樹脂層１３は液状材料を乾燥させて形成する必要はなく、フィルム状に予め形成された材料を用いても構わない。その場合には、フィルム状の絶縁樹脂１３を半導体基板１０上に貼りあわせ、露光、現像することで絶縁樹脂層１３に開口部を形成することができ、半導体基板１０上の素子電極１２を露出させることができる。
【００４０】
さらに、絶縁樹脂層１３を構成する絶縁材料が感光性を有する必要はない。感光性を有しな絶縁材料を用いる場合には、レーザーやプラズマによる機械的な加工もしくはエッチングなどの化学的加工により、半導体基板１０上の素子電極１２を露出させることができる。
【００４１】
次に、図３（ｄ）に示すように、半導体基板１０上の素子電極１２上にバンプ１４を電解めっき法あるいは無電解めっき法を用いて形成する。なおバンプとしては、Ｓｎ−Ｐｂ共晶はんだでもよく、Ｓｎ−Ｐｂ高温はんだ、Ｎｉ、Ｓｎ、Ｃｕ、Ａｇ、Ａｕ等の金属およびその合金であってもよい。
【００４２】
次に、図３（ｅ），図３（ｆ）に示すように、ダイシングソーにて、半導体基板１０をチップ単位に分割する。
【００４３】
次に、図４（ａ）に示すように、チップ状の半導体構成体２１を樹脂基板１６の配線金属１７上に搭載し、溶融することでバンプ１４と配線金属１７を電気的に接続する。またソルダーレジスト２０で樹脂基板１６上の配線金属１７のバンプ１４との接続部およびはんだボール搭載部以外の領域を被覆する。
【００４４】
なお、バンプ１４と配線金属１７との接続は、導電性ペーストを用いても構わない。
【００４５】
次に、図４（ｂ）に示すように、封止樹脂１８を用いてバンプ１４と配線金属１７の接合部を封止する。
【００４６】
次に、図４（ｃ）に示すように、配線金属１７の一部に外部電極としてはんだボール１９を搭載する。
【００４７】
なお、図５の別の半導体装置の形態を示す断面図に示すように、はんだボール１９を樹脂基板１６上の半導体構成体２１（半導体基板）が搭載される反対側に形成してもよい。
【００４８】
以上の工程によって、本実施形態に係る半導体装置を得ることができる。
【００４９】
【発明の効果】
本発明の半導体装置は、画像素子部が絶縁樹脂により保護されているので、機械的なダメージに強い半導体装置である。さらにフリップチップ接続されており、ガラスプレート等の部材が必要でないため薄型の半導体装置である。
【００５０】
またその製造方法においては、封止樹脂の流出を画像素子部に形成した絶縁樹脂により防止できるため、画像素子部を覆うこと無く、バンプと樹脂基板の配線金属との接続部を保護することができるので、より低コストで高性能な小型半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体装置を示す平面図
【図２】本発明の一実施形態における半導体装置を示す断面図
【図３】本発明の一実施形態における半導体装置の製造工程を示す断面図
【図４】本発明の一実施形態における半導体装置の製造工程を示す断面図
【図５】本発明の一実施形態における半導体装置を示す断面図
【図６】従来の半導体装置を示す断面図
【符号の説明】
１０ 半導体基板
１１ 画像素子部
１２ 素子電極
１３ 絶縁樹脂層
１４ バンプ
１５ 貫通穴
１６ 樹脂基板
１７ 配線金属
１８ 封止樹脂
１９ はんだボール
２０ ソルダーレジスト
２１ 半導体構成体
１０１ ウエハー
１０２ 画像素子部
１０３ 電極パッド
１０４ 封止樹脂
１０５ リードフレーム
１０６ ダイスボンド材
１０７ Ａｕ線
１０８ ガラスプレート
【発明の属する技術分野】
本発明は、情報通信機器、事務用電子機器等に利用される半導体画像センサーを内蔵し、さらに外部端子との接続配線などを有し、高密度実装が可能な実装を可能とした半導体装置に関するものである。本発明の半導体装置により、情報通信機器、事務用電子機器等の小型化を容易にするものである。
【０００２】
【従来の技術】
近年、半導体装置およびその製造方法は電子機器の小型化、高機能化に伴い、小型化、高密度化を要求されるようになり、たとえばＣＣＤやＣＭＯＳセンサーといった画像センサーが開発されている。
【０００３】
以下、従来の画像センサーと呼ばれる半導体装置およびその製造方法について断面図を参照にしながら説明する。
【０００４】
図６は、従来の画像センサーと呼ばれる半導体装置を示す断面図である。図６において１０１は半導体チップまたは半導体ウエハー、１０２は半導体ウエハー１０１上に形成された画素部、１０３は電極パッド、１０４は封止樹脂、１０５はリードフレーム、１０６はダイスボンド材、１０７はＡｕ線、１０８は封止用のガラスプレートである。
【０００５】
同図に示すように、従来の画像センサーと呼ばれる半導体装置は、半導体ウエハー１０１上の電極パッド１０３がＡｕ線１０７を介してリードフレーム１０５に接続されており、また半導体ウエハー１０１の主面側がガラスプレート１０８により覆われた構造を有している。
【０００６】
次に、従来の半導体装置の製造方法について、同図を参照にしながら説明する。
【０００７】
まず、半導体ウエハー１０１をあらかじめ封止樹脂１０４を形成したリードフレーム１０５上にダイボンド材１０６により接合する。
【０００８】
次に、Ａｕ線１０７を用いて周知のワイヤーボンド法により、前記半導体ウエハー１０１上の電極パッド１０３とリードフレーム１０５とを電気的に接続する。
【０００９】
次に、ガラスプレート１０８を接着剤（図示せず）を用いて封止樹脂に接着する。以上により、半導体装置を製造していた。
【００１０】
すなわち、このような半導体装置の構造を採用することにより、半導体ウエハー１０１上の画素部１０２が封止樹脂で覆われることなく、なおかつＡｕ線を保護することが可能になるので、情報通信機器、事務用電子機器等の小型化を図れるものである。
【００１１】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置においては、以下のような諸問題があった。
【００１２】
前記従来の半導体装置では、半導体ウエハ−とガラスプレートの間は中空であるため組立工程中にダストが半導体ウエハーの画素部に付着したり、組立後、吸湿することにより、ガラスプレートの半導体ウエハ側に結露を生じ、信頼性に乏しいという問題があった。
【００１３】
本発明は前記従来の諸問題を解決するものであり、その目的は、信頼性や実装密度の高い低コストの半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するために本発明では、請求項１および２に記載されている半導体装置に関する手段と、請求項３に記載されている半導体装置の製造方法に関する手段とを講じている。
【００１５】
本発明の基本的な半導体装置は、請求項１に記載されているように、半導体素子の第１の面に画像素子部および電極が形成され、前記第１の面の前記電極を除く領域で前記画像素子部を覆うように透明な絶縁樹脂層が形成され、開口部を有する樹脂基板に形成された配線金属と前記電極とがバンプを介して接合され、前記配線金属と前記バンプとの接合部が封止樹脂で封止され、前記画像素子部が前記樹脂基板の開口部に対向し、前記樹脂基板上に外部端子が設けられ、前記封止樹脂は、前記透明な絶縁樹脂層と接しており、前記封止樹脂と前記透明な絶縁樹脂層とにより前記半導体素子の画像素子側全面が被覆されている。
【００１６】
これにより、透明な絶縁樹脂層が半導体基板の主面を保護するので、画像素子部へのダスト付着がなくなる。すなわち、信頼性の高い半導体装置を実現することができる。
【００１７】
そして、従来のように、ガラスプレートと封止樹脂からなる中空構造をしていないため、ガラスプレートの画像素子部側に結露が生じることがなくなる。
【００１８】
また封止樹脂を注入する際、絶縁樹脂がダムとなり、画像素子部への封止樹脂の流出を防ぐことができる。
【００２０】
請求項２に記載されているように、前記半導体装置において、前記半導体素子の第１の面の前記素子電極を除く領域にパッシベーション膜をさらに備え、前記絶縁樹脂層は、前記パッシベーション膜の上に形成されている。
【００２１】
これにより、より信頼性の高い半導体装置を得ることができる。
【００２２】
本発明の半導体装置の製造方法は、請求項３に記載されているように、半導体基板上の第１の面上に透明な絶縁樹脂層を形成する第１の工程と、前記透明な絶縁樹脂層のうち素子電極の上方に位置する領域を選択的に除去して、前記素子電極を露出させる開口部を形成する第２の工程と、前記素子電極にバンプを形成する第３の工程と、前記半導体基板を半導体チップ単位の半導体素子に分割する第４の工程と、前記半導体素子の画像素子部が樹脂基板の開口部に対向するように、前記半導体素子を前記樹脂基板に搭載するとともに、前記バンプと前記樹脂基板の配線金属とを接合する第５の工程と、前記バンプと前記半導体基板の接合部および前記配線金属と前記バンプとの接合部を封止樹脂により前記透明な絶縁樹脂層と接するように封止し、前記封止樹脂と前記透明な絶縁樹脂層で半導体素子の画像素子側全面を覆う第６の工程とを備える。
【００２３】
この方法により、チップに分離される前のウエハのままで、多数のチップ領域における画像素子上に塗布した透明な絶縁樹脂層をパターニングすることにより形成することができるので、製造コストを大幅に低減することができる。よって、請求項１の半導体を容易に実現することができる。
【００２５】
【発明の実施の形態】
以下、本発明の一実施形態について、図面を参照しながら説明する。
【００２６】
まず、本発明の第１の実施形態について、図１〜図４を参照しながら説明する。
【００２７】
図１は、本実施形態における半導体装置の平面図であり、図２は本実施形態に係る半導体装置の断面図、図３（ａ）〜（ｆ），図４（ａ）〜（ｃ）は本実施形態における半導体装置の製造工程を示す断面図である。
【００２８】
図１および図２において、１０はトランジスタ等の半導体素子および画像素子部１１によって構成される半導体集積回路を内部に有する半導体基板である。この半導体基板１０は、ウエハ状態であってもよいし、ウエハから切り出されたチップ状態であってもよい。この半導体基板１０の主面の一部（電極配置領域）には、半導体基板１０の素子電極１２が配置されている。
【００２９】
ただし、本実施形態では、電極配置領域は、半導体基板がチップに分割されている場合には、その周辺部である。また、半導体基板１０の主面上において、素子電極１２を除く領域に絶縁樹脂層１３が設けられている。
【００３０】
なお、半導体基板１０の主面のうち素子電極１２以外の領域は、パッシベーション膜（図示せず）によって覆われている。素子電極１２の上にはバンプ１４が形成されており、貫通穴１５が設けられた樹脂基板１６の配線金属１７と電気的に接続されている。
【００３１】
また、バンプ１４と配線金属１７の接続部は、封止樹脂１８により保護されている。また、配線金属の一部には外部電極としてはんだボール１９が搭載されている。なお、樹脂基板１６は、配線金属１７のバンプ１４との接続部およびはんだボール搭載部以外の領域はソルダーレジスト２０で覆われている。
【００３２】
本実施形態の半導体装置によると、半導体基板１０の画像素子部１１が絶縁樹脂層１３により保護されているので、外部からの機械的ダメージに強い構造となっている。
【００３３】
また、信頼性の観点から半導体基板の素子電極と樹脂基板の配線金属との接合部を封止する必要があるがその際、絶縁樹脂は、封止樹脂の画素部への進入を防止するダムの役割を果たすため、信頼性の高い実装構造を実現することができる。
【００３４】
以上、本実施形態の半導体装置は、開口部１５を有した樹脂基板１６上に画像素子部１１を含む半導体素子が配置されている半導体基板１０がバンプ１４を介して前記樹脂基板上の配線金属１７と接合され、前記樹脂基板１６とバンプ１４との領域が封止樹脂１８で封止され、前記半導体基板１０の画像素子部１１が絶縁樹脂１３で部分的に被覆されて、その画像素子部１１が前記樹脂基板１６の開口部１５に位置し、前記樹脂基板１６上にはんだボール１９が外部端子として設けられている半導体装置である。
【００３５】
次に、本実施形態の半導体装置の製造方法について、図３（ａ）〜（ｆ）および図４（ａ）〜（ｃ）を参照しながら説明する。図３（ａ）〜（ｆ）および図４（ａ）〜（ｃ）は、図１および図２に示す半導体装置の構造を実現するための製造工程を示す断面図である。
【００３６】
まず、図３（ａ）に示すように表面に画像素子部１１、素子電極１２を有した半導体基板１０を用意し、そして図３（ｂ）に示すように、半導体基板１０の主面にそれぞれ形成された半導体基板１０の画像素子部１１と素子電極１２とパッシベーション膜（図示せず）との上に、感光性を有する絶縁材料を３０［μｍ］程度の厚みで塗布して乾燥することにより絶縁樹脂層１３を形成する。
【００３７】
次に図３（ｃ）に示すように、乾燥された絶縁樹脂層１３に対して露光と現像とを順次行って、半導体基板１０の素子電極１１の部分が開口した絶縁樹脂層１３を形成する。
【００３８】
なお、感光性を有する絶縁樹脂層１３の絶縁材料としては、例えばカルド樹脂やアクリレート系エポキシ等のポリマーでよく、絶縁性で透明であればよく、無色透明が望ましい。
【００３９】
また、感光性を有する絶縁樹脂層１３は液状材料を乾燥させて形成する必要はなく、フィルム状に予め形成された材料を用いても構わない。その場合には、フィルム状の絶縁樹脂１３を半導体基板１０上に貼りあわせ、露光、現像することで絶縁樹脂層１３に開口部を形成することができ、半導体基板１０上の素子電極１２を露出させることができる。
【００４０】
さらに、絶縁樹脂層１３を構成する絶縁材料が感光性を有する必要はない。感光性を有しな絶縁材料を用いる場合には、レーザーやプラズマによる機械的な加工もしくはエッチングなどの化学的加工により、半導体基板１０上の素子電極１２を露出させることができる。
【００４１】
次に、図３（ｄ）に示すように、半導体基板１０上の素子電極１２上にバンプ１４を電解めっき法あるいは無電解めっき法を用いて形成する。なおバンプとしては、Ｓｎ−Ｐｂ共晶はんだでもよく、Ｓｎ−Ｐｂ高温はんだ、Ｎｉ、Ｓｎ、Ｃｕ、Ａｇ、Ａｕ等の金属およびその合金であってもよい。
【００４２】
次に、図３（ｅ），図３（ｆ）に示すように、ダイシングソーにて、半導体基板１０をチップ単位に分割する。
【００４３】
次に、図４（ａ）に示すように、チップ状の半導体構成体２１を樹脂基板１６の配線金属１７上に搭載し、溶融することでバンプ１４と配線金属１７を電気的に接続する。またソルダーレジスト２０で樹脂基板１６上の配線金属１７のバンプ１４との接続部およびはんだボール搭載部以外の領域を被覆する。
【００４４】
なお、バンプ１４と配線金属１７との接続は、導電性ペーストを用いても構わない。
【００４５】
次に、図４（ｂ）に示すように、封止樹脂１８を用いてバンプ１４と配線金属１７の接合部を封止する。
【００４６】
次に、図４（ｃ）に示すように、配線金属１７の一部に外部電極としてはんだボール１９を搭載する。
【００４７】
なお、図５の別の半導体装置の形態を示す断面図に示すように、はんだボール１９を樹脂基板１６上の半導体構成体２１（半導体基板）が搭載される反対側に形成してもよい。
【００４８】
以上の工程によって、本実施形態に係る半導体装置を得ることができる。
【００４９】
【発明の効果】
本発明の半導体装置は、画像素子部が絶縁樹脂により保護されているので、機械的なダメージに強い半導体装置である。さらにフリップチップ接続されており、ガラスプレート等の部材が必要でないため薄型の半導体装置である。
【００５０】
またその製造方法においては、封止樹脂の流出を画像素子部に形成した絶縁樹脂により防止できるため、画像素子部を覆うこと無く、バンプと樹脂基板の配線金属との接続部を保護することができるので、より低コストで高性能な小型半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体装置を示す平面図
【図２】本発明の一実施形態における半導体装置を示す断面図
【図３】本発明の一実施形態における半導体装置の製造工程を示す断面図
【図４】本発明の一実施形態における半導体装置の製造工程を示す断面図
【図５】本発明の一実施形態における半導体装置を示す断面図
【図６】従来の半導体装置を示す断面図
【符号の説明】
１０ 半導体基板
１１ 画像素子部
１２ 素子電極
１３ 絶縁樹脂層
１４ バンプ
１５ 貫通穴
１６ 樹脂基板
１７ 配線金属
１８ 封止樹脂
１９ はんだボール
２０ ソルダーレジスト
２１ 半導体構成体
１０１ ウエハー
１０２ 画像素子部
１０３ 電極パッド
１０４ 封止樹脂
１０５ リードフレーム
１０６ ダイスボンド材
１０７ Ａｕ線
１０８ ガラスプレート
Claims (3)
- 半導体素子の第１の面に画像素子部および電極が形成され、前記第１の面の前記電極を除く領域で前記画像素子部を覆うように透明な絶縁樹脂層が形成され、開口部を有する樹脂基板に形成された配線金属と前記電極とがバンプを介して接合され、前記配線金属と前記バンプとの接合部が封止樹脂で封止され、前記画像素子部が前記樹脂基板の開口部に対向し、前記樹脂基板上に外部端子が設けられ、前記封止樹脂は、前記透明な絶縁樹脂層と接しており、前記封止樹脂と前記透明な絶縁樹脂層とにより前記半導体素子の画像素子側全面が被覆されていることを特徴とする半導体装置。
- 請求項１に記載の半導体装置において、前記半導体素子の第１の面の前記素子電極を除く領域にパッシベーション膜をさらに備え、前記絶縁樹脂層は、前記パッシベーション膜の上に形成されていることを特徴とする半導体装置。
- 半導体基板上の第１の面上に透明な絶縁樹脂層を形成する第１の工程と、前記透明な絶縁樹脂層のうち素子電極の上方に位置する領域を選択的に除去して、前記素子電極を露出させる開口部を形成する第２の工程と、前記素子電極にバンプを形成する第３の工程と、前記半導体基板を半導体チップ単位の半導体素子に分割する第４の工程と、前記半導体素子の画像素子部が樹脂基板の開口部に対向するように、前記半導体素子を前記樹脂基板に搭載するとともに、前記バンプと前記樹脂基板の配線金属とを接合する第５の工程と、前記バンプと前記半導体基板の接合部および前記配線金属と前記バンプとの接合部を封止樹脂により前記透明な絶縁樹脂層と接するように封止し、前記封止樹脂と前記透明な絶縁樹脂層で半導体素子の画像素子側全面を覆う第６の工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113772A JP4244096B2 (ja) | 2000-04-14 | 2000-04-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113772A JP4244096B2 (ja) | 2000-04-14 | 2000-04-14 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008124278A Division JP2008219041A (ja) | 2008-05-12 | 2008-05-12 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298050A JP2001298050A (ja) | 2001-10-26 |
| JP4244096B2 true JP4244096B2 (ja) | 2009-03-25 |
Family
ID=18625689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113772A Expired - Fee Related JP4244096B2 (ja) | 2000-04-14 | 2000-04-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4244096B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165191A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法及びカメラシステム |
| JP3768972B2 (ja) | 2003-04-28 | 2006-04-19 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| US6943423B2 (en) * | 2003-10-01 | 2005-09-13 | Optopac, Inc. | Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof |
| US6864116B1 (en) * | 2003-10-01 | 2005-03-08 | Optopac, Inc. | Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof |
| US20060043513A1 (en) * | 2004-09-02 | 2006-03-02 | Deok-Hoon Kim | Method of making camera module in wafer level |
| JP4196937B2 (ja) | 2004-11-22 | 2008-12-17 | パナソニック株式会社 | 光学装置 |
-
2000
- 2000-04-14 JP JP2000113772A patent/JP4244096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001298050A (ja) | 2001-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100540243B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| US20070145603A1 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| CN110993513A (zh) | 一种cis芯片的晶圆级扇出型封装方法以及结构 | |
| US20050258502A1 (en) | Chip package, image sensor module including chip package, and manufacturing method thereof | |
| JP3356921B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JPH0637143A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8211754B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001244365A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JPH1117048A (ja) | 半導体チップパッケージ | |
| JP2011054805A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| JP4244096B2 (ja) | 半導体装置およびその製造方法 | |
| CN116864462A (zh) | 封装结构及其制作方法 | |
| JPS6189657A (ja) | 半導体装置およびその製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| CN206098376U (zh) | 封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |