JPH01100857A - 荷電粒子ビーム描画装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、主としてラスタースキャン方式の荷電粒子ビ
ーム描画装置において数値で表わされた描画用図形デー
タをビットイメージデータに変換する図形処理に係り、
特に中抜けの図形処理や一部消去の図形修正を効率よ（
行なうための装置に関するものである。

（従来の技術） 従来のラスタースキャン方式の荷電粒子ビーム描画装置
は、図形を台形、長方形、正方形等に分割し、その大き
さと位置の数値情報の集まりで表わした図形データを、
それぞれの単位図形の大きさのビットイメージデータに
変換し、ビットイメージデータを記憶するパターンメモ
リ上に先行して記憶されたビットイメージデータと論理
和を取ることにより、該先行のビットイメージデータ全
消去することなく順次書き加えて、所定面４１　ｋカバ
ーするビットイメージデータに変換処理していた（特開
昭５５−９４３３号）。

（発明が解決しようとする問題点） 従来の図形処理装置は、定義された図形の内側を塗りつ
ぶしていたため、例えば第１０図に示すように中抜けの
図形１を処理する場合、（イ）〜に）で示す４つの図形
に分割して処理しなければならない。また、第１１図に
示すように円環状の図形２を処理する場合には、まず外
側と内側の円２ａ、２ｂを例えば図示のように８等配す
ることによって直線近似させ、この多角形の環状図形２
′ヲ矩形（１つの辺の長さが零の場合として三角形を含
む）に分割するが、第１１図に示す例ではハツチングに
よって区分したように１４個の図形に分割して処理しな
ければならない。さらにまた、すでに作られている図形
データを一部変更する場合、図形の追加は問題ないが、
削除する場合にはすべての図形データを検索して該当す
る部分の図形データを選び出し、不要な部分の図形を含
まないように再編成し直す必要があり、多大な手間を要
していた。

本発明は、上記の問題点を解決し、より少ない図形デー
タおよび簡単な処理で中抜は図形や一部消去Ｘ修正を行
なうことのできる装置を提供するものである。

〔発明の構成〕

（問題点全解決するための手段） 本発明【工、前述したような従来の荷電粒子ビーム描画
装置に対し、図形データ中に付加した空回形全指示する
制御命令を検出する回路と、すでにパターンメモリに記
憶されている先行のビットイメージデータと後行のビッ
トイメージデータとをそれぞれ論理アドレスを対応させ
て制御命令が空図形である方のビットイメージデータを
反転させて論理積を取る回路とを具備させたものである
。

（作　用） に図形合成指示を付さないかまたは実図形指示金付し、
これと（求刑に内側の図形１ｂを表わす図形データに（
１空図形を意味する図形合成指示を表わす制御命令を付
加しておぎ、この空図形を指示する制御命令を検出して
、この図形１ｂのビットイメージデータを反転させて図
形１ａのビットイメージデータとの間で論理積全敗れば
、図形１ａかも図形１ｂヲ消去した中抜き図形１のビッ
トイメージデータが得られる。そこで、従来は４つの図
形（イ）〜（に）に対応する図形データを用いなければ
ならなかったものが、図形１ａ　、　ｌｂ　の２つの図
形データで済む。また、第１１図に示した場合は、第１
２図（ａ）に示す外側の円２ａに対応する図形データか
ら第１２図（ｂ）に示す内側の円２ｂに対応する図形デ
ータを消去することにより円環２に対応する中抜きのビ
ットイメージデータが得られ、この場合には従来は１４
個の図形データを要したのに対し８つの図形データで済
む。

（実施例） 以下本発明の一実施例を示す８ｇ１図ないし第８図につ
いて説明する。

、ｌ！１図は、装置の要部概要を示すもので、磁気ディ
スクなどからなるデータメモリ１１の中に記憶された図
形データは、ＣＰＵ１２により処理回路１３に送られて
ビットイメージデータに変換され、パターンメモリ１４
に記憶される。パターンメモリ１４に記憶されたビット
イメージデータは、読出し回路１５によって順次描画部
１６のブランキング部１７に与えられ、荷電粒子源１８
から図示省略した光学系を介してビーム走査偏向器１９
によつてラスタスキャンされつつ試料２０に照射する荷
電粒子ビーム２１のＯＮ　、　ＯＦＦ　’ｉ行ない、所
望のパターンを描画（ようになっている。

第２図は、前記処理回路１３の一構成例を示すもので、
データメモリ１１から読込まれた図形データは、図形命
令処理回路３１で解釈され、図形データ中の図形を表わ
す数値部は第３図に示す図形パラメータすなわち基準と
なる下辺の左端のＸ座標ＰＸｌおよびＹ座標ＰＹ、同下
辺の右端のＸ座標ＰＸ２　、高さＤＨ，この高さＤＨと
の関係から左右２辺の勾配を表わすための上下両辺の差
ＤＸＩ　。

ＤＸ２　の合計６つのパラメータに変換されて図形パラ
メータレジスタ３２にセットされる。また、図形データ
中の制御命令は、パターンメモリ１４への書込み方法の
指示として書込み制御レジスタ３３にセットされる。関
数発生器３４は、図形パラメータレジスタ３２中の数値
に従って左右２辺の斜め線を計算し、第４図に示す直線
群に変換して、データ書込み制御回路３５へ送る。なお
、第４図の各直線８１〜Ｓ９は、描画の単位寸法に対応
した間隔と長さを有している。

８ｇ５図は、データ書込み制御回路３５の一構成例を示
すもので、書込みデータ発生回路３６は関数発生器３４
から送られてきた各直線８１〜Ｓ９毎の左端に対応する
開始点データおよび右端に対応する終了点データ（パタ
ーンメモリ１４中の座標として与えられる）を元に、パ
ターンメモリ１４に書込むデータすなわちビットイメー
ジデータ全作り出す。

なお、パターンメモリ１４は１６ビツト単位のメモリと
して作られているので、前記ビットイメージデータは１
６ビツト単位で表わされる。

パターンメモリ１４へのデータの書込みに当っては、ま
ずパターンメモリ１４上の書込むアドレスのデータを読
出してレジスタ３７に一時記憶しておぎ、書込みデータ
発生回路３６かも送られてくるデータとの間で次の演算
を行なうようになっている。

（（イ）　ＯＲ素子３８によって、すでにパターンメモ
リ１４上に記憶されたパターンがある場合は、このパタ
ーンと現在処理中のパターンを重ね合わせる論理和演算
。

←）　インバータ３９によって書込みデータ発生回路３
６から送られて（る処理中のデータ全反転し、レジスタ
３７上のデータとＡＮＤ素子４０で論理積を取ることに
より、パターンメモリ１４上にパターンが記憶されてい
ても、いなくても、現在処理中のパターンに相当する部
分のデータをパターンメモリ１４上から消失する反転論
理積演算。

上記（イ）、（ロ）の演算結果は、書込み制御レジスタ
３３に記憶されている現在処理中のデータに対する制御
命令に従って作動するセレクタ４１によっていずれか一
方が選択され、パターンメモリ１４の同一アドレスに書
込まれる。

データ書込み制御回路３５は、以上の処理全１６ビツト
単位で直線８１〜Ｓ９のうちの１本の開始点から終了点
までのすべてのデータについて行ない、かつ、関数発生
器３４は図形を分割して得た直線群８１〜Ｓ９のすべて
の直線についてデータ書込み制御回路３５に書込み指示
を与えるため、図形の全体に上記（イ）、（ロ）の処理
が行なわれることになる。

次いで本装置による図形処理について説明する。

第６図（ａ）　ｌ　（ｂ）　＆工、図形処理命令を簡略
に示したもので、（ａ）　Ｇ工従来から一般に行なわれ
ているものと同様であり、（ｂ）　ｌＸ本発明の例を示
すものである。

第７図（ａ）〜（Ｃ）は、第６図中の図形Ａ〜Ｃに当た
る図形の具体例である。

！６図（ａ）に示す図形処理命令に従５場合、各図形Ａ
−Ｃは制御命令を特に指示されていないため実図形指示
として処理される。そこで、まず図形Ａについてを工、
第５図に示すセレクタ４１【工書込み制御レジスタ３３
の指示により上記（イ）の論理和演算結果を選択してパ
ターンメモリ１４へそのビットイメージデータを書込む
。図形Ａの処理が終ると、引続いて図形Ｂの処理が行な
われる。この図形Ｂについても図形Ａと同様上記（イ）
の論理和演算結果が選択される。この図形Ｂの処理時に
は、すでにパターンメモリ１４に図形Ａのビットイメー
ジデータが書込まれているため、パターンメモリ１４に
は図形Ａ、Ｂｉ重ね合わせた合成図形のビットイメージ
データが書込まれる。同様にして図形Ｃが重ね合わされ
て、処理を終了すると、パターンメモ１Ｊ１４には第８
図（ａ）に示すように、３つの図形Ａ。

Ｂ　、　Ｃｆ、重ね合わせた合成図形のビア）イメージ
データが書込まれている。

他方、第６図（ｂ）に示す図形処理命令に従う場合を工
、図形Ａ、Ｂ＆工実図形として前記第６図（ａ）の場合
と同様に処理され、パターンメモリ１４上に両図形Ａ、
Ｂの合成図形のビットイメージデータが記憶される。し
かしながら、図形Ｃについては、これが空図形であるこ
とを示す「切り抜き指示」の制御命令があるため、書込
み制御レジスタ３３に空図形を指示する。そこで、セレ
クタ４１は上記（ロ）の反転論理積演算結果を選択する
。このため、図形Ｃについて書込みデータ発生回路３６
から出力されたビットイメージデータによって、すでに
パターンメモリ１４上に記憶されている図形Ａ、Ｂの合
成図形から図形Ｃが消去され、処理を終了すると、パタ
ーンメモリ１４上には第８図（ｂ）に示す合成図形全表
わすビットイメージデータが記憶される。

上記のように合成されたパターンメモリ１４上のビット
イメージデータを、第１図に示す読出し回路１５によっ
て順次ブランキング部１７に供給して描画する。

なお、前述した処理回路１３およびパターンメモリ１４
レエ、並列に複数組設けられ、前述した図形処理全並行
して行ない、描画全連続的に行なうよう　−になってい
る。

第９図は、本発明の他の実施例を示すもので、データ書
込み制御回路３５Ａが、実図形バッファメモリ４２と空
回形バックァメモリ４３ヲ有し、実図形バックアメモリ
４２ハセレクタ４４によって実図形のみのビットイメー
ジデータを記憶させ、空図形バッファメモリ４３には空
図形のみのビットイメージデータを記憶させ、企図形バ
ックァメモリ４３の出力データをインバータ４５で反転
させてＡＮＤ素子４６により実図形バッファメモリ４２
の出力データとの間で論理積を取り、第５図および第１
図に示すパターンメモリ１４へ記憶させるか、またシエ
直接読出し回路１５によってブランキング部１７へ送る
。

木また、この場合を工、空図形バッファメモリ４３ヲ並
列に設けられている複数の各処理回路１３に対し共通の
ものにしてもよい。審 前述した第５図および第９図に示した実施例は、インバ
ータ３９または４５’ｚＡＮＤ素子４０または４６の２
つの入力回路の一方にのみ設けた例を示したが、両方に
設けておき、制御命令によって選択的に作用させるよう
にし、論理積全域られる両データのうちいずれかを選択
して反転できるようにしてもよいことは言うまでもない
。

〔発明の効果〕 以上述べたように本発明によれば、描画のための図形処
理の５ち中抜き図形や一部を消去する図形の処理を高効
率で行なうことができる効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す要部概要ブロック図、
＠２図は処理回路の一構成例を示すブロック図、第３図
は図形データの一例を示す図、第４図は関数発生器によ
り分割される直線群を示す図、第５図はデータ書込み制
御回路の一構成例を示すブロック図、第６図（ａ）　、
　（ｂ）は図形処理命令を簡略に示す図、第７図（ａ）
　、　（ｂ）　、　（Ｃ）は合成に用いられる図形を示
す図、Ｗ、８図（ａ）　、　（ｂ）は合成後の図形を示
す図、第９図はデータ書込み制御回路の他の実施例を示
すブロック図、第１０図および第１１割した状態を示す
図である。 １１・・・データメモリ、　１３・・・処理回路、　１
４・・・パターンメモリ、　１５・・・読出し回路、　
１６・・・描画部、　１７・・・ブランキング部、　３
１・・・図形命令処理回路、　３３・・・書込み制御レ
ジスタ、　３５　、３５Ａ・・・データ書込み制御回路
、　３６・・・書込みデータ発生回路、　３７　、３７
ａ　、　３７ｂ−・・レジスタ、　３８　、３８ａ、３
８ｂ・・・ＯＲ素子、　３９　、４４・・・インバータ
、４０　、４６・・・ＡＮＤ素子、　４１　、４４・・
・セレクタ、４２・・・実図形バッファメモリ、４３・
・・全図形バッファメモリ。

Claims (1)

1. 【特許請求の範囲】 １、数値で表わされた描画用の図形データを記憶するデ
   ータメモリと、同データメモリから前記図形データを順
   次取出してビットイメージデータに変換する処理回路と
   、同処理回路から出力される前記ビットイメージデータ
   を記憶するパターンメモリとを有し、同パターンメモリ
   から供給されるビットイメージデータによつて荷電粒子
   ビームをＯＮ、ＯＦＦさせて描画する装置において、前
   記図形データ中に付加した空図形を指示する制御命令を
   検出する回路と、すでに前記パターンメモリまたは別に
   設けたパターンメモリに記憶されている先行のビットイ
   メージデータと後行のビットイメージデータとをそれぞ
   れ論理アドレスを対応させて前記制御命令が空図形であ
   る方のビットイメージデータを反転させて論理積を取る
   回路とを具備し、一方のビットイメージデータを他方の
   ビットイメージデータで消去して描画することを特徴と
   する荷電粒子ビーム描画装置。 ２、反転させて論理積を取る回路が、処理回路から出力
   されるビットイメージデータとパターンメモリの該当す
   る論理アドレスのすでに記憶されているビットイメージ
   データのいずれか一方のビットイメージデータを反転さ
   せて論理積を取ると共にその論理演算結果を前記パター
   ンメモリの同じアドレスに再入力するように構成されて
   いることを特徴とする特許請求の範囲第１項記載の荷電
   粒子ビーム描画装置。 ３、反転させて論理積を取る回路が、処理回路から出力
   されるビットイメージを反転させてパターンメモリの該
   当する論理アドレスのすでに記憶されているビットイメ
   ージとの間で論理積を取ると共にその論理演算結果を制
   御命令によつて選択的に前記パターンメモリの同じアド
   レスに再入力するように構成されていることを特徴とす
   る特許請求の範囲第１項記載の荷電粒子ビーム描画装置
   。 ４、反転させて論理積を取る回路が、先行のビットイメ
   ージと後行のビットイメージをそれぞれ記憶するパター
   ンメモリを有し、両パターンメモリの対応するアドレス
   の間で一方を反転させて論理積を取るように構成されて
   いる特許請求の範囲第１項記載の荷電粒子ビーム描画装
   置。 ５、一方のパターンメモリは実図形用のビットイメージ
   データを記憶し、他方のパターンメモリは空図形用のビ
   ットイメージデータを記憶し、該空図形用のパターンメ
   モリからのビットイメージデータを反転させて両パター
   ンメモリの対応するアドレスの間で論理積を取るように
   構成されている特許請求の範囲第４項記載の荷電粒子ビ
   ーム描画装置。