JPH01101025A - カウンタのリセット故障検出方式 - Google Patents
カウンタのリセット故障検出方式Info
- Publication number
- JPH01101025A JPH01101025A JP25722087A JP25722087A JPH01101025A JP H01101025 A JPH01101025 A JP H01101025A JP 25722087 A JP25722087 A JP 25722087A JP 25722087 A JP25722087 A JP 25722087A JP H01101025 A JPH01101025 A JP H01101025A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- counter
- signal
- input
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、IC化されたカウンタのリセット不可故障を
、リセット信号を同時にロード信号としても用いること
で検出するようにしだカウンタのリセット故障検出方式
に関するものである。
、リセット信号を同時にロード信号としても用いること
で検出するようにしだカウンタのリセット故障検出方式
に関するものである。
これまでIC化されたカウンタのリセット故障、即ち、
外部からのリセット信号によってカウンタが確実にリセ
ットされるか否かを故障診断するに際しては、第3図に
示すような回路がカウンタ周辺に形成されるようにして
行なわれるものとなっている。即ち、論理回路電源電圧
としての+5■はプルアップ抵抗2を介し例えば4ビツ
トカウンタ1におけるイネーブル入力(カウント、キャ
リーアウトに関しての)ET、EP、ロード入力りおよ
びプリセットデータ入力D1〜D4となるべく印加され
、また、クロック入力CK、リセット入力Rにはそれぞ
れクロック信号A、リセット信号Bが入力されるように
して行なわれるものとなっている。この場合ロード人力
りには外部からいbゆるハイレベル信号が入力されてい
ることから。
外部からのリセット信号によってカウンタが確実にリセ
ットされるか否かを故障診断するに際しては、第3図に
示すような回路がカウンタ周辺に形成されるようにして
行なわれるものとなっている。即ち、論理回路電源電圧
としての+5■はプルアップ抵抗2を介し例えば4ビツ
トカウンタ1におけるイネーブル入力(カウント、キャ
リーアウトに関しての)ET、EP、ロード入力りおよ
びプリセットデータ入力D1〜D4となるべく印加され
、また、クロック入力CK、リセット入力Rにはそれぞ
れクロック信号A、リセット信号Bが入力されるように
して行なわれるものとなっている。この場合ロード人力
りには外部からいbゆるハイレベル信号が入力されてい
ることから。
原理的にはプリセット(カード)動作は不可とされるも
、クロック信号Aによりカウント動作およびキャリー出
力(CO)動作はリセット信号Bがいわゆるハイレベル
状態にある限りにおいて可能となっている。したがって
、クロック信号Aが入力され、且つリセット信号Bがハ
イレベル状態にあるにも拘わらずカウンタ出力D−Gが
常時リセット状態(ローレベル状態)にある場合は、何
等かの原因1例えば誤配線により常時ローレベル信号が
リセット人力Rに入力されていると判定し得るものであ
る(リセット“0″故障)。また、クロック信号Aが入
力され、且つリセット信号Bがローレベル状態にある場
合に、何等かの原因によりリセット人力Rに常時ハイレ
ベル信号が入力されている場合(リセット“1″故障)
は、カウンタ1はリセットされずその出力D−Gは第4
図に示す如くに不確定となり、原理的にはその故障を診
断を行ない得ないことになる。ところで、このような不
具合は、特開昭61−116677号公報に示された方
法によって解決されるようになっている。
、クロック信号Aによりカウント動作およびキャリー出
力(CO)動作はリセット信号Bがいわゆるハイレベル
状態にある限りにおいて可能となっている。したがって
、クロック信号Aが入力され、且つリセット信号Bがハ
イレベル状態にあるにも拘わらずカウンタ出力D−Gが
常時リセット状態(ローレベル状態)にある場合は、何
等かの原因1例えば誤配線により常時ローレベル信号が
リセット人力Rに入力されていると判定し得るものであ
る(リセット“0″故障)。また、クロック信号Aが入
力され、且つリセット信号Bがローレベル状態にある場
合に、何等かの原因によりリセット人力Rに常時ハイレ
ベル信号が入力されている場合(リセット“1″故障)
は、カウンタ1はリセットされずその出力D−Gは第4
図に示す如くに不確定となり、原理的にはその故障を診
断を行ない得ないことになる。ところで、このような不
具合は、特開昭61−116677号公報に示された方
法によって解決されるようになっている。
しかしながら、上記公報による場合、カウンタのリセッ
ト“1″故障を検出し得るが、入力テストピンを増やさ
なければならないという不具合が新たに生じるものとな
っている。
ト“1″故障を検出し得るが、入力テストピンを増やさ
なければならないという不具合が新たに生じるものとな
っている。
本発明の目的は、入力テストピンを増やすことなくリセ
ット11111故障を検出し得るカウンタのリセット故
障検出方式を供するにある。
ット11111故障を検出し得るカウンタのリセット故
障検出方式を供するにある。
上記目的は、リセット信号をリセット入力とするだけで
はなくロード入力としてもカウンタに入力せしめること
で達成される。
はなくロード入力としてもカウンタに入力せしめること
で達成される。
リセット信号がローレベル状態にある間、カウンタはリ
セット状態におかれるようになると同時に、ロード状態
にもおかれるようにしたものである。カウンタがリセッ
トff I N故障ではない場合は少なくともリセット
信号によりその間カウンタは強制的にリセット状態にお
かれるが、リセット“1”故障である場合にはカウンタ
には外部より設定されたデータがロード(プリセット)
されることで、その出力も外部設定データ通りに確定す
ることになり、この確定を似てリセット“1″故障を検
出することが可能となるものである。
セット状態におかれるようになると同時に、ロード状態
にもおかれるようにしたものである。カウンタがリセッ
トff I N故障ではない場合は少なくともリセット
信号によりその間カウンタは強制的にリセット状態にお
かれるが、リセット“1”故障である場合にはカウンタ
には外部より設定されたデータがロード(プリセット)
されることで、その出力も外部設定データ通りに確定す
ることになり、この確定を似てリセット“1″故障を検
出することが可能となるものである。
以下1本発明を第1図、第2図により説明する。
第1図は本発明に係る一例でのリセット“1″故障診断
回路をカウンタ周辺に配した場合を示したものである。
回路をカウンタ周辺に配した場合を示したものである。
図示の如く第3図に示すものと実質的に異なるところは
リセット信号Bがリセット信号として作用することは勿
論のこと、ロード信号としてもカウンタ1に同時に作用
するようになっていることである。これによりカウンタ
1はリセット状態におかれるようになるが、第2図に示
すように同時にまたクロック信号Aの立上りに同期して
外部設定データがロードされるようになるものである。
リセット信号Bがリセット信号として作用することは勿
論のこと、ロード信号としてもカウンタ1に同時に作用
するようになっていることである。これによりカウンタ
1はリセット状態におかれるようになるが、第2図に示
すように同時にまたクロック信号Aの立上りに同期して
外部設定データがロードされるようになるものである。
リセットl(1#j故障である場合にはカウンタ1はリ
セットされずその出力は一般に不確定となるが、この場
合には同時にロード状態にもおかれていることから、外
部設定データがカウンタ1にロードされることで、その
出力は外部設定データ通りに確定することになるもので
ある。
セットされずその出力は一般に不確定となるが、この場
合には同時にロード状態にもおかれていることから、外
部設定データがカウンタ1にロードされることで、その
出力は外部設定データ通りに確定することになるもので
ある。
外部設定データ通りに確定したことを似てリセット“1
”故障が検出され得るものである。
”故障が検出され得るものである。
以上説明したように本発明によれば、入力テストピンを
増やすことなくカウンタのリセットl(I I+故障を
検出し得るという効果がある。
増やすことなくカウンタのリセットl(I I+故障を
検出し得るという効果がある。
第1図は1本発明に係る一例でのリセット111 I+
故障診断回路をカウンタ周辺に配した場合を示す図、第
2図は、その動作を説明するための入出力信号波形を示
す図、第3図は、従来技術に係る故障診断回路をカウン
タ周辺に配した場合を示す図。 第4図は、その動作を説明するための入出力信号波形を
示す図である。 1・・・カウンタ、2・・・プルアップ抵抗、A・・・
クロック信号、B・・・リセット信号。
故障診断回路をカウンタ周辺に配した場合を示す図、第
2図は、その動作を説明するための入出力信号波形を示
す図、第3図は、従来技術に係る故障診断回路をカウン
タ周辺に配した場合を示す図。 第4図は、その動作を説明するための入出力信号波形を
示す図である。 1・・・カウンタ、2・・・プルアップ抵抗、A・・・
クロック信号、B・・・リセット信号。
Claims (1)
- 1、IC化構成のカウンタに対しプリセットデータが外
部より設定されている状態で、該カウンタにリセット信
号をロード信号としても作用せしめた際、該カウンタの
出力がプリセットデータ通りに確定して得られることを
似て、リセット不可故障を検出することを特徴とするカ
ウンタのリセット故障検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25722087A JPH01101025A (ja) | 1987-10-14 | 1987-10-14 | カウンタのリセット故障検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25722087A JPH01101025A (ja) | 1987-10-14 | 1987-10-14 | カウンタのリセット故障検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101025A true JPH01101025A (ja) | 1989-04-19 |
Family
ID=17303332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25722087A Pending JPH01101025A (ja) | 1987-10-14 | 1987-10-14 | カウンタのリセット故障検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101025A (ja) |
-
1987
- 1987-10-14 JP JP25722087A patent/JPH01101025A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296984B1 (ko) | 전자제어장치용감시시스템 | |
| JP4162902B2 (ja) | コンパレータの異常検出装置 | |
| EP0395209B1 (en) | Method and apparatus for testing a binary counter | |
| JPH01101025A (ja) | カウンタのリセット故障検出方式 | |
| EP0584739B1 (en) | Semiconductor integrated circuit operative in different modes | |
| JP2536907B2 (ja) | 動作保証回路を有する診断用回路 | |
| JPS6043701A (ja) | デイジタル誤差検出器 | |
| JP2569487B2 (ja) | 電圧マージン試験装置 | |
| JPS6213697B2 (ja) | ||
| JPH0466880A (ja) | 障害処理装置 | |
| KR100294706B1 (ko) | 경보 버퍼 자체 진단 시스템 및 그를 이용한 자체 진단 방법 | |
| JPH0325229Y2 (ja) | ||
| JPH0159550B2 (ja) | ||
| SU748422A1 (ru) | Устройство дл контрол интегральных схем | |
| JPS6161427B2 (ja) | ||
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPS60138474A (ja) | 電源電圧異常検知回路 | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
| JPS5827247A (ja) | 論理装置 | |
| JPH0424832A (ja) | 障害検出回路の診断方式 | |
| JPS62297765A (ja) | デジタル出力回路用故障診断回路 | |
| JPH02141682A (ja) | フリップフロップ試験回路 | |
| JPH047648A (ja) | マイクロコンピュータ | |
| JPH04287132A (ja) | フリップフロップ回路の診断方式 | |
| JPH01297733A (ja) | 誤り検出回路の診断方式 |