JPH01101635A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体素子製造のウェハプロセスにおける基
板の平坦化方法に関する。

〔従来の技術〕

半導体素子製造のウェハプロセスにおいて、シリコン基
板には膜形成処理や溝形成のためのエツチング処理が施
され、そのためにシリコン基板表面に凹凸が生じる。こ
の凹凸があると次工程における配線において段差のため
に導体が断線を起こしたり、またフォトリソグラフィに
おいてレジストが均一に塗布できないなどの問題をおこ
す、このような事態を避けるためにウェハプロセスにお
いては基板表面の凹凸をなくすための平坦化方法が提案
されてきた。このような平坦化の方法としては、例えば
水ガラスを有機溶剤に溶かし、これをスピンナ等でウェ
ハ表面に一様に塗布するなどの方法が提案されている。

〔発明が解決しようとする問題点〕

しかしながらこのような従来の方法では、約５μ以下の
浅い溝や狭い溝および段差に対しては存効であるが約１
０μ以上の深い溝や広い溝等に対してはを効でなかった
０例えば上述の水ガラスの場合には前述の条件下で熱処
理によって割れが生じる等の問題がおこる。

この発明は上述の点に鑑みてなされ、その目的はポリシ
リコンを溝内に充填する方法を用いて、深い溝や広い溝
を有する場合にも適用可能なシリコン基板の平坦化方法
を提供することにある。

〔問題点を解決するための手段〕

上記の目的はこの発明によれば、平坦化された基板を形
成して行う半導体素子の製造方法において、シリコン基
板の表面に所定パターンの酸化膜を形成し、前記酸化膜
のパターンに従ってシリコンを選択的にエツチングして
シリコン基板に溝５を設け、前記溝の上縁部の酸化膜突
出体３の全部または一部を除去し、ついでシリコン基板
の全面にポリシリコン膜４を形成したあとウェットエツ
チングにより前記溝部以外のポリシリコン膜を除去する
ことにより達成される。

シリコン基板表面の酸化膜は熱酸化法、減圧ＣＶＤ法な
どを用い、基板表面に酸化シリコンの膜を形成すること
によって行われる。

酸化膜のパターンに従ってシリコンを選択的にエツチン
グする手段としてはドライエツチング１フツ硝酸系のウ
ェットエツチング等が用いられる。

所定のパターンの溝がシリコン基板中に形成される。

上記シリコンのエツチングは、酸化膜の下部までまわり
ごみがおこり過剰エツチングが行われ、溝の上縁部に酸
化膜の突出体が形成される。これは後工程のポリシリコ
ン膜の生成において溝部へのポリシリコン膜の成長を妨
げるから、ポリシリコン成長が阻害されない程度に酸化
膜突出体の全部または一部が除去される。

ポリシリコン膜は減圧ＣＶＤの他常圧ＣＶＤ。

プラズマＣＶＤ等によって形成される０反応ガスとして
はモノシラン等が用いられる。必要に応じ適当なドーパ
ントガスが添加される。ポリシリコン膜は溝部に対して
はこれを充填する形で形成される。

ウェットエツチングにより溝部以外のポリシリコン膜が
除去される。このようにして基板表面が平坦化される。

〔作用〕

酸化膜上のポリシリコンはウェットエツチングにより酸
化膜を選択的に溶解することにより取り除かれる。

〔実施例〕

次にこの発明の実施例を図面に基づいて説明する。第１
図はこの発明の実施例に係る半導体素子製造の工程概略
図である。

シリコン単結晶が薄切りにして磨かれる。得られたシリ
コンウェハは酸素雰囲気中で１０００℃に加熱される。

薄い酸化膜（３０００人厚）ハウェハの表面に生じる。

フォ１、レジストでウェハの表面を覆ったあと電子線を
照射し、現像液で不要な部分が取り除かれる。フォトレ
ジストのパターンが形成され、酸化膜の一部が露出する
。露出した酸化膜はフン酸基エツチング液（フン酸とフ
ッ化アンモンと水を１対２対３０割合で混合したもの）
で取り除かれる。エツチングは２５℃において１０００
人／分の速度で行われる。このようにしてシリコンの清
浄表面が露出される０次にフォトレジストがウェットエ
ツチングやドライエツチングなどの方法で取り除かれ、
第１図の＋ａｌに示すようなシリコン基板が形成される
。酸化膜は上記の熱酸化の他減圧ＣＶＤ法によっても形
成される。減圧ＣＶＤ法においてはモノシランガス　（
ＳｉＨ□２０％ヘリウム１ベース）と酸素の混合ガスが
用いられる。ガス圧力は３０Ｐａである。シリコン基板
の温度を３５０℃に保つと析出速度８０〜９０人／分で
酸化膜がシリコン基板上に形成される。

次に第１図の山）に示すように酸化膜２をマスクとして
シリコン基板１に溝５が形成される。溝５はバレル型ド
ライエツチャーを用いＣＦ４ガスと酸素の混合ガス　（
０雪４％）を用い圧力０．４　Ｔｏｒｒでドライエツチ
ングすることにより形成することができる。エツチング
レートは２０００人／分の速度でなされる。シリコンの
エツチングによる溝形成はこの他フッ硝酸系のエツチン
グ溶液を用いウェットエツチングを行っても良い。

溝５の形成された段階においては、ドライエツチングの
まわりこみにより酸化膜突出体３が形成される。この突
出体３が長過ぎる場合は次工程を妨げるから、適当な長
さになるまで短くするがあるいは突出体を完全に除去す
る。このために前述のフッ酸系エツチング溶液を用い、
酸化膜を溶解除去することが行われる。第１図のｆｃ）
で示すような状態となる。

次に溝５と酸化膜突出体３のエツチング処理の終わった
基板の全面に対してポリシリコン膜が形成される。ポリ
シリコン膜がモノシランガス（ＳＩＨｎ。

２０％ヘリウムベース）の減圧ＣＶＤ法によって溝５が
酸化膜と同一高さになるよう堆積される。ガス圧力は６
０１’ａ、温度６００℃で析出速度８０〜９０Ａ／分で
ある。ポリシリコン膜は第１図の＋ｄｉに示すように溝
５を充填する。ポリシリコン膜は通常ノンドープの状態
で行われるが、必要に応し抵抗を下げる目的でポロンや
燐をドープすることもできる。

続いてポリシリコン膜を形成したシリコン基板がフン酸
系のエツチング溶液に浸漬される。このとき酸化膜２の
みが選択的に溶解され、酸化膜２の上のポリシリコン４
がこれにともなって除去される。このようにして、ａ５
にポリシリコン４が充填され基板表面の凹凸が軽減され
平坦化される。

溝５中のポリシリコン膜４は不純物がドープされている
と、熱処理によりシリコン基板へ不純物を拡散させるこ
とも可能となる。

〔発明の効果〕

この発明によれば、平坦化された基板を形成して行う半
導体素子の製造方法において、シリコン基板の表面に所
定パターンの酸化膜を形成し、前記酸化膜のパターンに
従ってシリコンを選択的にエツチングしてシリコン基板
に溝を設け、前記溝の上縁部の酸化膜突出体の全部また
は一部を除去し、ついでシリコン基板の全面にポリシリ
コン膜を形成したあとウェットエツチングにより前記溝
部以外のポリシリコン膜を除去するので、溝部にポリシ
リコン膜が充填され、同時に溝部以外のポリシリコン膜
は酸化膜の選択溶解によって除去されて、パワーデバイ
スにみられるようなシリコン基板上の深い溝または広い
溝を平坦化することが・可能となる。

【図面の簡単な説明】

第１図はこの発明の実施例に係る半導体素子の製造工程
概略図である。 １：シリコン基板、２：酸化膜、３：酸化膜突出体、４
：ポリシリコン膜、５：溝・ 馴：＃　　　　　　　　（ｄ） （ｅ） 第１図

Claims (1)

【特許請求の範囲】
1. １）平坦化された基板を形成して行う半導体素子の製造
   方法において、シリコン基板の表面に所定パターンの酸
   化膜を形成し、前記酸化膜のパターンに従ってシリコン
   を選択的にエッチングしてシリコン基板に溝を設け、前
   記溝の上縁部の酸化膜突出体の全部または一部を除去し
   、ついでシリコン基板の全面にポリシリコン膜を形成し
   たあとウェットエッチングにより前記溝部以外のポリシ
   リコン膜を除去することを特徴とする半導体素子の製造
   方法。