JPH01103888A - スイッチング素子 - Google Patents
スイッチング素子Info
- Publication number
- JPH01103888A JPH01103888A JP62262140A JP26214087A JPH01103888A JP H01103888 A JPH01103888 A JP H01103888A JP 62262140 A JP62262140 A JP 62262140A JP 26214087 A JP26214087 A JP 26214087A JP H01103888 A JPH01103888 A JP H01103888A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- switching element
- film
- electrode layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主に二次元的アドレス走査を必要とする表示
装置もしくは入出力装置に用いるスイッチング素子に関
する。
装置もしくは入出力装置に用いるスイッチング素子に関
する。
従来の技術
アクティブマトリックス方式の液晶表示装置は、クロス
トークが少なくコントラストの良い方式として実用化が
期待されている。その中でも二端子非線形スイッチング
素子を用いた駆動方式は、薄膜トランジスタ方式に比べ
て構造が簡単であり大型化が容易であり生産性の面でも
有利であるため特に注目されている。
トークが少なくコントラストの良い方式として実用化が
期待されている。その中でも二端子非線形スイッチング
素子を用いた駆動方式は、薄膜トランジスタ方式に比べ
て構造が簡単であり大型化が容易であり生産性の面でも
有利であるため特に注目されている。
従来、この様な二端子素子は、第３図に示すように、透
明絶縁基板３０上に、第１の電極として透明電極や金属
電極３１を形成し、その上に酸化タンタルや窒化シリコ
ン等の絶縁膜３２を設け、更に第２の電極層３３を積層
した構造を有している。この様なスイッチング素子の電
流−電圧特性は、第４図に示すとおり、電圧を上げてい
くと、ある電圧を越えると急激に電流が流れ出すように
なる。
明絶縁基板３０上に、第１の電極として透明電極や金属
電極３１を形成し、その上に酸化タンタルや窒化シリコ
ン等の絶縁膜３２を設け、更に第２の電極層３３を積層
した構造を有している。この様なスイッチング素子の電
流−電圧特性は、第４図に示すとおり、電圧を上げてい
くと、ある電圧を越えると急激に電流が流れ出すように
なる。
発明が解決しようとする問題点
第１の電極としてＩ Ｔ Ｏ（Ｉｎｄｉｕｍ Ｔｉｎ
０ｘｉｄｅ ：インジウム シン オキサイド）を、絶
縁膜として窒化シリコンを用いる構成に於て、窒化シリ
コン薄膜をＳｉＨ４とＮＨ３の混合ガスの放電を用いた
プラズマＣＶＤ法で作製した場合、プラズマ中には水素
や水素化合物等のイオンやラジカルなどが多数存在する
ため、窒化シリコン薄膜の堆積中にこれら還元性雰囲気
によってＩＴＯが還元されてしまう。このため、第５図
に示すように、ＩＴＯ中の酸素およびインジウムが窒化
シリコン膜中に拡散してしまう。ここで、第５図は、Ｉ
ＴＯ上の窒化シリコン薄膜のオージェ デプス プロフ
ァイルを示す。このため、第６図に示すように、この構
造のスイッチング素子の電流−電圧特性は、良好な非線
形性を示さない。この窒化シリコン膜の光学バンドギャ
ップは、５ｅＶと大きく可視光は吸収されることなく透
過する。
０ｘｉｄｅ ：インジウム シン オキサイド）を、絶
縁膜として窒化シリコンを用いる構成に於て、窒化シリ
コン薄膜をＳｉＨ４とＮＨ３の混合ガスの放電を用いた
プラズマＣＶＤ法で作製した場合、プラズマ中には水素
や水素化合物等のイオンやラジカルなどが多数存在する
ため、窒化シリコン薄膜の堆積中にこれら還元性雰囲気
によってＩＴＯが還元されてしまう。このため、第５図
に示すように、ＩＴＯ中の酸素およびインジウムが窒化
シリコン膜中に拡散してしまう。ここで、第５図は、Ｉ
ＴＯ上の窒化シリコン薄膜のオージェ デプス プロフ
ァイルを示す。このため、第６図に示すように、この構
造のスイッチング素子の電流−電圧特性は、良好な非線
形性を示さない。この窒化シリコン膜の光学バンドギャ
ップは、５ｅＶと大きく可視光は吸収されることなく透
過する。
才な、窒化シリコンｉｙ４をＳｉＨ４とＮ２の混合ガス
の放電を用いたプラズマＣＶＤ法で作製した場合は、第
７図に示すように窒化シリコン膜中には酸素およびイン
ジウムは存在せず、第８図に示すように、この構造のス
イッチング素子の電流−電圧特性は、非常に良好な非線
形特性を示す。しかしながら、この窒化シリコンの光学
バンドギャップは、２ｅＶ前後と小さいため、可視光は
ほとんど透過しない。
の放電を用いたプラズマＣＶＤ法で作製した場合は、第
７図に示すように窒化シリコン膜中には酸素およびイン
ジウムは存在せず、第８図に示すように、この構造のス
イッチング素子の電流−電圧特性は、非常に良好な非線
形特性を示す。しかしながら、この窒化シリコンの光学
バンドギャップは、２ｅＶ前後と小さいため、可視光は
ほとんど透過しない。
問題点を解決するための手段
本発明は、絶縁体層として窒化シリコン薄膜を用い、こ
の薄膜中の水素濃度を電極層との界面で小さくしたもの
で、本発明は、たとえばプラズマ化学気相堆積法（Ｐ−
ＣＶＤ）を用いて窒化シリコン膜を作製する場合に、Ｉ
ＴＯ近傍に還元性雰囲気が到着しないように、最初、Ｉ
ＴＯ付近の堆積には主に気体状シリコン化合物と窒素ガ
スを用いて窒化シリコンを堆積させ、その後、気体状シ
リコン化合物とアンモニアガスを用いて窒化シリコンを
堆積する。
の薄膜中の水素濃度を電極層との界面で小さくしたもの
で、本発明は、たとえばプラズマ化学気相堆積法（Ｐ−
ＣＶＤ）を用いて窒化シリコン膜を作製する場合に、Ｉ
ＴＯ近傍に還元性雰囲気が到着しないように、最初、Ｉ
ＴＯ付近の堆積には主に気体状シリコン化合物と窒素ガ
スを用いて窒化シリコンを堆積させ、その後、気体状シ
リコン化合物とアンモニアガスを用いて窒化シリコンを
堆積する。
作用
このようにして、可視光に対してほぼ透明で、ＩＴＯが
還元されることなく、良好な非線形特性を有するスイッ
チング素子を容易に形成することができる。
還元されることなく、良好な非線形特性を有するスイッ
チング素子を容易に形成することができる。
実施例
以下図面にもとづき、本発明の代表的な実施例を示す。
第１図は、本発明の実施例であるスイッチング素子の模
式断面図を示す。ガラス等の絶縁性透明基板１１上に、
例えば、電子ビーム蒸着法でＩＴＯ膜１２を１００ＯＡ
程度形成し、エツチングしてパターンだしをおこない、
第１の電極を形成する。次に、シランガス（ＳｉＨａ）
と窒素ガス（Ｎ２）の混合ガスを原料として、プラズマ
ＣＶＤ法にて５０〜３００Ａ程度、窒化シリコン薄膜１
３を堆積する。このときの堆積条件の１例として、Ｓｉ
Ｈ４とＮ２の流量比が１ ： ２０．真空度０゜４Ｔｏ
ｒｒ、基板温度３００℃、ＲＦ Ｐｏｗｅｒ４００Ｗ
である。
式断面図を示す。ガラス等の絶縁性透明基板１１上に、
例えば、電子ビーム蒸着法でＩＴＯ膜１２を１００ＯＡ
程度形成し、エツチングしてパターンだしをおこない、
第１の電極を形成する。次に、シランガス（ＳｉＨａ）
と窒素ガス（Ｎ２）の混合ガスを原料として、プラズマ
ＣＶＤ法にて５０〜３００Ａ程度、窒化シリコン薄膜１
３を堆積する。このときの堆積条件の１例として、Ｓｉ
Ｈ４とＮ２の流量比が１ ： ２０．真空度０゜４Ｔｏ
ｒｒ、基板温度３００℃、ＲＦ Ｐｏｗｅｒ４００Ｗ
である。
次に、同じくプラズマＣＶＤ法で、シランガス−４＝
とアンモニアガス（Ｎ Ｈ３）の混合ガスを用いて、窒
化シリコン薄膜１４を５００〜２００ＯＡ堆積する。こ
のときの堆積条件として、ＳｉＨ４とＮＨ３の流量比が
１：４であり他の条件は、窒化シリコン薄膜１３を形成
したときと同じである。最後に、第２の電極１５として
、ＡＩあるいはＣｒ等の金属を真空蒸着等により形成す
る。このようにして非線形スイッチング素子を形成する
ことができる。
化シリコン薄膜１４を５００〜２００ＯＡ堆積する。こ
のときの堆積条件として、ＳｉＨ４とＮＨ３の流量比が
１：４であり他の条件は、窒化シリコン薄膜１３を形成
したときと同じである。最後に、第２の電極１５として
、ＡＩあるいはＣｒ等の金属を真空蒸着等により形成す
る。このようにして非線形スイッチング素子を形成する
ことができる。
このようにして形成した窒化シリコン膜１３および膜１
４中の水素濃度は、膜１３の方が膜１４よりも少なかっ
た。また、窒化シリコン膜中には、酸素やインジウム等
の不純物は存在しなかった。
４中の水素濃度は、膜１３の方が膜１４よりも少なかっ
た。また、窒化シリコン膜中には、酸素やインジウム等
の不純物は存在しなかった。
即ち、窒化シリコン膜１３を形成中は、ＩＴＯは還元さ
れず、しかも窒化シリコン１４を形成中は、膜１３がＩ
ＴＯの保護膜として働く。窒化シリコン膜１３は１００
Ａ程度と薄いため、可視光は殆ど吸収されずに透過する
ことができる。
れず、しかも窒化シリコン１４を形成中は、膜１３がＩ
ＴＯの保護膜として働く。窒化シリコン膜１３は１００
Ａ程度と薄いため、可視光は殆ど吸収されずに透過する
ことができる。
このようにして作製したスイッチング素子の電流−電圧
特性は、第２図に示すように非常に良好な非線形性を示
した。
特性は、第２図に示すように非常に良好な非線形性を示
した。
発明の効果
本発明の効果として、ＩＴＯと窒化シリコン膜の界面が
良好な接触をしているため、リーク電流が少なく良好な
非線形特性を有するスイッチング素子を、再現性良く作
製することができる。また、プラズマＣＶＤ法を用いて
窒化シリコン膜を作製しているため、大面積にわたって
スイッチング素子を作製できる。そのため、大画面の液
晶表示装置を容易に作製できるようになる。
良好な接触をしているため、リーク電流が少なく良好な
非線形特性を有するスイッチング素子を、再現性良く作
製することができる。また、プラズマＣＶＤ法を用いて
窒化シリコン膜を作製しているため、大面積にわたって
スイッチング素子を作製できる。そのため、大画面の液
晶表示装置を容易に作製できるようになる。
第１図は本発明のスイッチング素子の断面図、第２図は
本発明のスイッチング素子の電流−電圧特性図、第３図
は従来例のスイッチング素子の断面図、第４図は従来例
のスイッチング素子の電流−電圧特性図、第５図はＩＴ
Ｏ上にＳ ｉ Ｈ４とＮＨ３の混合ガスで作製した窒化
シリコン膜ののオージェ デプス プロファイルを示す
図、第６図はＳｉＨ４とＮＨ３で作製した窒化シリコン
膜を用いて作製したスイッチング素子の電流−電圧特性
図、第７図はＩＴＯ上にＳｉＨ４とＮ２の混合ガスを用
いて作製した窒化シリコン膜のオージェ デプスプロフ
ァイルを示す図、第８図はＳｉＨ４とＮ２で作製した窒
化シリコン膜を用いて作製したスイッチング素子の電流
−電圧特性図である。 １１・・・絶縁性透明基板、１２・・・ＩＴＯ電極、１
３・・・窒化シリコン膜、１４・・・窒化シリコン膜、
１５・・・第２の電極。
本発明のスイッチング素子の電流−電圧特性図、第３図
は従来例のスイッチング素子の断面図、第４図は従来例
のスイッチング素子の電流−電圧特性図、第５図はＩＴ
Ｏ上にＳ ｉ Ｈ４とＮＨ３の混合ガスで作製した窒化
シリコン膜ののオージェ デプス プロファイルを示す
図、第６図はＳｉＨ４とＮＨ３で作製した窒化シリコン
膜を用いて作製したスイッチング素子の電流−電圧特性
図、第７図はＩＴＯ上にＳｉＨ４とＮ２の混合ガスを用
いて作製した窒化シリコン膜のオージェ デプスプロフ
ァイルを示す図、第８図はＳｉＨ４とＮ２で作製した窒
化シリコン膜を用いて作製したスイッチング素子の電流
−電圧特性図である。 １１・・・絶縁性透明基板、１２・・・ＩＴＯ電極、１
３・・・窒化シリコン膜、１４・・・窒化シリコン膜、
１５・・・第２の電極。
Claims (3)
- （１）透明絶縁性基板上に第１の電極層、絶縁体層、第
２の電極層を順次形成して得られる非線形スイッチング
素子において、前記絶縁体層として窒化シリコン薄膜を
用い、前記窒化シリコン膜中の水素濃度が前記第１の電
極層との界面付近で小さいことを特徴とするスイッチン
グ素子。 - （２）第１の電極層としてインジウム、シン、オキサイ
ドの透明電極を用いることを特徴とする特許請求の範囲
第１項記載のスイッチング素子。 - （３）窒化シリコン薄膜の形成方法として、プラズマ化
学気相堆積法を用い、使用するガスとして第１の電極層
付近の堆積には主に気体状シリコン化合物と窒素ガスを
用いて窒化シリコンを堆積させ、その後気体状シリコン
化合物とアンモニアガスを用いて堆積することを特徴と
する特許請求の範囲第１項記載のスイッチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262140A JPH01103888A (ja) | 1987-10-16 | 1987-10-16 | スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262140A JPH01103888A (ja) | 1987-10-16 | 1987-10-16 | スイッチング素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01103888A true JPH01103888A (ja) | 1989-04-20 |
Family
ID=17371609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62262140A Pending JPH01103888A (ja) | 1987-10-16 | 1987-10-16 | スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01103888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015122449A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社ジャパンディスプレイ | 基板装置の製造方法 |
-
1987
- 1987-10-16 JP JP62262140A patent/JPH01103888A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015122449A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社ジャパンディスプレイ | 基板装置の製造方法 |
| US9245910B2 (en) | 2013-12-24 | 2016-01-26 | Japan Display Inc. | Method for manufacturing board device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940004420B1 (ko) | 박막트랜지스터 | |
| KR100338125B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR900007756B1 (ko) | 투명도전막 | |
| JPH0566747B2 (ja) | ||
| JPH0564862B2 (ja) | ||
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0554271B2 (ja) | ||
| JPH03222370A (ja) | 薄膜トランジスタ | |
| JPS59213169A (ja) | 薄膜トランジスタ | |
| JPH047877A (ja) | 薄膜トランジスタ | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR102145978B1 (ko) | 어레이기판 및 이의 제조방법 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59182569A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0691257B2 (ja) | アモルファスシリコン薄膜トランジスタ | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| JPH02150067A (ja) | 薄膜半導体装置 | |
| JPH02163971A (ja) | 半導体装置およびその製造方法 | |
| JPS63178559A (ja) | 薄膜トランジスタ | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| JPS63291487A (ja) | スイッチング素子 | |
| JPS60198864A (ja) | 薄膜トランジスタ | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS63291486A (ja) | スイッチング素子 |