JPH01105669A - 画像効果装置 - Google Patents
画像効果装置Info
- Publication number
- JPH01105669A JPH01105669A JP26181187A JP26181187A JPH01105669A JP H01105669 A JPH01105669 A JP H01105669A JP 26181187 A JP26181187 A JP 26181187A JP 26181187 A JP26181187 A JP 26181187A JP H01105669 A JPH01105669 A JP H01105669A
- Authority
- JP
- Japan
- Prior art keywords
- tri
- write address
- state buffer
- horizontal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画面上の画像がルービックキューブのように中
央位置で捻られる効果を作り出す画像効果装置に関する
ものである。
央位置で捻られる効果を作り出す画像効果装置に関する
ものである。
従来、この種の効果画像は、2台のテレビジョンデジタ
ルビデオプロセッサに同一画像を入力し、プロダクショ
ンスイッチャ−によって合成する効果画像がある。
ルビデオプロセッサに同一画像を入力し、プロダクショ
ンスイッチャ−によって合成する効果画像がある。
上述した従来の方法は、2台のテレビジョンデジタルビ
デオプロセッサとプロダクションスイッチャ−を使用し
なければ、効果画像を作り得ないという問題点があった
。
デオプロセッサとプロダクションスイッチャ−を使用し
なければ、効果画像を作り得ないという問題点があった
。
本発明の画像効果装置は、テレビジョン映倫信号がデジ
タル処理された画像データを1水平期間メモリおよび1
フレームメモリの予め設定された位置に指定され、縮小
率に応じて書込む書込みアドレス制御回路と、上記1水
平期間メモリおよび1フレームメモリに書込まれた画像
データを読出す読出しアドレス制御回路とを備えたテレ
ビジョンデジタルビデオプロセッサ装置において、上記
書込みアドレスの方向性を変化させた第1の書込アドレ
スと@2の書込アドレスを真備し、上記第1の書込アド
レスの出力を予め設定された時間で遮断するための第1
のトライステートバッファと、上記第2の書込アドレス
の出力を予め設定された時間で遮断するための第2のト
ライステートバッファと、上記第1のトライステートバ
ッファの出力と上記第2のトライステートバッファの出
力を合成した合成書込みアドレスと読出しアドレスとを
時間的に合成するマルチプレクサと、上記第1および第
2のトライステートバッファを制御するための外部制御
によって遮断時間が変えられるカクンタとを備えてなる
ようにしたものである。
タル処理された画像データを1水平期間メモリおよび1
フレームメモリの予め設定された位置に指定され、縮小
率に応じて書込む書込みアドレス制御回路と、上記1水
平期間メモリおよび1フレームメモリに書込まれた画像
データを読出す読出しアドレス制御回路とを備えたテレ
ビジョンデジタルビデオプロセッサ装置において、上記
書込みアドレスの方向性を変化させた第1の書込アドレ
スと@2の書込アドレスを真備し、上記第1の書込アド
レスの出力を予め設定された時間で遮断するための第1
のトライステートバッファと、上記第2の書込アドレス
の出力を予め設定された時間で遮断するための第2のト
ライステートバッファと、上記第1のトライステートバ
ッファの出力と上記第2のトライステートバッファの出
力を合成した合成書込みアドレスと読出しアドレスとを
時間的に合成するマルチプレクサと、上記第1および第
2のトライステートバッファを制御するための外部制御
によって遮断時間が変えられるカクンタとを備えてなる
ようにしたものである。
本発明においては、l水平期間メ4りおよび1フレーム
メモリへ画像データを書込む際に2種類のアドレスを発
生させ、それを切替えることにより、ルービックキュー
ブ効果画像を得る。
メモリへ画像データを書込む際に2種類のアドレスを発
生させ、それを切替えることにより、ルービックキュー
ブ効果画像を得る。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。
図において、1はビデオ信号入力が印加する端子、2は
ム/Dコンバータ、3はm直内挿回路、4は水平内挿回
路、5は1水平期間メモリ、6は1フレームメモリ、T
はD/Aコンバータ、8はビデオ信号出力が得られる端
子、9はルービックキューブ効果制御器、1Gは基準信
号が印加される端子、11はリードクロックで、これら
はテレビジョン映像信号がデジタル処理された画像デー
タを1水平期間メセリ5および1フレームメ峰り6の予
め設定された位置く指定され、縮小率に応じて書込む書
込みアドレス制御回路と上記1水平期間メモリ5および
1フレームメ(す8に書込まれた画像データを読出す読
出しアドレス制御回路とを備えたテレビジョンデジタル
ビデオプロセッサ装置を構成している。
ム/Dコンバータ、3はm直内挿回路、4は水平内挿回
路、5は1水平期間メモリ、6は1フレームメモリ、T
はD/Aコンバータ、8はビデオ信号出力が得られる端
子、9はルービックキューブ効果制御器、1Gは基準信
号が印加される端子、11はリードクロックで、これら
はテレビジョン映像信号がデジタル処理された画像デー
タを1水平期間メセリ5および1フレームメ峰り6の予
め設定された位置く指定され、縮小率に応じて書込む書
込みアドレス制御回路と上記1水平期間メモリ5および
1フレームメ(す8に書込まれた画像データを読出す読
出しアドレス制御回路とを備えたテレビジョンデジタル
ビデオプロセッサ装置を構成している。
つぎにこの第1図に示す実施例の動作を説明する。
まず、端子1から与えられたビデオ信号入力はA/Dコ
ンバータ2において符号化され、この符号化された出力
は垂直内挿回路3および水平内挿回路4を通過し、画像
データ間の補間が行なわれる。
ンバータ2において符号化され、この符号化された出力
は垂直内挿回路3および水平内挿回路4を通過し、画像
データ間の補間が行なわれる。
つぎに、その画像データは1水平期間メモリ5゜1フレ
ームメモリ6に加えられ、ルーピツクキエープ効釆制御
器8によって書込まれ読出される。
ームメモリ6に加えられ、ルーピツクキエープ効釆制御
器8によって書込まれ読出される。
そして、読出されたデータはD/AコンバータTにおい
て再びアナログ信号に変換されて、ルービックキュ−ブ
効果、すなわち、後述する第3図に示すようなルービッ
クキューブ効果を有するビデオ信号が端子8に導出され
る。
て再びアナログ信号に変換されて、ルービックキュ−ブ
効果、すなわち、後述する第3図に示すようなルービッ
クキューブ効果を有するビデオ信号が端子8に導出され
る。
一方、端子10からは同期信号などの基準信号が加えら
れ、リードクロック11で基準となるクロックパルスを
発生し、各ブロックに供給する。
れ、リードクロック11で基準となるクロックパルスを
発生し、各ブロックに供給する。
第2図は第1図におけるルービックキューブ効果を発生
させるためのルービックキューブ効果制御器9に係る部
分を抽出して示した実施例のブロック図である。
させるためのルービックキューブ効果制御器9に係る部
分を抽出して示した実施例のブロック図である。
この第2図において第1図と同一符号のものは和尚部分
を示し、21−1は水平書込下方アドレス発生器、21
−2は水平書込上方アドレス発生器、22は水平読取ア
ドレス発生器、23−1は垂直書込左方アドレス発生器
、23−2は垂直書込右方アドレス発生器、24は垂直
読取アドレス発生器、25−1.25−2および27−
1.27−2はそれぞれ書込アドレスの出力を予め設定
された時間で遮断するためのトライステートバッファ、
26.28はインバータ、29およp30はトライステ
ートバッファ25−1の出力とトライステートバッファ
25−2の出力およびトライステートバッファ2T−1
の出カドトライステートバッファ2T−2の出力をそれ
ぞれ合成した合成書込アドレスと読出しアドレスとを時
間的に合成するマルチプレクサである。
を示し、21−1は水平書込下方アドレス発生器、21
−2は水平書込上方アドレス発生器、22は水平読取ア
ドレス発生器、23−1は垂直書込左方アドレス発生器
、23−2は垂直書込右方アドレス発生器、24は垂直
読取アドレス発生器、25−1.25−2および27−
1.27−2はそれぞれ書込アドレスの出力を予め設定
された時間で遮断するためのトライステートバッファ、
26.28はインバータ、29およp30はトライステ
ートバッファ25−1の出力とトライステートバッファ
25−2の出力およびトライステートバッファ2T−1
の出カドトライステートバッファ2T−2の出力をそれ
ぞれ合成した合成書込アドレスと読出しアドレスとを時
間的に合成するマルチプレクサである。
31は垂直カウンタ、32は水平カウンタで、これらは
それぞれトライステートバッファ25−1゜25−2お
よびトライステートバッファ27−1゜27−2t−制
御する丸めの外部制御によって遮断時間が変えられるカ
ウンタを構成している。
それぞれトライステートバッファ25−1゜25−2お
よびトライステートバッファ27−1゜27−2t−制
御する丸めの外部制御によって遮断時間が変えられるカ
ウンタを構成している。
つぎにこの第2図に示す実施例の動作を第3図のルービ
ックキューブ効果画像、特に第3図(b)の水平方向縮
小画像を参照して説明する。
ックキューブ効果画像、特に第3図(b)の水平方向縮
小画像を参照して説明する。
第3図の葎)は原画像を示したものであり、(C)は垂
直方向縮小画像を示したものである。
直方向縮小画像を示したものである。
まず、外部よりアドレスの開始および縮小率の情報を含
んだ縮小率!データが水平書込下方アドレス発生器21
−1に与えられ、左側へ縮小するためのアドレスが作ら
れる。そして、右側へ縮小するためのアドレスは上記と
同様に水平書込上方アドレス発生器21−2は外部より
縮小率lデータを受は発生される。
んだ縮小率!データが水平書込下方アドレス発生器21
−1に与えられ、左側へ縮小するためのアドレスが作ら
れる。そして、右側へ縮小するためのアドレスは上記と
同様に水平書込上方アドレス発生器21−2は外部より
縮小率lデータを受は発生される。
つぎに、双方のアドレス出力はそれぞれトライステート
バッファ25−1.25−2に入力され、上方、下方切
替制御パルスを受け1つに合成される。
バッファ25−1.25−2に入力され、上方、下方切
替制御パルスを受け1つに合成される。
この制御パルスは1垂直間期信号毎にクリアされる垂直
カウンタ31によシ作られる。また、この垂直カウンタ
31は外部制御(上/下コントロール)によって切替タ
イミングも変えられる。そして、合成された書込みアド
レスは水平読取アドレス発生器22の出力であるもう一
方の読出しアドレスとマルチプレクサ29によシ合成さ
れ、1水平期間メ七り5のアドレスとなる。
カウンタ31によシ作られる。また、この垂直カウンタ
31は外部制御(上/下コントロール)によって切替タ
イミングも変えられる。そして、合成された書込みアド
レスは水平読取アドレス発生器22の出力であるもう一
方の読出しアドレスとマルチプレクサ29によシ合成さ
れ、1水平期間メ七り5のアドレスとなる。
このようにすることによって、第3図Φ)に示すように
水平方向上下に捻られた効果画像を得ることができる。
水平方向上下に捻られた効果画像を得ることができる。
なお、垂直方向についてもその原理は共通なため、説明
は割愛する。
は割愛する。
以上説明したように、本発明は、1水平開期メモリおよ
び1フレ一ムメ七リヘ画像データを書込む際に2種類の
アドレスf、発生させ、それを切替えることにより、ル
ービックキューブ効果画像を得ることができる効果があ
る。
び1フレ一ムメ七リヘ画像データを書込む際に2種類の
アドレスf、発生させ、それを切替えることにより、ル
ービックキューブ効果画像を得ることができる効果があ
る。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図におけるルービックキューブ効果制御器に係る部
分を抽出して示した実施例のブロック図、第3図はルー
ビックキューブ効果画像を示す説明図である。 2・・・・A/Dコンバータ、3・・・・垂直内挿回路
、4・・・・水平内挿回路、5・・・・1水平期間メモ
リ、6・・・・1フレームメそり、7・・・・D/Aコ
ンバータ、9・・・0ルービツクキユーブ効果制御器、
11・・・・リードクロック、21−1・・・・水平書
込下方アドレス発生器、21−2・・・・水平書込上方
アドレス発生器、22・・・・水平読取アドレス発生器
、23−1・・・Φ垂直書込左方アドレス発生!、23
−2・e・・垂直書込右方アドレス発生器、24φ・―
・垂直読取アドレス発生器、25−1.25−2 ・
・拳Iトライステートバッファ、26・拳−・インバー
−127−1,27−2會Φ・―トライステートバッフ
ァ、2@ * * * 會インバータ、29.30−φ
・・マルチプレクサ、31・昏・@垂直カウンタ 32
11 @ 11・水平カウンタ。
第1図におけるルービックキューブ効果制御器に係る部
分を抽出して示した実施例のブロック図、第3図はルー
ビックキューブ効果画像を示す説明図である。 2・・・・A/Dコンバータ、3・・・・垂直内挿回路
、4・・・・水平内挿回路、5・・・・1水平期間メモ
リ、6・・・・1フレームメそり、7・・・・D/Aコ
ンバータ、9・・・0ルービツクキユーブ効果制御器、
11・・・・リードクロック、21−1・・・・水平書
込下方アドレス発生器、21−2・・・・水平書込上方
アドレス発生器、22・・・・水平読取アドレス発生器
、23−1・・・Φ垂直書込左方アドレス発生!、23
−2・e・・垂直書込右方アドレス発生器、24φ・―
・垂直読取アドレス発生器、25−1.25−2 ・
・拳Iトライステートバッファ、26・拳−・インバー
−127−1,27−2會Φ・―トライステートバッフ
ァ、2@ * * * 會インバータ、29.30−φ
・・マルチプレクサ、31・昏・@垂直カウンタ 32
11 @ 11・水平カウンタ。
Claims (1)
- テレビジョン映像信号がデジタル処理された画像データ
を1水平期間メモリおよび1フレームメモリの予め設定
された位置に指定され、縮小率に応じて書込む書込みア
ドレス制御回路と、前記1水平期間メモリおよび1フレ
ームメモリに書込まれた画像データを読出す読出しアド
レス制御回路とを備えたテレビジョンデジタルビデオプ
ロセッサ装置において、前記書込みアドレスの方向性を
変化させた第1の書込アドレスと第2の書込アドレスを
具備し、前記第1の書込アドレスの出力を予め設定され
た時間で遮断するための第1のトライステートバッファ
と、前記第2の書込アドレスの出力を予め設定された時
間で遮断するための第2のトライステートバッファと、
前記第1のトライステートバッファの出力と前記第2の
トライステートバッファの出力を合成した合成書込みア
ドレスと読出しアドレスとを時間的に合成するマルチプ
レクサと、前記第1および第2のトライステートバッフ
ァを制御するための外部制御によつて遮断時間が変えら
れるカウンタとを備えてなることを特徴とする画像効果
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26181187A JPH01105669A (ja) | 1987-10-19 | 1987-10-19 | 画像効果装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26181187A JPH01105669A (ja) | 1987-10-19 | 1987-10-19 | 画像効果装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01105669A true JPH01105669A (ja) | 1989-04-24 |
Family
ID=17367045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26181187A Pending JPH01105669A (ja) | 1987-10-19 | 1987-10-19 | 画像効果装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01105669A (ja) |
-
1987
- 1987-10-19 JP JP26181187A patent/JPH01105669A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681304B2 (ja) | 方式変換装置 | |
| EP0366871A2 (en) | Apparatus for processing video signal | |
| JPH0429479A (ja) | 画像出力制御装置 | |
| JPH01105669A (ja) | 画像効果装置 | |
| JPH0562867B2 (ja) | ||
| JPS62239672A (ja) | 表示方法 | |
| JPH07170449A (ja) | 画像縮小装置 | |
| JPS6343950B2 (ja) | ||
| JPS61245775A (ja) | デジタル特殊効果装置の水平アドレス発生回路 | |
| JP2551997B2 (ja) | 固体撮像装置用同期信号発生回路 | |
| JPH0636577B2 (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JP2693781B2 (ja) | 映像信号処理方法 | |
| JPH0470797A (ja) | 画像信号合成装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2698190B2 (ja) | 分割動画モニタ装置 | |
| JPH06292152A (ja) | 映像信号変換装置 | |
| JPH05153487A (ja) | 映像表示左右反転装置 | |
| JPH02146875A (ja) | ボーダ発生器 | |
| JPS6333073A (ja) | テレビジヨン映像合成回路 | |
| JPH06105228A (ja) | 映像生成装置 | |
| JPH02254883A (ja) | ノンインタレース縮小表示変換器 | |
| JPH05336489A (ja) | アドバンスド・ブラックバースト信号発生方法と回路 | |
| JPS60245040A (ja) | 画像表示方式 | |
| JPH06292153A (ja) | 映像信号変換方法 | |
| JPH10260673A (ja) | 映像処理装置 |