JPH01105698A

JPH01105698A - 信号入力検出回路

Info

Publication number: JPH01105698A
Application number: JP24493287A
Authority: JP
Inventors: Takaharu Koba; 木場　敬治
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-07-11
Filing date: 1987-09-29
Publication date: 1989-04-24
Anticipated expiration: 2010-03-29
Also published as: JPH0728447B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、赤外線等を利用したリモコン受信用の信号入
力検出回路に関し、特に一定のパルス幅を有するリーグ
パルスを検出する信号入力検出回路に関する。

［従来の技術］従来より、音響器機、映像機器等、各種民生機器に赤外
線等を利用したリモコン送受信機が使用されている。第
７図は、このようなリモコン送受信機のうち、受信機の
構成を示したものである。

即ち、このリモコン受信機は、赤外受光ダイオード１、
増幅器２、リーダパルス検出部３及びデコーダ集積回路
４から構成されている。

数１０ＫＨｚの搬送波を変調してなる赤外線による送信
信号は、赤外受光ダイオード１で受光される。この受光
により赤外受光ダイオード１がら発生する電圧は数１０
μＶの微弱信号であり、且つ、第８図Ａに示すように変
調されているので、次段の増幅器２で搬送波を選択的に
増幅すると共に搬送波を除去し、波形整形して第８図Ｂ
に示すような出力を得る。リモコン信号には本来のデー
タと外来の光により発生するノイズとを区別するために
、第８図Ａ、Ｂに示すような１０ｍ５程度のリーダパル
スがデータの前に付加されている。

リーグパルス検出部３は、ＣＲの充放電回路を主体とし
て構成され、第８図Ｃに示すように、リーグパルスの立
上りから時間と共に増加する電圧を発生させ、この電圧
が一定のしきい値Ｖ７Ｈに達すると、一定時間Ｔを超え
る幅のリーグパルスが入力されたとして、それを示す信
号（第８図Ｄ）を発生する。

デコーダ集積回路４は、通常マイクロコンピュータチッ
プよりなり、そのＬ端子にリーグパルスを検出したこと
を示す信号を受けた後に、Ｃｏｄｅ端子にリモコンデー
タを受は入れ、リモコンデータのデコードを実施する。

［発明が解決しようとする問題点］ところで、リーグパルス検出部３は、リーダパルス以外
のノイズ、例えば、第８図Ｅのリーグパルスの前段のノ
イズ性のパルス及びリーダパルス中のいわゆる中ぬけノ
イズ等に反応しないような最適の時定数に設定されてい
る。このため、数１００にΩの抵抗及び百分の数μＦの
容量等が、この回路の外付は部品として使用される。一
方、最近では装置の部品点数削減及び小型化の要求から
、周辺回路のマイクロコンピュータ内への取り込み化が
進められている。

しかしながら、数１００にΩの抵抗と百分の数μＦの容
量を外付けする上記のようなリーグパルス検出部では、
集積化が困難であり２周辺回路の取り込み化を阻害する
一つの要因となっていた。

一方、リーグパルス検出部３を簡単なデジタル回路にて
構成することができれば集積回路へ内蔵することができ
るが、この場合には、ＣＲによるノイズ除去を行うこと
ができず、リーダパルス受信前又は受信中における幅の
細かいノイズを任意の除去特性によって効果的に除去す
ることができないという問題点があった。

本発明は、このような問題点に鑑みてなされなたもので
あって、マイクロコンピュータへの取込みが可能な簡単
なディジタル回路で構成でき、ノイズ除去効果が優れ、
ノイズ除去の特性も容易に調整することができる信号入
力検出回路を提供することを目的とする。

［問題点を解決するゆ→ための手段］本願の第１発明に係る信号入力検出回路は、外部信号が
入力されると第１のクロック信号をカウントするカウン
ト手段と、第２のクロック信号を導入し前記外部信号の
入力が前記第２のクロック信号の所定のクロックパルス
数を超える時間だけ停止した時に前記カウント手段のカ
ウント値をリセットする信号停止時間検出手段と、前記
カウント手段のカウント値が所定の値に達した時に所定
の外部信号が入力されたことを検知する検知手段とを有
することを特徴とする。

本願の第２発明に係る信号入力検出回路は、外部信号が
入力されると第１のクロック信号をアップカウントする
と共に外部信号の入力が停止されると第２のクロック信
号をダウンカウントするアップダウンカウント手段と、
このアップダウンカウント手段のカウント値が所定の値
に達した時に所定の外部信号が入力されたことを検知す
る検知手段と、・を有することを特徴とする。

［作用コ本願の第１発明においてはカウント手段は、外部信号を
入力すると、その信号のパルス幅を計測するため、第１
のクロック信号のカウントを開始する。

外部信号がノイズによるものである場合には、そのパル
ス幅は非常に細かいため、カウント手段のカウント値が
所定の値に達する前に外部信号の入力が停止し、その停
止期間が長く続く、このため、信号停止時間検出手段は
前記カウント手段をリセットするので、所定の外部信号
の入力は検出されない。

外部信号がリーグパルスである場合には、カウント手段
は、リセットされることなく一定の値までカウントを続
けるので、検知手段でリーグパルスが検知される。

リーグパルス入力中に、中ぬけが発生すると、この中ぬ
けは時間的に短い時間しか発生しないので、信号停止時
間検出手段は前記カウント手段をリセットするには至ら
ない、従って、カウント手段はカウントを続行する。カ
ウント値が所定の値に達すると、検知手段はリーグパル
スの入力を検知する。

本願第２発明においては、外部信号を入力すると、アッ
プダウンカウント手段は、第１のクロック信号のアップ
カウントを開始する。

外部信号がノイズによるものである場合には、そのパル
ス幅は非常に細かいため、アップダウンカウント手段の
カウント値が所定の正値に達する前に外部信号の入力が
停止する。そして、この外部信号が入力されない期間中
は、アップダウンカウント手段は第２のクロック信号を
ダウンカウントするので、カウント値は増加しないため
、検知手段は外部信号の入力として検知しない。

外部信号がリーグパルスである場合には、アップダウン
カウント手段はダウンカウントすることなく所定の値ま
でカウントを続けるので、検知手段によりリーグパルス
が検知される。

リーダパルス入力中に、中ぬけが発生すると、アップダ
ウンカウント手段はこの中ぬけ期間中ダウンカウント動
作し、カウント値が減少する。しかし、この中ぬけは短
時間しか発生しないので、カウント値は若干減少するの
みであり、中ぬけ期間終了後アップダウンカウント手段
はアップカウントを再開し、カウント値が所定の正値に
達すると、検知手段はリーグパルスの入力を検知する。

このように、本発明によれば、ノイズの影響を排除して
一定長の幅のパルスを確実に検出できる。

なお、ノイズ除去特性はハードウェアの変更を伴うこと
なく、外部信号入力時のクロックの周期と外部信号入力
停止時のクロックの周期とを適宜変えることにより、任
意に決定できる。また、この回路は簡単なディジタル回
路で構成できるので、集積化が可能である。

［実施例］以下、本発明の実施例について、添付の図面を参照して
説明する。第１図は本発明の第１の実施例を示す回路図
である。

第１図において、ＡＮＤゲート１１は、外部端子１２を
介して外部信号が入力されている間だけ第１のクロック
信号ＣＬＫＩをカウンタ１３に導くもので、カウンタ１
３と共にカウント手段を構成する。カウンタ１３は、例
えば３段に縦続接続されたバイナリ−フリップフロップ
（ＢＦＦ）１４．１５．１６とインバータ１７とから構
成される。ＢＦＦ１４のφ端子には、上記ＡＮＤゲート
１１の出力が与えられ、Ｔ端子にはＡＮＤゲート１１の
出力、をインバータ１７で反転した信号が与えられてい
る。ＢＦＦ１４のＱ、Ｑ出力は夫々ＢＦＦｌ　５のφ、
φ端子に与えられ、ＢＦＦｌ５のＱ、Ｑ出力は夫々ＢＦ
Ｆ１６のφ、Ｔ端子に与えられている。ＢＦＦｌ６のＱ
出力は検知手段としてのリセットセットフリップフロッ
プ（ＲＳＦＦ）１８のセット入力として与えられている
。

信号停止時間検出手段は、３段に縦続接続されて外部端
子１２に入力された外部信号を第２のクロック信号ＣＬ
Ｋ２で順次シフトするデータフリップフロップ（ＤＦＦ
）２１．２２．２３と、これらＤＦＦ２１〜２３の各Ｑ
出力と上記外部信号との論理和出力を前記各ＢＦＦ１４
〜１６のリセット端子Ｒに出力する３つのＯＲゲート２
４゜２５．２６とで構成されている。

なお、この回路はマイクロコンピュータ等の集積回路内
に集積されて取込まれている。

次に、このように構成された信号入力検出回路の動作に
ついて説明する。２つのクロック信号ＣＬＫＩ、ＣＬＫ
２は集積回路内部から発生する信号であり、ストアード
プロダラムによって任意に設定可能となっている。

第２図ａ、ｂにＣＬＫＩ及びＣＬＫ２のタイミングチャ
ートを示す、ＣＬＫ２はＣＬＫＩよりも短い周期のパル
スに設定されている。

外部端子１２に外部から第２図Ｃに示すような外部信号
が入力されると、図示しない外部信号検知回路がこれを
検知し、ＣＬＫＩを発生させる。

外部信号が入力されている間は、ＯＲゲート２４〜２６
から出力“１″がカウンタ１３に出力され、各ＢＦＦ１
４〜１６のリセットは解除されるので、ＣＬＫＩがカウ
ンタ１３によってカウントされる。

外部信号が第２図Ｃの第１及び第２のパルスのように幅
が短いノイズ性のものである場合には、外部信号は直ち
に入力されなくなる。

外部信号がなくなると、ＣＬＫ２によって外部信号の入
力がなくなったことが順次ＤＦＦ２１゜２２．２３へ伝
達される（第２図ｅ　、ｆ　＋　ｇ　）。

ＤＦＦ２１，２２．２３のＱ出力はＯＲゲート２４．２
５．２６を通じて順次ＢＦＦ１４，１５゜１６をリセッ
トしていく（第２図ｈ＋’＋Ｊ）。

通常ノイズのパルス幅はリーグパルスのパルス幅に対し
て十分に短い、このため、カウンタ１６のＱの出力が“
１”となる前に、４カウンタ１３はリセットされてしま
う、このため、第１及び第２のパルスのようにノイズ性
パルスは、Ｒ３ＦＦ１８で検出されない。

第２図Ｃに示す第３のパルスのように、リーグパルスに
中ぬけがある場合には、その中断された時間とＣＬＫ２
の周期で決まるカウンタのビットがリセットされていく
、この図の例ではＢＦＦｌ４のみがリセットされるが、
この時カウンタ１３のカウント値は“２″であり、ＢＦ
Ｆｌ４のＱ出力は“０”であるため、カウント値は何ら
影響を受けずにＣＬＫＩの４クロツクをカウントする。

これにより、ＢＦＦｌ６のＱ出力が１′′となり中ぬけ
ノイズに影響されることなく、Ｒ８ＦＦ１８によってリ
ーグパルスが検出される。

この実施例によれば、中ぬけの期間に応じた範囲でカウ
ンタ１３の一部（下位ビット）をリセットできる。なお
、この例では説明を簡単にするために、カウンタ１３を
３段のフリップフロップで構成したが、段数を増やし、
ＣＬＫＩとＣＬＫ２との周期を調整することにより、検
出回路の特性を所望の特性に調整することができる。特
に、マイクロコンピュータにこの回路を内蔵し、プログ
ラムでＣＬＫＩ及びＣＬＫ２を制御することにより、ハ
ードウェアを何ら変更せずにリーグパルス長の変更及び
赤外受光系の変更等に対処でき、受光部に合ったリーグ
パルス検出が可能となる。

第３図は本発明の第２の実施例を示す回路図である。こ
の実施例が第１の実施例と異なる点は、信号停止時間検
出手段の構成である。

即ち、この実施例では、信号停止時間検出手段を２段に
接続されたＤＦＦ３１．３２と、１つのＯＲゲート３３
とで構成している。ＤＦＦ３１゜３２は、外部端子１２
に入力された外部信号を第２のクロック信号ＣＬＫ２で
順次シフトし、ＯＲゲート３３はこれらＤＦＦ３１．３
２でＣＬＫ２の２クロツク分遅延させた前記外部信号と
現在の外部信号との論理和出力をＢＦＦ１４〜１６の共
通のリセット信号としてカウンタ１３に出力する。

本実施例では中ぬけが発生した場合、ＣＬＫ２の２力ウ
ント間はカウンタの内容が保持され、３クロック以上の
中ぬけがあるとカウンタは全てリセットされる。この実
施例においては、中ぬけの時間間隔に対してカウント値
゛は保持か又は全部リセットかの２通りとなるが、回路
は簡単となる。

次に、本願第１発明の実施例について具体的に説明する
。第４図は本願第２発明の実施例に係る信号入力検出回
路を示す回路図である。３人力ＡＮＤゲート４１には４
人力ＯＲゲート４４の出力と、第２のクロックＣＬＫ２
と、インバータ４６により反転された外部端子１２の外
部信号とが入力される。２人カアンドゲート４２にはク
ロックＣＬＫＩと、外部端子１２に入力される外部信号
とが与えられる。このアンドゲート４１，４２の出力は
２人力ＯＲゲート４３に入力され、ＯＲゲート４３の出
力は４ビツトアツプダウンカウンタ４０のクロック端子
ＣＫに入力される。このＡＮＤゲート４１．４２及びＯ
Ｒゲート４３によりクロック切替回路４５が構成される
。このクロック切替回路４５は、外部端子１２に入力さ
れる外部信号のハイ又はローとＯＲゲート４４の出力と
に基いて、クロックＣＬＫＩ及びＣＬＫ２の一方を選択
すると共に、この選択されたクロック信号をカウンタ４
０に出力するか又はカウンタ４０への出力を停止するか
を切替える。

４ビツトアツプダウンカウンタ４０のアップダウン切替
端子Ｕ／Ｄには外部端子１２に入力される外部信号が入
力されている。カウンタ４０は外部端子１２がハイレベ
ルの場合は、クロック端子ＣＫに入力されるクロック切
替回路４５の出力をアップカウント動作し、ローレベル
の場合はダウンカウント動作する。また、カウンタ４０
の各ビットの出力Ｑ。乃至Ｑ３はＯＲゲート４４を介し
てＡＮＤゲート４１に入力され、最上位ビットの出力Ｑ
ｓは検出手段を構成するＲ３ＦＦ１８のセット端子Ｓに
も入力される。

なお、この回路は本願第１発明と同様に、マイクロコン
ピュータ等の集積回路内に集積されて取込まれている。

次に、このように構成された信号入力検出回路の動作に
ついて輯明する。

いま、外部端子１２にハイレベルの外部信号が入力され
ると、この外部信号はインバータ４６によりローレベル
となってＡＮＤゲート４１に入力されるのでクロックＣ
ＬＫ２はＯＲゲート４３には出力されない、一方、この
ハイレベルの外部信号が入力されたＡＮＤゲート４２は
、クロックＣＬＫＩを入力すると、このクロックＣＬＫ
ＩをＯＲゲート４３に出力し、ＯＲゲート４３はこのＣ
Ｌ　Ｋ　１をカウンタ４０のクロック端子ＣＫに出力す
る。

カウンタ４０はそのカウント値が０となっており、アッ
プダウン切替端子Ｕ／Ｄにハイレベルが入力されるので
、クロック切替回路４５の出力（クロックＣＬＫＩ）を
アップカウントする。そして、カウンタ４０の出力Ｑ３
はカウンタ４０のカウント値が８になると始めてハイレ
ベルとなり、Ｒ５ＦＦ１８のセット端子Ｓをハイレベル
とする。

そして、外部端子１２がローレベルになると、ＡＮＤゲ
ート４２はクロックＣＬＫＩを通過させない、もし、こ
の場合にカウンタ４０のカウント値が１以上であれば、
ＡＮＤゲート４１はクロックＣＬＫ２を通過させ、クロ
ック切替回路４５の出力はクロックＣＬＫ２となる。

一方、カウンタ４０のアップダウン切替端子Ｕ／Ｄには
ローレベルが入力されるので、カウンタ４０はクロック
ＣＬＫ２をダウンカウントする。

そして、カウンタ４０のカウント値が０になると、これ
がＯＲゲート４４を介してＡＮＤゲート４１に入力され
、ＡＮＤゲート４１はクロックＣＬＫ２の通過を遮断す
るので、カウンタ４０はダウンカウント動作を停止する
。また、８以上となっていたカウント値が７以下になる
と、カウンタ４０の最上値ビット出力Ｑ３はハイレベル
からローレベルに変化し、この出力がＲ５ＦＦ１８に入
力され、Ｒ８ＦＦ１８のレベルはハイレベルからローレ
ベルに変化する。

次に、以上の動作を第５図に示すタイムチャートにより
説明する。いま、外部信号ｎ（図の記号ｎ）がローレベ
ルからハイレベルに変化すると、切替回路４５はクロッ
クＣＬＫＩ　（図の記号１）を選択してカウンタ４０に
出力する。カウンタ４０は第２図ｎに示すように外部信
号がハイレベルの期間は、第２図０に示すようにＣＬＫ
Ｉをアップカウントする。そして、外部信号ｎがローレ
ベルに変化すると、カウンタ４０はクロック切替回路４
５が選択したクロックＣＬＫ２　（図の記号ｍ）をダウ
ンカウントする。これにより、カウンタ４０のカウント
値は、例えば、５から３へと変化する。

次に、外部信号ｎが再度ハイレベルに変化すると、カウ
ンタ４０はクロックＣＬＫＩのタイミングでアップカウ
ント動作する。カウンタ４０のカウント値が８（最上位
ビットがハイレベル）になると、このハイレベルがＲ５
ＦＦ１８に入力され、Ｒ８ＦＦ１８の出力Ｑ（図の記号
ｐ）はハイレベルとなる。これにより、外部端子１２に
リーグパルスが入力されたことが検出される。そして、
外部信号がローレベルとなると、カウンタ４０はダウン
カウントするからそのカウント値は減少し、Ｒ８ＦＦ１
８の出力はローレベルとなる。

もし、外部信号のパルス幅がノイズ性パルスのように短
いパルスである場合は、カウンタ４０のカウント値が８
となってその出力Ｑ３がハイレベルになる前に、カウン
タ４０のダウンカウントが開始されて、結局、Ｒ８ＦＦ
１８の出力Ｑからはハイレベルが出力されない。従って
、ノイズ性パルスが外部端子１２に入力されても、Ｒ３
ＦＦ１８からは検知信号は出力されない。

また、外部信号ｎ（リーグパルス）に中ぬけがあった場
合には、第５図に示すように、中ぬけの期間及びクロッ
クＣＬＫ２の周期に応じてカウント値は減少するものの
、再度アップカウントが開始されて最終的にはＲ８ＦＦ
１８からハイレベル（リーグパルス検出信号）が出力さ
れる。従って、中ぬけが発生しても、リーグパルスは確
実に検出される。

なお、この例では説明を簡単にするために、カウンタ４
０のビット数を４ビツトとしているが、このビット数を
適宜変更するか、又はクロックＣＬＫＩ及び／又はＣＬ
Ｋ２の周期を調整することにより、検出回路の特性を所
望の特性に調整することができる。

クロックＣＬＫＩ、ＣＬＫ２は一定の周期のパルスであ
る必要はなく、リーグパルスの検出途中でその周期を変
更してもよい、このクロックＣＬＫｌ、ＣＬＫ２の周期
はストアードプログラムによって自由に設定可能である
ので、例えば、第６図に示すように、外部端子１２に外
部信号が所定時間以上に亘り入力されている間のクロッ
クＣＬＫ１の周期を短くし、それ以外の期間はＣＬＫＩ
の周期を長くする。そして、リーグパルス検出後はクロ
ックＣＬＫ２の周期を短くする。これにより、第６図に
示すように、カウンタ４０のカウント値の増加スピード
はクロックＣＬＫＩの周期に反比例するので、ノイズの
カウント値は増加しにくくなる。また、検出器Ｒ８ＦＦ
１８からハイレベルが出力された後はクロックＣＬＫ２
の周期が短くなって迅速にカウントダウン動作をする。

このように、ハードウェアを何ら変更せずにリーグパル
ス長の変更及び赤外受光系の変更等に対処でき、受光部
に合ったリーグパルス検出が可能となる。

［発明の効果］以上のように、本発明によれば、抵抗及び容量等の外付
部品を必要とせず、簡単なディジタル回路で構成できる
ので、集積回路内への取込みが可能で、部品点数が少な
いリモコン受信機を構成することができる。また、ノイ
ズに対する除去特性や中ぬけに対する特性は第１のクロ
ック信号ＣＬＫ１及び第２のクロック信号ＣＬＫ２の周
期又はカウント手段のビット数を調整することにより容
易に調整することができるという効果がある。

【図面の簡単な説明】

第１図は本願第１発明の実施例の構成を示す回路図、第
２図ａ乃至には同実施例のタイミングチャート図、第３
図は本願第１発明の第２の実施例の構成を示す９回路図
、第４図は本願第２発明の実施例に係る信号検出回路を
示す回路図、第５図ρ乃至ｐ及び第６図番ア至・は同実
施例のタイミングチャート図、第７図はリモコン受信機
の構成を示す図、第８図Ａ乃至Ｅは同受信機の各部波形
図である。１；赤外受光ダイオード、２；増幅器、３；リーダパル
ス検出部、４；デコーダ集積回路、１１、ＡＮＤゲート
、１２；外部端子、１３；カウンタ、１４〜１６；バイ
ナリ−フリップフロップ、１７．４６；インバータ、１
８：リセットフリップフロツブ、２１〜２３．３１，３
２；データフリップフロップ、２４〜２６，３３，４３
．４４、ＯＲゲート、４０；４ビツトアツプダウンカウ
ンタ、４１，４２；ＡＮＤゲート、４５；クロック切替
回路

Claims

【特許請求の範囲】

（１）外部信号が入力されると第１のクロック信号をカ
ウントするカウント手段と、第２のクロック信号を導入
し前記外部信号の入力が前記第２のクロック信号の所定
のクロックパルス数を超える時間だけ停止した時に前記
カウント手段のカウント値をリセットする信号停止時間
検出手段と、前記カウント手段のカウント値が所定の値
に達した時に所定の外部信号が入力されたことを検知す
る検知手段とを有することを特徴とする信号入力検出回
路。
（２）前記第２のクロック信号は前記第１のクロック信
号よりも短周期の信号であることを特徴とする特許請求
の範囲第１項に記載の信号入力検出回路。
（３）前記信号停止時間検出手段は、前記外部信号を前
記第２のクロック信号によるシフト動作で遅延させる複
数段のデータフリップフロップ回路と、このデータフリ
ップフロップ回路の遅延出力と前記外部信号との論理和
出力をリセット信号として前記カウント手段に出力する
オア回路とで構成されたことを特徴とする特許請求の範
囲第１項に記載の信号入力検出回路。
（４）前記信号停止時間検出手段は、前記外部信号の入
力停止時間に計数される前記第２のクロック信号のクロ
ックパルス数と同じビット数だけの前記カウント手段の
下位ビットをリセットするものであることを特徴とする
特許請求の範囲第１項に記載の信号入力検出回路。
（５）外部信号が入力されると第１のクロック信号をア
ップカウントすると共に外部信号の入力が停止されると
第２のクロック信号をダウンカウントするアップダウン
カウント手段と、このアップダウンカウント手段のカウ
ント値が所定の値に達した時に所定の外部信号が入力さ
れたことを検知する検知手段と、を有することを特徴と
する信号入力検出回路。
（６）前記第１及び第２のクロック信号は同一周期の信
号であることを特徴とする特許請求の範囲第５項に記載
の信号入力検出回路。
（７）前記第２のクロック信号は前記第１のクロック信
号よりも短周期の信号であることを特徴とする特許請求
の範囲第５項に記載の信号入力検出回路。