JPH01106548A

JPH01106548A - 変調回路

Info

Publication number: JPH01106548A
Application number: JP26313987A
Authority: JP
Inventors: Motoyoshi Morifuji; 森藤　素良; Katsuto Koyama; 克人小山; Matsuaki Terada; 寺田　松昭; Junji Fukuzawa; 福澤　淳二
Original assignee: Hitachi Ltd; Yagi Antenna Co Ltd
Current assignee: Hitachi Ltd; Kokusai Denki Electric Inc
Priority date: 1987-10-19
Filing date: 1987-10-19
Publication date: 1989-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明は、データ信号の１ビット時間内にＮ周期または
Ｎ／２周期の変調信号を設け、さらにその周期波形を変
化させることにより複数のデータ信号を変調するＦＳＫ
方式の変調回路に関する。

［従来技術とその欠点］従来のＦＳＫ方式の変調回路としては、第５図に示され
るものが知られている。

すなわち、例えば、データ信号の１ビット時間内に１周
期および２周期の変調信号を作成する場合、まず、発振
回路５０１からデータ信号の１ビットに２周期のパルス
が発振され、同パルスがカウンタ５０３の入力端子Ｐに
供給される。上記パルスの周期は、水晶振動子５０１に
よって安定に保たれており、カウンタ５０３を通じて１
／２分周されてゲート回路５０５の入力端子Ｘに出力さ
れる。このとき、ゲート回路５０５の他方の入力端子Ｙ
に、上記発振回路５０１の出力が供給されている。第６
図にカウンタ５０３の出力波形６０１、発振回路５０３
の出力波形６０２を示す。

一方、同期パルス発生回路５０４にも上記発振回路５０
２の出力と上記カウンタ５０３の出力が供給されており
、この同期パルス発生回路５０４からデータ信号送出側
の機器に対するデータ送出タイミング用としての送信ク
ロックが端子５０８を介して出力される。

データ信号は、第６図に示す波形６０３のように上記機
器から端子５０９を介して入力される。この端子５０９
を介して入力されたデータ信号は、ゲート回路５０５の
入力端子Ｃに供給される。このデータ信号により、ゲー
ト回路５０５から第６図に示す波形６０４のようにＴ２
の期間において１／２周期となる信号が出力される。こ
の信号は、同信号を所定レベルまで増幅するドライバ回
路５０６を介してフィルタ５０７に出力される。

フィルタ５０７は、ローパスフィルタあるいはバンドパ
スフィルタで構成され、ドライバ回路５０６を介して増
幅されたゲート回路５０５の出力信号の高周波成分を除
去する。このフィルタ５０７により、上記出力信号は第
６図に示す波形６０５のようにアナログ信号に変換され
、端子５１０から出力される。

ところで、近年、データ機器の増加に伴い、各局相互間
でのデータ交換の要求が高まって来ている。この場合、
各データ機器のデータ信号の伝送形態は、線路の経済的
利用を図るため、−本の線路を利用し、同線路にバース
ト波状に変調信号を送出する方法が採られる。このため
、データの構成をパケット化する必要があり、通常のｒ
ＨＪ、「Ｌ」信号以外の特殊なパターンを利用する場合
が生じる。

しかしながら、第５図に示すような従来の変調回路では
、データ信号の変調波形形式を自由に設定できない。こ
のため、通常のｒＨＪ、「Ｌ」信号以外の特殊なパター
ンを有するデータ信号の変調波形を得ることができず、
上述したデータ構成のパケット化に対応できない欠点が
あった。

［発明の目的〕本発明は上記のような点に鑑みなされたもので、データ
信号の変調波形形式を自由に設定でき、通常のｒＨＪ、
「Ｌ」信号以外の特殊なバタニンを有するデータ信号の
変調波形を得ることができる変調回路を提供することを
目的とする。

［発明の要点］すなわち、本発明に係わる変調回路は、カウンタ、デコ
ーダ、マトリックス回路、ゲート回路を組合せた回路構
成とし、３つのデータ信号に相当する変調パルスパター
ンを形成し、ゲート回路で３つのデータ信号に対応する
変調パルスパターンを切替え、フィルタを介して出力す
るものである。

［発明の実施例］以下、図面を参照して本発明の一実施例に係わる変調回
路を説明する。

第１図は一実施例に係わる変調回路の構成を示すブロッ
ク図である。まず、この変調回路の構成および動作を説
明する前に、理解を容易にするため、第２図乃至第４図
を参照して同変調回路で実現されるＦＳＫ変調方式につ
いて説明する。なお、ここでは、データ信号の１ビット
時間内のパルス分割数を４ケとした場合を例とする。

第２図はデータフォーマットの一例を示す図である。第
２図において、データ信号２０１は、データの「Ｌ」ま
たはｒＨＪを示す第１のデータ信号、変調出力の可否を
示す第２のデータ信号、データ送信を行なう際の同期確
定用のブリアンサンプルおよびデータの開始終了のデリ
ミタを示す特殊形式の変調信号を作成するための第３の
データ信号を複合させてなり、期間Ｓ、Ｐ、ＳＤ、Ｄ、
ＥＤを有する。

ｍ間Ｓは、変調回路からの変調信号出力が断の状態を示
す。期ｔｉｐは、相手局でのデータビット同期用のプリ
アンプル期間を示す。期間ＳＤは、データ開始を表わす
スタートデリミタ期間を示す。

期間りは、データ期間を示す。期１１ＥＤは、データ終
了を表わすエンドブリミタ期間を示す。

このデータフォマットを表わすためのデータ信号ＤＯ〜
Ｄ２の各波形を同図の２０２〜２０４に示す。

また、変調回路の出力信号であるＦＳＫ変調信号の波形
を２０５で示す。波形２０６〜２０８は、それぞれプリ
アンプル期間Ｐ１スタートデリミタ期間ＳＤ、エンドブ
リミタ期１ｉＪＥＤにおけるデータ信号ＤＯ〜Ｄ２の拡
大波形である。

第３図は上記データ信号ＤＯ〜Ｄ２の相関関係を示す図
であり、変調信号出力が断の期間（期間Ｓ）では、デー
タ信号ＤＯ〜Ｄ２が全てｒＨＪとなる。また、データ信
号ＤＯ，Ｄ１が「Ｌ」、データ信号Ｄ２がｒＨＪの場合
は、特殊なデータつまりノンデータであり、ｒＮＪで示
す。このｒＮＪが２ケ連続したものをＩＮ、ＮＪとし、
このｒＮ、ＮＪの場合、データビット周期ｂ１、ｂ２の
変化点付近でパルス幅が広くなる変調パルス波形が得ら
れる。このノンデータＮは、常に２ケベアでパルス周期
性を保つ構成となっている。

一方、データ信号ＤＯ〜Ｄ２が全て「Ｌ」の場合は、デ
ータｒＯＪを表わし、データ信号の１ビット周期内で２
周期の変化をする。また、データ信号ＤＯが「Ｈ」、デ
ータ信号ＤＩ　、Ｄ２が「シ」の場合は、データ「１」
を表わし、データ信号の１ビット周期内で１周期の変化
をする。

今、データ信号の構成をｒＮ、Ｎ、０．ＩＪとした場合
、第３図の組合せにより変調パルス波形は、第４図の４
０１のようになる。そこで、フィルタを用いて、この波
形４０１の高周波成分を除去すると、波形４０２のよう
なＦＳＫｌ［信号が得られる。

次に、上述したパルス波形条件、パルス波形操作条件を
満たす第１図の変調回路について説明する。

すなわち、発振回路１０２は、変調パルス波形（第４図
の波形４０１）の最小のパルス幅、つまりデータ信号の
１ビット周期内の分割数を決定する周波数で発振する。

この場合、上記周波数を安定化するために水晶振動子１
０１が用いられる。

この発振回路１０２から出力されるパルスは、カウンタ
１０３の端子ＣＫに加えられ、１／８分周される。そし
て、その分周数が１／２１のとき端子Ａから、１／２”
　（ｌき［Ｂｌ、１／２３（７）とき端子Ｃから出力さ
れる。これら、端子Ａ−Ｃからの出力は、デコーダ回路
１０４において、Ｙ１〜Ｙ８に時間的に順次出力され、
マトリックス回路１０５に送られる。

マトリックス回路１０５は、ダイオードＭ１〜Ｍｎを接
続してなり、「０」、「１」、ｒＮ、ＮＪの第３図で示
した変調パルス波形、つまりデータの「シ」またはｒＨ
Ｊを示すデータと特殊な形態を示すデータに相当する変
調パルスパターンを出力する。なお、ここでは、ダイオ
ードＭ１〜Ｍｎを用い、１ビット内のＹ１〜Ｙ８のパル
スがｒＨＪのときダイオードＭ１〜Ｍｎを介して出力す
るマトリックス回路構成としているが、例えば７７１回
路、ＡＮＤゲート回路等でも構成できる。

マトリックス回路１０５で得られる「０」、「１」、ｒ
Ｎ、ＮＪの変調パルス波形は、それぞれゲート回路１０
６に加えらる。ゲート回路１０６は、マトリックス回路
１０５の出力をデータの「Ｌ」またはｒＨＪを示すデー
タと特殊な形態を示すデータとにより切替え、また変調
出力の可否を示すデータでマトリックス回路１０５の出
力を可あるいは不可とする。こようにして、ゲート回路
１０６から出力されるデータ信号ＤＯ〜Ｄ２に相当する
変調パルス波形（第４図の波形４０１）は、ドライバ回
路１０７に出力される。ここで、フリップ７０ツブ１１
０〜１１２は、データ信号Ｄ１〜Ｄ２の変化点を上記変
調パルス波形で示される各データ同期の変化点に同期さ
せて不規則なパルス出力を無くすために設けられたもの
である。この場合、データ信号の１ビットの分割数を４
ケとしているため、フリップフロップ１１０〜１１２そ
れぞれをカウンタ１０３の端子Ｂの出力に同期させてい
る。

また、データ信号Ｄｏ−Ｄ２が到来する場合、データ信
号の周期の変化点でカウンタ１０３の端子Ａ−Ｃの各信
号がＩＪとなるように、カウンタ１０３を初期化するト
リガ回路１０９を設け、その出力パルスをカウンタ１０
３の端子ＣＬＲに与える。

ドライバ回路１０７は、ゲート回路１０６から出力され
る変調パルス波形を必要とする変調出力レベルまで電力
増幅する。ドライバ回路１０７からの出力は、第４図の
波形４０１のようなパルス波形であり、高周波成分を多
く含んでいるので、フィルタ１０８を通して高周波成分
を除去し、アナログ信号として端子１１６に出力する。

上記フィルタ１０８は、インダクタンス、コンデンサ等
で構成されるローパスフィルタあるいはバンドパスフィ
ルタであり、その特性は高周波成分の阻止量および波形
応答性により決定される。このフィルタ１０８を通じて
端子１１６に出力される信号波形は、第４図の波形４０
２のようになる。

このように本実施例によれば、カウンタ１０３、デコー
ダ回路１０４、マトリックス回路１０５、ゲート回路１
０６を組合せた回路構成したことにより、データ信号の
変調波形形式を自由に設定でき、またその変更も容易に
行なえるようになる。したがって、通常のｒＨＪ、「Ｌ
Ｊ信号以外の特殊なパターンを有するデータ信号の変調
波形を得ることができ、これにより複雑なデータフォー
マットを構成して受信局の複雑な制御等に対応できるよ
うになる。

なお、本実施例では、データ信号の１ビット内の分割数
を４ケとしたが、カウンタの分局数、デコーダの構成、
マトリックス回路の構成を変えることにより、さらに多
くの分割数を設けることができる。また、特殊なデータ
つまり２つの連続したノンデータＩＮ、ＮＪを２つの波
形形式で表現しているが、このパルス波形を組合わせる
ことにより、さらに多くの特殊なデータに対応する波形
形式を設けることができる。

［発明の効果コ以上のように本発明によれば、データ信号の変ｉ！１１
波形形式を自由に設定でき、通常のｒＨＪ、「Ｌ」信号
以外の特殊なパターンを有するデータ信号の変調波形を
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる変調回路の回路構成
を示すブロック図、第２図は同実施例のデータフォーマ
ットの一例を示す図、第３図は同実施例における３つの
データ信号の相ｒ！Ａ関係を示す図、第４図は同実施例
で得られる変調パルス波形を示す図、第５図は従来の変
調回路の回路構成を示すブロック図、第６図は上記第５
図の動作を説明するためのタイミングチャートである。１０１・・・水晶振動子、１０２・・・発振回路、１０
３・・・カウンタ、１０４・・・デコーダ回路、１０５
・・・マトリックス回路、１０６・・・ゲート回路、１
０７・・・ドライバ回路、１０８・・・フィルタ、１０
９・・・トリガ回路、１１０〜１１２・・・フリップフ
ロップ、１１３〜１１６・・・端子。出願人代理人　　弁理士　鈴江武彦第１　図第３図第４図第５図第６図手続補正書昭和　６史、１２１月１　日

Claims

【特許請求の範囲】データの「Ｌ」または「Ｈ」を示す第１のデータ信号、
変調出力の可否を示す第２のデータ信号、データ送信を
行なう際の同期確定用のプリアンサンブルおよびデータ
の開始終了のデリミタを示す特殊形式の変調信号を作成
するための第３のデータ信号を複合させてなるデータ信
号を変調する変調回路であつて、上記データ信号の周期を決定するパルス信号を発振する
発振回路と、この発振回路からのパルス信号を所定分周数で分周する
カウンタと、このカウンタの出力を受けて上記データ信号の１ビット
内で所定数の分割パルス列を作成するデコーダと、このデコーダによって作成された分割パルス列に基づい
て上記第１、３のデータ信号に相当する変調パルスパタ
ーンを形成するマトリックス回路と、このマトリックス回路の出力を上記第１、第３のデータ
信号により切替え、また上記第２のデータ信号で同マト
リックス回路の出力を可あるいは不可とするゲート回路
と、このゲート回路の出力から高周波成分を除去するフィル
タとを具備したことを特徴とする変調回路。