JPH01110754A - 樹脂封止型半導体集積回路装置 - Google Patents
樹脂封止型半導体集積回路装置Info
- Publication number
- JPH01110754A JPH01110754A JP62268471A JP26847187A JPH01110754A JP H01110754 A JPH01110754 A JP H01110754A JP 62268471 A JP62268471 A JP 62268471A JP 26847187 A JP26847187 A JP 26847187A JP H01110754 A JPH01110754 A JP H01110754A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lead
- semiconductor integrated
- integrated circuit
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体集積回路装置に関する。
従来、この種の樹脂封止型半導体集積回路装置は、半導
体集積回路を形成した後、半導体集積回路を保護するな
めに、第3図に示すように、外部端子2を外部に導出さ
せて外装樹脂体1にて封止されていた。
体集積回路を形成した後、半導体集積回路を保護するな
めに、第3図に示すように、外部端子2を外部に導出さ
せて外装樹脂体1にて封止されていた。
外部端子2はプリント基板等に実装するときに、はんだ
付は性を良くするなめ、リード3の表面にはんだ層とし
て錫−鉛合金層24が被覆されていた。
付は性を良くするなめ、リード3の表面にはんだ層とし
て錫−鉛合金層24が被覆されていた。
上述した従来の外部端子の表層のはんだ層は低融点のた
め、このはんだ層の融点以上の作業が行なわれると、は
んだ層が溶けて、本来、−様に被覆されているはんだ合
金層が不均一になり、外部端子の太さが太くなったりし
、作業工程上、製品品質上好ましくないという欠点があ
った。
め、このはんだ層の融点以上の作業が行なわれると、は
んだ層が溶けて、本来、−様に被覆されているはんだ合
金層が不均一になり、外部端子の太さが太くなったりし
、作業工程上、製品品質上好ましくないという欠点があ
った。
そのため、リードにはんだ層を被覆する作業工程は、融
点以上の高温にさらされる作業の後にもってくるという
制限が課せられ、製造工程の手順を自由に変更すること
が不可能であり作業の効率化が図られないという欠点も
あった。
点以上の高温にさらされる作業の後にもってくるという
制限が課せられ、製造工程の手順を自由に変更すること
が不可能であり作業の効率化が図られないという欠点も
あった。
又、融点の高い鉛又は錫のみの金属層を形成するという
考え方もあるが、外部端子のプリント基板への実装時に
高品質のはんだ付は性が得られないという欠点もあった
。
考え方もあるが、外部端子のプリント基板への実装時に
高品質のはんだ付は性が得られないという欠点もあった
。
本発明の目的は、作業工程中にはんだが溶けてはんだ合
金層が不均一になることがなく、製造工程の手順を自由
に変更でき、作業の効率化が図られるとともに、プリン
ト基板への実装時に高品質のはんだ付は性が得られる半
導体集積回路装置を提供することにある。
金層が不均一になることがなく、製造工程の手順を自由
に変更でき、作業の効率化が図られるとともに、プリン
ト基板への実装時に高品質のはんだ付は性が得られる半
導体集積回路装置を提供することにある。
本発明の樹脂封止型半導体集積回路装置は、半導体集積
回路と、該半導体集積回路を封止する外装樹脂体と、前
記半導体集積回路に接続し、かつ、前記外装樹脂体を貫
通して外部へ導出される外部端子とを有する樹脂封止型
半導体集積回路装置において、前記外部端子が錫と鉛の
合金層と錫の金属層のうちのいずれか一方の中間層と鉛
の金属層の最外層によって構成されている。
回路と、該半導体集積回路を封止する外装樹脂体と、前
記半導体集積回路に接続し、かつ、前記外装樹脂体を貫
通して外部へ導出される外部端子とを有する樹脂封止型
半導体集積回路装置において、前記外部端子が錫と鉛の
合金層と錫の金属層のうちのいずれか一方の中間層と鉛
の金属層の最外層によって構成されている。
次に、本発明の実施例について図面を参照して゛説明す
る。
る。
第1図は本発明の第1の実施例の部分断面図である。
第1の実施例は、第1図に示すように、外装樹脂体1か
ら導出した外部端子2は、リード3とその上に被覆され
た錫−鉛合金層(はんだ層)4と、更に、その上に形成
された鉛金属層5によって構成されている。
ら導出した外部端子2は、リード3とその上に被覆され
た錫−鉛合金層(はんだ層)4と、更に、その上に形成
された鉛金属層5によって構成されている。
この錫−鉛合金層4と、鉛金属層5は、電気めっきによ
り形成することが出来る。
り形成することが出来る。
第2図は本発明の第2の実施例の部分断面図である。
第2の実施例は、第2図に示すように、外部端子2は、
リード3と、その上に被覆された錫金属層14と、更に
、その上に形成された鉛金属層5によって構成されてい
る。
リード3と、その上に被覆された錫金属層14と、更に
、その上に形成された鉛金属層5によって構成されてい
る。
この錫金属層14と、鉛金属M5は、第1の実施例と同
様、電気めっきにより形成することができる。
様、電気めっきにより形成することができる。
このように、半導体集積回路装置用外部端子の最外層の
鉛金属層を形成すると、組立作業中の作業温度が鉛の融
点よりも十分低いので、中間層の錫−鉛合金層又は、錫
金属層が溶融するのを防止できる。
鉛金属層を形成すると、組立作業中の作業温度が鉛の融
点よりも十分低いので、中間層の錫−鉛合金層又は、錫
金属層が溶融するのを防止できる。
以上説明したように本発明は、外部端子の最外層に中間
層よりも融点の高い鉛の金属層を形成することにより、
作業中に鉛が溶けて表面が不均一になることがなく1作
業工程の手順を自由に変更できるので、作業の効率化が
図られるとともに、鉛金属層の下地が錫−鉛合金層のは
んだ層であることから、プリント基板実装時に高品質の
はんだ付は性が得られるという効果がある。
層よりも融点の高い鉛の金属層を形成することにより、
作業中に鉛が溶けて表面が不均一になることがなく1作
業工程の手順を自由に変更できるので、作業の効率化が
図られるとともに、鉛金属層の下地が錫−鉛合金層のは
んだ層であることから、プリント基板実装時に高品質の
はんだ付は性が得られるという効果がある。
第1図は本発明の第1の実施例の部分断面図、第2図は
本発明の第2の実施例の部分断面図、第3図は従来の樹
脂封止型半導体集積回路装置の一例の部分断面図である
。 1・・・外装樹脂体、2・・・外部端子、3・・・リー
ド、4・・・錫−鉛合金層、5・・・鉛金属層、14・
・・錫金属層、24・・・銭−鉛合金層。
本発明の第2の実施例の部分断面図、第3図は従来の樹
脂封止型半導体集積回路装置の一例の部分断面図である
。 1・・・外装樹脂体、2・・・外部端子、3・・・リー
ド、4・・・錫−鉛合金層、5・・・鉛金属層、14・
・・錫金属層、24・・・銭−鉛合金層。
Claims (1)
- 半導体集積回路と、該半導体集積回路を封止する外装
樹脂体と、前記半導体集積回路に接続し、かつ、前記外
装樹脂体を貫通して外部へ導出される外部端子とを有す
る樹脂封止型半導体集積回路装置において、前記外部端
子が錫と鉛の合金層と錫の金属層のうちのいずれか一方
の中間層と鉛の金属層の最外層によって構成されている
ことを特徴とする樹脂封止型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268471A JPH01110754A (ja) | 1987-10-23 | 1987-10-23 | 樹脂封止型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268471A JPH01110754A (ja) | 1987-10-23 | 1987-10-23 | 樹脂封止型半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01110754A true JPH01110754A (ja) | 1989-04-27 |
| JPH0546986B2 JPH0546986B2 (ja) | 1993-07-15 |
Family
ID=17458961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62268471A Granted JPH01110754A (ja) | 1987-10-23 | 1987-10-23 | 樹脂封止型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01110754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656855A (en) * | 1992-12-23 | 1997-08-12 | Shinko Electric Industries Co., Ltd. | Lead frame and method for manufacturing same |
-
1987
- 1987-10-23 JP JP62268471A patent/JPH01110754A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656855A (en) * | 1992-12-23 | 1997-08-12 | Shinko Electric Industries Co., Ltd. | Lead frame and method for manufacturing same |
| US5909053A (en) * | 1992-12-23 | 1999-06-01 | Shinko Electric Industries Co. Ltd. | Lead frame and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546986B2 (ja) | 1993-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777387A (en) | Semiconductor device constructed by mounting a semiconductor chip on a film carrier tape | |
| US6292083B1 (en) | Surface-mount coil | |
| JPH0249021B2 (ja) | ||
| JPH0546986B2 (ja) | ||
| WO1987004008A1 (en) | Lead finishing for a surface mount package | |
| EP0711104A1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
| JPH03185754A (ja) | 半導体装置 | |
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JPS6325715Y2 (ja) | ||
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| JPH0341475Y2 (ja) | ||
| JPH05235191A (ja) | 樹脂封止型半導体装置とその実装方法 | |
| JPH0526761Y2 (ja) | ||
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH02109356A (ja) | 半導体装置 | |
| KR860000476B1 (ko) | 전자 부품용 리드선 제조 방법 | |
| JPH04208510A (ja) | チップ型電子部品 | |
| JPS60251636A (ja) | 半導体装置 | |
| JPH07273263A (ja) | 電子部品の外部端子 | |
| JPH09148495A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS6321862A (ja) | Icセラミツクパツケ−ジ用リ−ドフレ−ムの製造方法 | |
| JP2617052B2 (ja) | セラミックパッケージの製造方法 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH04154190A (ja) | チップ部品の実装方法 | |
| JPH02229458A (ja) | 電子部品 |