JPH01112454A - バッテリーバックアップｒａｍデータ保証方式 - Google Patents
バッテリーバックアップｒａｍデータ保証方式Info
- Publication number
- JPH01112454A JPH01112454A JP62272797A JP27279787A JPH01112454A JP H01112454 A JPH01112454 A JP H01112454A JP 62272797 A JP62272797 A JP 62272797A JP 27279787 A JP27279787 A JP 27279787A JP H01112454 A JPH01112454 A JP H01112454A
- Authority
- JP
- Japan
- Prior art keywords
- contents
- rams
- address
- data
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 abstract description 13
- 230000015654 memory Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、情報処理装置で使用されるバッテリーバック
アップＲＡＭ （ランダムアクセスメモリ）に格納され
ているデータを保証する方式に関する。
アップＲＡＭ （ランダムアクセスメモリ）に格納され
ているデータを保証する方式に関する。
（従来の技術）
一般に、情報処理装置においては、電源断時でも蓄えて
おきたいデータをバ°ツテリーバックアップＲＡＭに格
納している。このバッテリーバックアップＲＡＭは、バ
ッテリーの不足によりその内容が破壊された場合に、破
壊されたままで動作を行うこととなっていた。
おきたいデータをバ°ツテリーバックアップＲＡＭに格
納している。このバッテリーバックアップＲＡＭは、バ
ッテリーの不足によりその内容が破壊された場合に、破
壊されたままで動作を行うこととなっていた。
（発明が解決しようとする問題点）
上述した従来のバッテリーバックアップＲＡＭは、バッ
テリーの不足によりその内容が破壊された場合に、破壊
されたままで動作を行うこととなっているので、バッテ
リーバックアップＲＡＭに蓄えられたデータが重要であ
ればあるほど装置の動作に影響を与えるという問題点が
あった。
テリーの不足によりその内容が破壊された場合に、破壊
されたままで動作を行うこととなっているので、バッテ
リーバックアップＲＡＭに蓄えられたデータが重要であ
ればあるほど装置の動作に影響を与えるという問題点が
あった。
特に、バッテリーバックアップＲＡＭに蓄えられたデー
タが装置の立上げに関わる場合には、データの破壊が致
命的となり、装置の故障にもなりかねない。
タが装置の立上げに関わる場合には、データの破壊が致
命的となり、装置の故障にもなりかねない。
（問題点を解決するための手段）
上述の問題点を解決するために本発明が提供するバッテ
リーバックアップＲＡＭデータ保証方式は、バッテリー
により電源断時にもデータを蓄えておく２個のＲＡＭと
、これらの２個のＲＡＭの初期データを格納している不
揮発性の格納手段と、前記２個のＲＡＭの指示されたア
ドレスの内容を比較する比較手段と、この比較手段によ
り前記２個のＲＡＭの内容が一致していると判定された
場合に、この内容を取込む手段と、前記２個のＲＡＭの
内容をリードする命令の実行時に、前記２個のＲＡＭの
前記リード命令により指示されるアドレスの内容が前記
比較手段により一致していないと判定された場合に、こ
のアドレスの初期データを前記初期値格納手段から取込
んでこのアドレスに格納する手段と、電源投入時に、前
記２個のＲＡＭの所定のアドレスの内容が前記比較手段
により一致していないと判定された場合、または一致が
検出されて前記取込み手段により取込まれた前記２個の
ＲＡＭの所定のアドレスの内容が所定の値でない場合に
、前記初期値格納手段に格納されている全ての初期デー
タを取込んで前記２ＩＩＩＩのＲＡＭへ格納する手段と
を有することを特徴とする。
リーバックアップＲＡＭデータ保証方式は、バッテリー
により電源断時にもデータを蓄えておく２個のＲＡＭと
、これらの２個のＲＡＭの初期データを格納している不
揮発性の格納手段と、前記２個のＲＡＭの指示されたア
ドレスの内容を比較する比較手段と、この比較手段によ
り前記２個のＲＡＭの内容が一致していると判定された
場合に、この内容を取込む手段と、前記２個のＲＡＭの
内容をリードする命令の実行時に、前記２個のＲＡＭの
前記リード命令により指示されるアドレスの内容が前記
比較手段により一致していないと判定された場合に、こ
のアドレスの初期データを前記初期値格納手段から取込
んでこのアドレスに格納する手段と、電源投入時に、前
記２個のＲＡＭの所定のアドレスの内容が前記比較手段
により一致していないと判定された場合、または一致が
検出されて前記取込み手段により取込まれた前記２個の
ＲＡＭの所定のアドレスの内容が所定の値でない場合に
、前記初期値格納手段に格納されている全ての初期デー
タを取込んで前記２ＩＩＩＩのＲＡＭへ格納する手段と
を有することを特徴とする。
（実施例）
以下１本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例のバッテリーバックアップＲ
ＡＭデータ保証方式の原理図である。
ＡＭデータ保証方式の原理図である。
図中、ＲＡＭ＃１及びＲＡＭ＃２はバッテリーバックア
ップされた同タイプのＲＡＭであり、これらの２個のＲ
ＡＭは同一内容となっている。各ＲＡＭは、演算処理回
路からのアドレスバスによって同一アドレスを指示され
、データバスにその内容を出力する。データバスに出力
されたＲＡＭ＃１及びＲＡＭ＃２の内容は、比較回路で
比較され、比較結果とともに演算処理回路へ入力される
。また、初期値格納メモリは、ＲＡＭ＃１及びＲＡＭ＃
２へ格納すべきデータの初期値を格納している不揮発性
のメモリである。
ップされた同タイプのＲＡＭであり、これらの２個のＲ
ＡＭは同一内容となっている。各ＲＡＭは、演算処理回
路からのアドレスバスによって同一アドレスを指示され
、データバスにその内容を出力する。データバスに出力
されたＲＡＭ＃１及びＲＡＭ＃２の内容は、比較回路で
比較され、比較結果とともに演算処理回路へ入力される
。また、初期値格納メモリは、ＲＡＭ＃１及びＲＡＭ＃
２へ格納すべきデータの初期値を格納している不揮発性
のメモリである。
第２図は本実施例の動作を示すフローチャートである。
装置に電源が投入されると、まず、演算処理回路は、Ｒ
ＡＭ＃１及びｌ”ｔＡＭ＃２の所定のアドレス（Ｘ番地
）をアドレスバスによって指示する。
ＡＭ＃１及びｌ”ｔＡＭ＃２の所定のアドレス（Ｘ番地
）をアドレスバスによって指示する。
比較回路は、演算処理回路のアドレス指示によりＲＡＭ
＃１及びＲＡＭ＃２からデータバスへ出力されたＸ番地
の内容を入力して比較し、比較結果を演算処理回路へ出
力する。演算処理回路は、比較結果を判定し、ＲＡＭ＃
１及びＲＡＭ＃２のＸ番地の内容が一致しており、かつ
ＲＡＭ＃２のＸ番地の内容を読込んで、この値が本来あ
るべき値（Ｙ）である場合に、各種処理を開始する。
＃１及びＲＡＭ＃２からデータバスへ出力されたＸ番地
の内容を入力して比較し、比較結果を演算処理回路へ出
力する。演算処理回路は、比較結果を判定し、ＲＡＭ＃
１及びＲＡＭ＃２のＸ番地の内容が一致しており、かつ
ＲＡＭ＃２のＸ番地の内容を読込んで、この値が本来あ
るべき値（Ｙ）である場合に、各種処理を開始する。
ＲＡＭ＃１及びＲＡＭ＃２のＸ番地の内容が一致してい
ない場合、または一致しているがその内容がＹでない場
合には、ＲＡＭ＃１またはＲＡＭ＃２の内容が破壊され
ていることを意味するので、初期値格納メモリから初期
データを取出してＲＡＭ＃１及びＲＡＭ＃２へ格納する
ことにより初期設定を行ってから、各種処理を開始する
。このとき、必要であれば、操作者に対してＲＡＭの内
容が破壊されていることを通知し、操作者がＲＡＭの初
期化をするかどうかを判断した後で各種処理を開始する
ようにしてもよい。
ない場合、または一致しているがその内容がＹでない場
合には、ＲＡＭ＃１またはＲＡＭ＃２の内容が破壊され
ていることを意味するので、初期値格納メモリから初期
データを取出してＲＡＭ＃１及びＲＡＭ＃２へ格納する
ことにより初期設定を行ってから、各種処理を開始する
。このとき、必要であれば、操作者に対してＲＡＭの内
容が破壊されていることを通知し、操作者がＲＡＭの初
期化をするかどうかを判断した後で各種処理を開始する
ようにしてもよい。
また、各種処理の途中で、バッテリーパックアツブＲＡ
Ｍの内容をリードする命令が実行される場合には、常に
ＲＡＭ＃１及びＲＡＭ＃２のリードする番地の内容を比
較し、一致したときのみ該データを取込むこととする。
Ｍの内容をリードする命令が実行される場合には、常に
ＲＡＭ＃１及びＲＡＭ＃２のリードする番地の内容を比
較し、一致したときのみ該データを取込むこととする。
一致しなかったときは、その都度リードする番地の内容
の初期化を行ってから処理を続行する。
の初期化を行ってから処理を続行する。
以上のように、本実施例では２個のＲＡＭを用いて説明
したが、１個のＲＡＭを２つの領域に区切って用いても
よい、また、本実施例では比較手段として比較回路を用
いているが、ハードウェア量に制限があれば、プログラ
ムによっても同様の比較を行うことができる。
したが、１個のＲＡＭを２つの領域に区切って用いても
よい、また、本実施例では比較手段として比較回路を用
いているが、ハードウェア量に制限があれば、プログラ
ムによっても同様の比較を行うことができる。
（発明の効果）
以上に説明したように本発明は、２個の同タイプのＲＡ
Ｍに同一内容のデータを格納し、ＲＡＭの内容をリード
する命令の実行時に、これらの２個のＲＡＭの内容を比
較して両者が一致した場合にこれを正しいものとして取
込み、一致しない場合にはリードする番地の内容を初期
化してから処理を続行する。
Ｍに同一内容のデータを格納し、ＲＡＭの内容をリード
する命令の実行時に、これらの２個のＲＡＭの内容を比
較して両者が一致した場合にこれを正しいものとして取
込み、一致しない場合にはリードする番地の内容を初期
化してから処理を続行する。
また、電源投入時に２個のＲＡＭの所定のアドレスに所
定の値が格納されていない場合は、これらの２個のＲＡ
Ｍを初期化してから各種処理を開始する。
定の値が格納されていない場合は、これらの２個のＲＡ
Ｍを初期化してから各種処理を開始する。
従って、バッテリーの不足によりバッテリーバックアッ
プＲＡＭのデータが破壊された場合に、装置の故障とな
らないようにすることができ、装置の信頼性が向上する
という効果がある。
プＲＡＭのデータが破壊された場合に、装置の故障とな
らないようにすることができ、装置の信頼性が向上する
という効果がある。
第１図は本発明の一実施例のバッテリーバックアップＲ
ＡＭデータ保証方式の原理図、第２図は本実施例の動作
を示すフローチャートである。
ＡＭデータ保証方式の原理図、第２図は本実施例の動作
を示すフローチャートである。
Claims (1)
- 【特許請求の範囲】 バッテリーにより電源断時にもデータを蓄えておく２個
のＲＡＭと、 これらの２個のＲＡＭの初期データを格納している不揮
発性の格納手段と、 前記２個のＲＡＭの指示されたアドレスの内容を比較す
る比較手段と、 この比較手段により前記２個のＲＡＭの内容が一致して
いると判定された場合に、この内容を取込む手段と、 前記２個のＲＡＭの内容をリードする命令の実行時に、
前記２個のＲＡＭの前記リード命令により指示されるア
ドレスの内容が前記比較手段により一致していないと判
定された場合に、このアドレスの初期データを前記初期
値格納手段から取込んでこのアドレスに格納する手段と
、 電源投入時に、前記２個のＲＡＭの所定のアドレスの内
容が前記比較手段により一致していないと判定された場
合、または一致が検出されて前記取込み手段により取込
まれた前記２個のＲＡＭの所定のアドレスの内容が所定
の値でない場合に、前記初期値格納手段に格納されてい
る全ての初期データを取込んで前記２個のＲＡＭへ格納
する手段とを有することを特徴とするバッテリーバック
アップＲＡＭデータ保証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272797A JPH01112454A (ja) | 1987-10-27 | 1987-10-27 | バッテリーバックアップｒａｍデータ保証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272797A JPH01112454A (ja) | 1987-10-27 | 1987-10-27 | バッテリーバックアップｒａｍデータ保証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112454A true JPH01112454A (ja) | 1989-05-01 |
Family
ID=17518880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272797A Pending JPH01112454A (ja) | 1987-10-27 | 1987-10-27 | バッテリーバックアップｒａｍデータ保証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112454A (ja) |
-
1987
- 1987-10-27 JP JP62272797A patent/JPH01112454A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6382534A (ja) | メモリ保護装置 | |
| JPH01112454A (ja) | バッテリーバックアップｒａｍデータ保証方式 | |
| US20020026567A1 (en) | Processor capable of enabling/disabling memory access | |
| JPH05324452A (ja) | 外部メモリインタフェース回路 | |
| JPS5958699A (ja) | 不揮発性ｒａｍのデ−タ保持方式 | |
| JPH02100743A (ja) | 電子機器 | |
| JPS5913060B2 (ja) | 主記憶装置の記憶容量検出方式 | |
| JPS62137627A (ja) | メモリダンプ方式 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS5940399A (ja) | 情報処理装置 | |
| JPS61182103A (ja) | プログラマプルコントロ−ラ | |
| JPH01128147A (ja) | 演算装置 | |
| JPS62251833A (ja) | 計算機システム | |
| JPH0228859A (ja) | 電子計算機 | |
| JPS61115155A (ja) | 情報処理装置の制御方式 | |
| JP2648493B2 (ja) | データ入出力方法 | |
| JPH0227456A (ja) | プログラム漏洩防止コンピュータ装置 | |
| JPS61236098A (ja) | Ｒｏｍプログラム制御装置 | |
| JPH0454548A (ja) | 計算機システムのメモリチエック方式 | |
| JPS589456B2 (ja) | デ−タ処理システム | |
| JPS5846442A (ja) | プログラマブル・コントロ−ラ | |
| JPH0414118A (ja) | レジューム機能付き情報処理装置 | |
| JPS63213029A (ja) | マイクロプログラム制御装置 | |
| JPS63247847A (ja) | 入力デ−タ履歴の保存方式 | |
| JPS6069739A (ja) | 情報処理装置 |