JPH01112742A - 半導体回路装置 - Google Patents
半導体回路装置Info
- Publication number
- JPH01112742A JPH01112742A JP62270734A JP27073487A JPH01112742A JP H01112742 A JPH01112742 A JP H01112742A JP 62270734 A JP62270734 A JP 62270734A JP 27073487 A JP27073487 A JP 27073487A JP H01112742 A JPH01112742 A JP H01112742A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor circuit
- chip
- circuit device
- size
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体回路Hrllに於ける、チップ及び基
板の相互接続用電極サイズに関する。
板の相互接続用電極サイズに関する。
従来の半導体回路装置に於ける、チップ及び、基板間の
接続電極サイズは、チップサイズ、形伏にかかわらず、
同一サイズの電極構成となっていた。
接続電極サイズは、チップサイズ、形伏にかかわらず、
同一サイズの電極構成となっていた。
前述の様に、従来の半導体回路装置に於ては、外的な機
械的ストレス及び、外的な熱ストレス環境下での基板及
び、チップ構成材料の熱膨張係数の違いにより、相方の
接合点部位が破壊されるといった問題があり、特に、複
数で構成される、相互接合電極の中で、チップ中央部か
らの距離が長い接合電極程、−船釣に破壊され易い傾向
にあった。
械的ストレス及び、外的な熱ストレス環境下での基板及
び、チップ構成材料の熱膨張係数の違いにより、相方の
接合点部位が破壊されるといった問題があり、特に、複
数で構成される、相互接合電極の中で、チップ中央部か
らの距離が長い接合電極程、−船釣に破壊され易い傾向
にあった。
本発明は、この様な問題点を解決するもので、その目的
とするところは、従来の半導体回路装置に於て、前述の
ストレスの大きくなる領域、すなわち、チップ中央部か
らの距離に応じて、接合電極サイズを大きくすることに
より、接合強度の向上をはかり、接合部及び、TL極部
の破壊防止を提供することにある。
とするところは、従来の半導体回路装置に於て、前述の
ストレスの大きくなる領域、すなわち、チップ中央部か
らの距離に応じて、接合電極サイズを大きくすることに
より、接合強度の向上をはかり、接合部及び、TL極部
の破壊防止を提供することにある。
以下、本発明について、実施例に基づき詳細に説明する
。
。
第1図は、半11バンプ電極付ICチップと基板とを接
合した半導体回路装置の一実施例であり、チップ中央部
からX及びX′の両端に近づく程、チップ上半田バンプ
電極及び基板上電極の相互接合部のサイズを他より太き
(設けている。
合した半導体回路装置の一実施例であり、チップ中央部
からX及びX′の両端に近づく程、チップ上半田バンプ
電極及び基板上電極の相互接合部のサイズを他より太き
(設けている。
第2図は、第1図に於けるx−x’力方向断面図である
。
。
第3図、第4図は、従来の半導体回路装置を示す。
上述の如く、本発明によれば、従来の技術に於ける、チ
ップ及び、基板上に設けられた相互ffi[接合部の中
で、破壊され易い電極部位のサイズを大きくとることで
、相互接合強度を高め電極部及び、接合部の破壊防止を
もたらすものである。
ップ及び、基板上に設けられた相互ffi[接合部の中
で、破壊され易い電極部位のサイズを大きくとることで
、相互接合強度を高め電極部及び、接合部の破壊防止を
もたらすものである。
第1図は、本発明の半導体回路装置上面図。
第2図は、第1図に於けるx−x’の断面図。
第3図は、従来の半導体回路装置上面図。
第4図は、第3図に於けるY−Y’の断面図。
1・・・1&板
2・・・チップ
3・・・基板上電極
4・・・チップ上ffi極
以 上
出願人 セイコーエプソン株式会社
I B
¥!13図
司2図
箋4区
Claims (1)
- チップ及び基板に設けられた、接合用電極に於て、チ
ップ中央部からの距離により、接合電極の大きさを変え
て接合することを特徴とする半導体回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270734A JPH01112742A (ja) | 1987-10-27 | 1987-10-27 | 半導体回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270734A JPH01112742A (ja) | 1987-10-27 | 1987-10-27 | 半導体回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112742A true JPH01112742A (ja) | 1989-05-01 |
Family
ID=17490220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270734A Pending JPH01112742A (ja) | 1987-10-27 | 1987-10-27 | 半導体回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112742A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| JP2009279803A (ja) * | 2008-05-21 | 2009-12-03 | Seiko Epson Corp | サーマルヘッドおよびサーマルプリンタ |
-
1987
- 1987-10-27 JP JP62270734A patent/JPH01112742A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| JP2009279803A (ja) * | 2008-05-21 | 2009-12-03 | Seiko Epson Corp | サーマルヘッドおよびサーマルプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4721993A (en) | Interconnect tape for use in tape automated bonding | |
| US5045919A (en) | Plastic packaged semiconductor device having bonding wires which are prevented from coming into contact with each other in plastic sealing step | |
| JP4197140B2 (ja) | 半導体装置 | |
| JPH01112742A (ja) | 半導体回路装置 | |
| JPS63104343A (ja) | 半導体装置 | |
| JPS61177762A (ja) | 半導体装置 | |
| JP3316409B2 (ja) | 複数のicチップを備えた半導体装置の構造 | |
| JPH038110B2 (ja) | ||
| JPS6249635A (ja) | 半導体装置 | |
| US6608387B2 (en) | Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate | |
| JPS6032778Y2 (ja) | リ−ドレスチツプキヤリヤ | |
| JPH0753989Y2 (ja) | Icカード用モジュール | |
| JPS61234538A (ja) | Ic実装構造 | |
| JPH077165U (ja) | 回路基板 | |
| JPH02215143A (ja) | Tab・ic | |
| JPH0346504Y2 (ja) | ||
| JPS59205744A (ja) | 半導体装置 | |
| JPS63276595A (ja) | Icカ−ド | |
| JPH0210757A (ja) | 印刷配線板 | |
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPH02309660A (ja) | リードフレーム | |
| JPH03116767A (ja) | Icのパッケージ | |
| JPS63312661A (ja) | 半導体装置用パッケ−ジ | |
| JPH02260551A (ja) | 半導体装置 | |
| JPS62169463A (ja) | 半導体装置 |